一种检测接触孔过度刻蚀的方法
【技术领域】
[0001]本发明涉及半导体制造领域，更具体地说，本发明涉及一种检测接触孔过度刻蚀的方法。
【背景技术】
[0002]先进的集成电路制造工艺一般都包含几百步的工序，任何环节的微小错误都将导致整个芯片的失效，特别是随着电路关键尺寸的不断缩小，其对工艺控制的要求就越严格，所以在生产过程中为能及时的发现和解决问题都配置有光学和电子的缺陷检测设备对产品进行在线的检测。
[0003]不管是光学和电子的缺陷检测，其工作的基本原理都是通过设备获得几个芯片的信号，然后再进行数据的比对，如图1表示为相邻的3个芯片，通过对3个芯片的图形数据进行同时采集，然后通过B芯片和A芯片的比较得出有信号差异的位置如图2所示，再通过B芯片和C芯片的比较得出有信号差异的位置如图3所示，那么这两个对比结果中差异信的相同位置就是B芯片上侦测到的缺陷的位置。
[0004]对于完成前段工艺的器件结构剖结构，晶圆下面的器件是通过金属的接触孔引出，如果几亿个接触孔中几个甚至I个接触孔刻蚀不充分就会造成一个芯片的整体失效，所以在实际的工艺控制中往往会对刻蚀工艺进行50%的过度的刻蚀，但是，另一方面如果刻蚀的太多这也会造成器件电学性能的失效。但是，对于过度刻蚀的监控，目前除了进行破坏性的切片分析，并没有一个快速有效的方法。
【发明内容】
[0005]本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种检测接触孔过度刻蚀的方法，能够可以在线确定接触孔的过度刻蚀对器件电学性能的影响，并得出过度刻蚀的工艺窗口范围。
[0006]为了实现上述技术目的，根据本发明，提供了一种检测接触孔过度刻蚀的方法，包括:根据芯片上栅极之间的最小栅间距在晶圆上设计器件结构，其中在P型的晶圆衬底上等间距的排列栅极，而在栅极之间通过离子注入使其成为N型阱；将设计的器件结构中的栅极之间距离缩小，直到栅极之间距离等于或小于所述最小栅间距的特定比例，以得到多个不同器件结构；排布多个不同器件结构置于晶圆的切割道上，然后再在其上面通过刻蚀形成接触孔；将金属钨接触孔形成之后的晶圆置于电子束检测的设备中进行检测，与最小器件尺寸比较以确定过度刻蚀的工艺窗口范围。
[0007]优选地，将设计的器件结构中的栅极之间距离等比例缩小，直到栅极之间距离等于或小于所述最小栅间距的特定比例，以得到多个不同器件结构。
[0008]优选地，将设计的器件结构中的栅极之间距离等值地缩小，直到栅极之间距离等于或小于所述最小栅间距的特定比例，以得到多个不同器件结构。
[0009]优选地，所述特定比例为50%。
[0010]优选地，所述最小器件尺寸为最小栅间距。
[0011]优选地，将最小栅极距离的接触孔亮度值定义为标准值，其他被检测的接触孔的亮度值与标准值比较以得到一个亮度差值，并通过所述亮度差值的大小来确定漏电的情况，从而获取过度刻蚀的情况。
[0012]根据本发明，还提供了一种检测接触孔过度刻蚀的方法，包括:根据芯片上栅极之间的最小栅间距在晶圆上设计器件结构，其中在N型的晶圆衬底上等间距的排列栅极，在栅极之间通过离子注入使其成为P型阱；将设计的器件结构中的栅极之间距离缩小，直到栅极之间距离等于或小于所述最小栅间距的特定比例，以得到多个不同器件结构；排布多个不同器件结构置于晶圆的切割道上，然后再在其上面通过刻蚀形成接触孔；将金属钨接触孔形成之后的晶圆置于电子束检测的设备中进行检测，与最小器件尺寸比较以确定过度刻蚀的工艺窗口范围。
【附图说明】
[0013]结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中:
[0014]图1示意性地示出了相邻的3个芯片组。
[0015]图2示意性地示出了 B芯片和A芯片的数据比较图。
[0016]图3示意性地示出了 B芯片和C芯片的数据比较图。
[0017]图4示意性地示出了不同器件上的接触孔在电子束检测下的亮暗示意图。
[0018]图5示意性地示出了根据本发明优选实施例的栅极间等间距的器件结构示意图。
[0019]图6A至图6C示意性地示出了根据本发明优选实施例的不同栅极间距器件结构在晶圆的不意图。
[0020]图7A至图7C示意性地示出了根据本发明优选实施例的接触孔发生亮暗的转变示意图。
[0021]需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
【具体实施方式】
[0022]为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
[0023]本发明的技术原理为，芯片上的接触孔按照其连接的位置可以分为5大类，分别是连接N型MOS管、N型接地MOS管、P型MOS管、P型接地MOS管和栅极，那么在电子束检测的电场条件下，这5种接触孔分别呈现不同的亮暗，分别如图4所示。
[0024]由此，根据芯片上栅极之间的最小栅间距在晶圆上设计如图5所示的器件结构，其中在P型的晶圆衬底10上等间距的排列栅极20，而在栅极之间再通过离子注入使其成为N型阱30。可替换地，可以根据芯片上栅极之间的最小栅间距在晶圆上设计器件结构，其中在N型的晶圆衬底10上等间距的排列栅极20，而在栅极之间再通过离子注入使其成为P型阱30。
[0025]将设计的器件结构中的栅极之间距离缩小(优选地，等比例或者等值地缩小)，直到栅极之间距离等于或小于所述最小栅间距的特定比例(例如50% )，以得到多个不同器件结构。排布多个不同器件结构置于晶圆的切割道上，然后再在其上面通过刻蚀形成接触孔，如图6A至图6C所示。
[0026]将金属钨接触孔形成之后的晶圆置于电子束检测的设备中进行检测，与最小的器件尺寸(