半导体装置、半导体装置制造方法和电子设备的制造方法
【技术领域】
[0001]本技术涉及半导体装置、半导体装置制造方法和电子设备，并且具体涉及能够减小在形成低介电率绝缘膜内的贯通电极时的失败率的半导体装置、半导体装置制造方法和电子设备。
【背景技术】
[0002]根据因LSI (大规模集成电路)制造工艺的微细化而导致的更高集成度，包含计算机的电子设备迄今为止已经实现了诸如小型化、多功能和高速等高性能。然而，由于进一步微细化的实现，技术到达了极限，并且作为克服平面内微细化的极限的技术之一，三维封装技术开发已经开始运作。
[0003]Si贯通电极(娃穿孔(through-silicon via):TSV)是垂直地贯穿娃半导体芯片的内部的电极，并且是三维封装技术开发中的最重要技术之一。为了通过堆叠多个芯片而将这些芯片收纳在单个封装内，利用TSV来执行在过去是通过引线接合法而被执行的上部芯片与下部芯片间的连接。
[0004]作为用于接合两个以上的晶片和用于形成该多个晶片与布线之间的贯通布线的TSV的方法，如例如在日本未经审查的专利申请公开第2010-219526号中所公开的，已经提出了如下的方法:在通常的LSI制造工艺中的FEOL工序前后的工序中形成TSV ;在所谓的穿孔第一工序、LSI制造工艺中的BEOL工序或者晶片的薄膜化工序之后形成TSV ;以及在所谓的穿孔最后工序中组合TSV。
[0005]此外，作为用于减少工序的数量或者减小由TSV部占据的面积的方法，如在美国专利第7，714，446号中所公开的，已经考虑了使用一个贯通电极来接合两个芯片(所谓的形成共用的接触贯通电极)的方法。
[0006]然而，如果上述共用的接触贯通电极在芯片布线通过单层而与贯通电极接合的结构中使用低介电率绝缘膜(以下，称为Low-k绝缘膜)(其被用于最先进的LSI的半导体元件)作为层间绝缘膜，那么在等离子体蚀刻或者清洗的时候该Low-k绝缘膜回缩，并且出现了加工形状的异常。
[0007]这样的加工形状的异常产生了如下的平面:在该平面中，当在后处理(post-process)中用金属填充贯通电极时形成阻挡金属的时候难以形成带檐的膜，由此致使在镀敷金属的时候产生空隙，并且致使半导体元件的布线可靠性降低。
[0008]除了加工形状的异常以外，所述Low-k材料还因为在等离子体蚀刻时的损坏而改变，或者还因为在清洗时或者在大气中时吸收水分而改变，从而致使元件特性降低。
【发明内容】
[0009]目前期望的是降低当形成低介电率绝缘膜内的贯通电极时的失败率。
[0010]本技术的实施例提供了一种半导体装置，其包括:布线层，所述布线层包括至少一个低介电率层间绝缘膜层；保护环，所述保护环被形成在形成有穿过所述布线层的贯通电极的部分中，并且是通过将布线和穿孔(via)串联地布置起来且与所述贯通电极接触而被形成的；以及所述贯通电极，所述贯通电极通过被埋入所述保护环内而被形成。
[0011 ] 在该实施例中，所述保护环可以是电连接的。
[0012]在该实施例中，有多个半导体基板可以被堆叠起来，并且包括所述布线层的半导体基板可以通过所述贯通电极而与另一个半导体基板电连接。
[0013]在该实施例中，包括接触式图像传感器(CIS:contact image sensor)的半导体基板可以被堆叠于包括所述布线层的半导体基板上。
[0014]在该实施例中，包括所述布线层的半导体基板可以被构造成包括信号处理电路。
[0015]在该实施例中，包括所述布线层的半导体基板可以被构造成包括接触式图像传感器(CIS)。
[0016]在该实施例中，所述另一个半导体基板可以被构造成包括信号处理电路。
[0017]在该实施例中，所述另一个半导体基板可以被构造成包括存储介质电路。
[0018]本技术的另一个实施例提供了半导体装置制造方法，其包括:利用制造装置，在包括至少一个低介电率层间绝缘膜层的布线层中的将要形成有穿过所述布线层的贯通电极的部分中、通过把布线和穿孔串联地布置起来且以将要与所述贯通电极接触的方式来形成保护环；然后利用所述制造装置，在所形成的所述保护环内形成所述贯通电极。
[0019]本技术的又一个实施例提供了一种电子设备，其包括半导体装置，其中所述半导体装置包括:布线层，所述布线层包括至少一个低介电率层间绝缘膜层；保护环，所述保护环被形成在形成有穿过所述布线层的贯通电极的部分中，并且是通过将布线和穿孔串联地布置起来且与所述贯通电极接触而形成的；以及所述贯通电极，所述贯通电极通过被埋入所述保护环内而被形成。
[0020]在该实施例中，所述半导体装置可以是固体摄像装置，并且所述半导体装置还可以包括:信号处理电路，所述信号处理电路处理从所述固体摄像装置输出的输出信号；以及光学系统，所述光学系统使得入射光入射至所述固体摄像装置上。
[0021]根据本技术的又一个实施例，所述保护环被形成在包括至少一个低介电率层间绝缘膜层的布线层中的形成有穿过所述布线层的所述贯通电极的部分中、并且是通过将布线和穿孔串联地布置起来且与所述贯通电极接触而形成的；并且所述贯通电极被形成于所形成的所述保护环内。
[0022]根据本技术，能够在低介电率绝缘膜中形成贯通电极。此外，根据本技术，能够减小当形成低介电率绝缘膜中的贯通电极时的失败率。
[0023]此外，本说明书中所说明的效果仅仅是例子，本技术的效果不局限于本说明书中说明的效果，并且还可以有其他的效果。
【附图说明】
[0024]图1是图示了应用了本技术的固体摄像装置的示意性构造示例的框图；
[0025]图2A至图2C图示了本技术实施例的固体摄像装置的基本示意性构造；
[0026]图3A和图3B图示了本技术另一实施例的固体摄像装置的基本示意性构造；
[0027]图4A至图4C是图示了本技术第一实施例的被堆叠于固体摄像装置上的半导体芯片的构造示例的图；
[0028]图5用于说明固体摄像装置的制造处理的流程图；
[0029]图6是用于说明贯通电极的形成处理的流程图；
[0030]图7A至图7C是图示了固体摄像装置的制造处理的图；
[0031]图8A和图8B是图示了固体摄像装置的制造处理的图；
[0032]图9A和图9B是图示了固体摄像装置的制造处理的图；
[0033]图10是用于说明本技术第二实施例的固体摄像装置的制造处理的流程图；
[0034]图11是用于说明集光结构(light concentrat1n structure)的形成处理的流程图；
[0035]图12A和图12B是图示了固体摄像装置的制造处理的图；
[0036]图13A和图13B是图示了固体摄像装置的制造处理的图；
[0037]图14是用于说明本技术第三实施例的固体摄像装置的制造处理的流程图；
[0038]图15A和图15B是图示了固体摄像装置的制造处理的图；
[0039]图16A和图16B是图示了固体摄像装置的制造处理的图；
[0040]图17是用于说明本技术第四实施例的固体摄像装置的制造处理的流程图；
[0041]图18A至图18C是图示了固体摄像装置的制造处理的图；
[0042]图19A和图19B是图示了固体摄像装置的制造处理的图；
[0043]图20A和图20B是图示了保护环与元件的布线连接的变形例的图；
[0044]图2IA和图2IB是图示了用于形成通孔的变形例的图；
[0045]图22A和图22B是图示了用于形成通孔的变形例的图；
[0046]图23A和图23B是图示了用于获得Si基板部和贯通电极的绝缘特性的变形例的图；
[0047]图24A和图24B是图示了贯通电极和保护环的接合方法的变形例的图；
[0048]图25A至图25C是图示了保护环的宽度的变形例的图；以及
[0049]图26是图示了本技术第六实施例的电子设备的构造示例的框图。
【具体实施方式】
[0050]在下文中，将说明用于执行本技术的实施方式(以下，称为实施例)。此外，将按照下列顺序进行说明。
[0051]0.固体摄像装置的示意性构造示例
[0052]1.第一实施例(两层的半导体装置的示例)
[0053]2.第二实施例(两层的半导体装置的示例)
[0054]3.第三实施例(三层的半导体装置的示例)
[0055]4.第四实施例(三层的半导体装置的示例)
[0056]5.第五实施例(变形例)
[0057]6.第六实施例(电子设备的示例)
[0058]0.固体摄像装置的示意性构造示例
[0059]固体摄像装置的示意性构造示例
[0060]图1图示了被应用于本技术的各实施例中的互补金属氧化物半导体(CMOS:Complementary Metal Oxide Semiconductor)固体摄像装置的不例的不意性构造不例。
[0061]如图1所示，固体摄像装置(元件芯片)I包括像素区(所谓的摄像区)3和周边电路部，在像素区3中，包括多个光电转换元件的像素2们在半导体基板11 (例如，硅基板)中规则地且以二维的方式被布置着。
[0062]像素2包括光电转换元件(例如，光电二极管)和多个像素晶体管(所谓的MOS晶体管)。该多个像素晶体管中的各者能够由诸如传输晶体管、复位晶体管和放大晶体管等三个晶体管构成，而且，能够由除了具有这三个晶体管之外还具有选择晶体管的四个晶体管构成。各像素2 (单位像素)的等效电路与通常的像素的等效电路相同，因此，下文中将不会重复它的详细说明。
[0063]此外，像素2还能够由像素共用结构构成。该像素共用结构是由多个光电二极管、多个传输晶体管、一个共用的浮动扩散部和另一个共