专利名称：碳化硅水平沟道缓冲栅极半导体器件的利记博彩app
技术领域：
本发明涉及到半导体器件，尤其涉及到在碳化硅中制成的这类器件。本发明特别涉及到在碳化硅中制成的功率器件。
背景技术：
由于碳化硅的物理特性，碳化硅被看作是可用于高温和高功率应用的一种可能的半导体材料。结果，为了利用碳化硅这些很有前途的特性，已经开发出各种碳化硅半导体器件。这些器件包括金属氧化物半导体场效应晶体管(MOSFET)、结型场效应晶体管(JFET)和ACCUFET。
在功率MOSFET中，通过施加一个合适的栅极偏置电压，栅极电极提供了开启和关闭控制。例如，在一个n-型加强MOSFET中，加上一个正向栅极偏置电压，作为响应在p-型沟道区中形成一个导电n-型反型层(invevsion layer)，这时就发生了开启。该反型层在n-型源区和耗尽区之间提供了电连接，允许源区和耗尽区之间的多子导通。
功率MOSFET栅极电极与导电沟道区之间是隔离的，这是通过插入绝缘层实现的，通常为二氧化硅。因为栅极与沟道区是绝缘的，所以将MOSFET维持在导通状态或者从开状态切换到关状态或者反过来从关状态切换到开状态都只需要很小的栅极电流。在开关期间栅极电流很小是因为栅极电极与MOSFET沟道区构成了一个电容。这样，在开关时只需要充电和放电电流(“位移电流”)。由于绝缘栅极电极具有高输入阻抗，因此栅极的电流要求极小，这样栅极驱动电路很容易实现。
而且，由于MOSFET中的电流导通只是通过多子传输实现的，不存在与过剩少子复合有关的延时。因此，功率MOSFET的开关速度可以做得比双极晶体管和闸流管的高几个数量级。跟双极晶体管和闸流管不同，功率MOSFET可以设计成能够同时承受高电流密度和相对较长时间的高压，在开关瞬间不会遇到称作“二次击穿”的破坏性故障机制。功率MOSFET还很容易并联，因为功率MOSFET的前向电压下降随温度的升高而增加，从而使并联器件中的电流分布更平均。这跟依赖双极导通的器件相反，例如双极结型晶体管或闸流管，开启状态的电压下降与运行温度成反比。
但是，对高压器件来说，功率MOSFET的上述有益特性通常被MOSFET的漂移区相对较高的开启电阻所抵消，这是因为没有少子注入的缘故。这样，商用硅MOSFET的运行前向电流密度通常限制在相对较低的值上，对于600V的器件来说一般在40-50A/cm2范围，对比之下，对同样的开启状态压降，双极闸流管的典型导通压降一般为100-120A/cm2。
由于MOSFET利用的是反型层，碳化硅MOSFET还有另一个限制。利用反型层的后果是，碳化硅的低迁移率会导致沟道具有很高的电阻。因此，碳化硅的优良性能可能会被由于利用反型层以及碳化硅的低迁移率造成的MOSFET局限性所掩盖。
ACCUFET的开发，至少部分原因就是为了克服MOSFET的局限性。ACCUFET利用分隔开的掩埋基极层将栅极氧化物跟基极隔离开。ACCUFET依靠累积层，而不是象MOSFET那样依靠反型层，因此具有比碳化硅MOSFET更高的沟道迁移率。有关ACCUFET的更多描述可参阅1997年12月出版的期刊《IEEE Electron Device Letters》第8卷12期中Shenoy等的论文“The planar 6H-SiC ACCUFETA NewHigh-Voltage Power MOSFET Structure″。
另外，在高温下运行时，MOSFET或ACCUFET都不可能达到理论极限，这是因为氧化物栅极里的Fowler-Nordheim(F-N)电流引起的氧化物栅极恶化。向氧化物栅极注入Fowler-Nordheim电流会损坏MOSFET的氧化物，最终通过引起氧化物栅极击穿而导致器件失效。这种击穿还会因为MOSFET结构中可能具有的可在氧化物中聚集电场的区域而加剧。例如，在UMOSFET栅极沟道中的氧化物边角上。可参阅1997年12月出版的期刊《IEEE Electron Device Letters》第18卷12期中Agarwal等的论文″Temperature Dependence ofFlower-Nordheim Current in 6H-and 4H-Sic MOS Capacitors″。
氧化物栅极中的F-N注入或“热电子”注入，在用碳化硅制成的半导体器件中可能更成问题，因为碳化硅的禁带较宽。这是因为氧化物栅极的反型层或累积层载流子注入是碳化硅导带边和栅极氧化物导带边之间的势垒高度的函数。因此，已经发现禁带为3.26eV的4H-SiC的电流密度高于禁带为2.85eV的6H-SiC的F-N电流。见1997年12月的《IEEE Electron Device Letters》第18卷12期中Agarwal等的论文″Temperatrue Dependence of Flower-Nordheim Currentin 6H-and 4H-SiC MOS Capacitors″。这个问题在高温下会更严重，这时碳化硅和栅极绝缘体之间的有效势垒高度会因为载流子能量的统计扩展而降低。因此，表面上极有吸引力的碳化硅器件会受到与时间有关的介电击穿的限制，这个击穿是基于4H-SiC MOS的器件在开和关状态下运行时氧化物栅极中的F-N电流造成的，如MOSFET和ACCUFET。
作为MOSFET和ACCUFET的一种替代方案，结型场效应晶体管(JFET)可以以很低的开状态电压降提供极好的电流和电压栅极控制。另外，JFET非常可靠，并且提供很好的高温运行性能。因为JFET没有MOSFET和ACCUFET那样的半导体氧化物界面，也就不存在由F-N电流引起的氧化物击穿问题。然而JFET是一个“平常处于开启状态的”器件，这会限制它在很多电路中的应用。这是因为在栅极驱动失效时会危及到一个功率系统的可靠性。JFET还受到相对较低的电压增益(漏极电压和栅极电压之比)的限制。因此，当器件处于关闭状态时需要较大的栅极偏置电压。JFET的最大击穿电压还会受到栅极-源极击穿电压的限制。另外，JFET也具有较大的泄漏电流。
根据上述讨论，需要改进高压功率碳化硅器件，以提供更方便的栅极控制。
发明目的及概述考虑到上述讨论，本发明的一个目的是提供一种碳化硅功率器件。
本发明的另一个目的是提供一种可靠性超过MOS器件的碳化硅功率器件。
本发明的又一个目的是提供一种可减少Fowler-Nordheim电流影响的碳化硅功率器件。
本发明的再一个目的是提供一种平常处于关闭状态的半导体器件。
本发明的这些目的以及其他目的由碳化硅沟道半导体器件提供，这种器件利用半导体栅极层和掩埋基区在栅极无偏置电压时产生“夹断”栅极区，去掉了栅极的绝缘层。去掉栅极的绝缘层可以消除与MOSFET和ACCUFET有关的F-N电流问题的影响。对栅极施加偏置电压，可以在基区和栅极层之间形成导电沟道，使载流子能够流动。通过去掉绝缘栅极同时仍然提供平常处于关闭状态的器件，本发明可以克服前面很多器件的局限性，例如在高温下应用的器件MOSFET、ACCUFET和JFET。用半导体材料做栅极层，以提供本发明器件中沟道区的pn结，可以缓冲在漂移层中形成的沟道，这样就可以减少栅极层的“热电子”效应。
在本发明的实施例中，半导体器件包括一个第一类电导类型碳化硅漂移层，碳化硅漂移层内有一个第一表面，并有一个沟道区。在碳化硅漂移层中提供了一个第二类电导类型半导体材料的掩埋基区，以确定沟道区。在碳化硅漂移层的第一表面上，紧邻碳化硅漂移层沟道区制作了一个第二类电导类型半导体材料的栅极层。在栅极层上还制作了一个栅极接触。
在掩埋基区和漂移层的第一表面之间还提供了一个第一类电导类型半导体材料的源极区。源极区经掺杂后具有的载流子密度大于漂移层的载流子密度。在紧邻漂移层的一个第二表面上还提供了一个第一类电导类型半导体材料的漏极区，这样半导体器件包括了一个具有侧向碳化硅沟道区的垂直器件。
在具体实施例中，碳化硅沟道半导体器件在栅极层和栅极接触之间还包括一层高度掺杂的第一类电导类型半导体材料。加上一个正向栅极偏置电压时这一层可提供一个反向偏置的二极管，当器件工作时可以限制栅极到源极的电流。另一种选择是，在半导体器件外面提供一个阴极连接着栅极接触的二极管，以限制栅极电流。
本发明的另一个具体实施例中，提供了一种碳化硅沟道半导体器件，其中第一类电导类型是n-型电导，第二类电导类型是p-型电导。另一种选择是，第一类电导类型是p-型电导，第二类电导类型是n-型电导。
而且，可以提供这样一种器件，其中包括一个碳化硅衬底，该衬底紧邻碳化硅漂移层的第二面，与碳化硅漂移层的第一面相对。在这样的器件中可提供一个水平沟道缓冲的栅极晶体管，其中碳化硅衬底是一个高度掺杂的第一类电导类型碳化硅衬底。也可以提供一个碳化硅衬底是高度掺杂的第二类电导类型碳化硅衬底的水平沟道缓冲栅极闸流管。在这两种情况下，第一类电导类型可以是n-型电导，第二类电导类型是p-型电导。或者第一类电导类型可以是p-型电导，第二类电导类型是n-型电导。
本发明所述的器件中，掩埋基区和栅极层的半导体材料可以是碳化硅、氮化镓或氮化铟镓。而且，源极区和基区可以是电连接的。
本发明的一个晶体管实施例中，一个单元的碳化硅沟道晶体管包括一个第一类电导类型碳化硅衬底，衬底经掺杂具有第一个载流子密度。第一类电导类型碳化硅第一层形成在碳化硅衬底上，其掺杂和厚度与器件的需要的击穿电压有关。这种掺杂通常使第一层的载流子密度少于第一个载流子密度。在碳化硅第一层中形成了一个第二类电导类型半导体材料的掩埋区，并且延伸到碳化硅第一层的沟道区的下面。第一类电导类型半导体材料第一区经过掺杂其载流子密度大于碳化硅第一层的载流子密度。第一类电导类型半导体材料第一区位于半导体材料的掩埋区和衬底对面、紧邻碳化硅第一层的沟道区的碳化硅第一层的一个表面之间。
在碳化硅第一层上制成第二类电导类型半导体材料的栅极层，并且从半导体材料的第一个区延伸到碳化硅第一层的沟道区。在半导体材料的栅极层上还制成栅极接触，以确定碳化硅第一层的沟道区。在半导体材料的第一区上制成第一个欧姆金属接触，在与碳化硅的第一层相对的碳化硅衬底上制成第二个欧姆金属接触。或者，在栅极层和栅极接触之间制成一层高度掺杂的第一类电导类型半导体材料。
本发明的一个闸流管具体实施例中，一个单元的碳化硅沟道闸流管包括一个第二类电导类型碳化硅衬底，这个衬底经过掺杂具有第一个载流子密度。在碳化硅衬底上制成第一类电导类型碳化硅第一层，这一层经掺杂具有的载流子密度小于第一个载流子密度。在碳化硅第一层中制成一个第二类电导类型半导体材料的掩埋区，并延伸到碳化硅第一层的沟道区之下。在半导体材料掩埋区和与衬底相对、紧邻碳化硅第一层的沟道区的碳化硅第一层的一个表面之间制成第一类电导类型半导体材料的第一区，这个区经掺杂具有的载流子密度大于碳化硅第一层的载流子密度。在碳化硅第一层上制成一个第二类电导类型半导体材料的栅极层，并从半导体材料的第一区延伸到碳化硅第一层的沟道区。在栅极层半导体材料上制成栅极接触，以确定碳化硅第一层的沟道区。在半导体材料第一区上制成第一个接触，在与碳化硅第一层相对的碳化硅衬底上制成第二个接触。或者，在栅极层和栅极接触之间制成一层高度掺杂的第一类电导类型半导体材料。
上述目的和其他目的，本发明的优点及特点，以及达到同样目的的方式，根据本发明的以下详细描述和附随的显示优选示范实现的图例，将变得更显而易见。
附图描述
图1是本发明第一个实施例的一个单元的横截面示意图；图2是本发明所述的一个两单元器件的横截面示意图；图3是本发明的第二个实施例的横截面示意图；图4是本发明第三个实施例的横截面示意图；以及图5是本发明第四个实施例的一个单元横截面示意图优选实施例的详细描述现在将在下文中参照附图更完整地描述本发明，在附图里会显示本发明的优选实施例。然而，本发明可以以很多不同形式实现，不应当局限于这里给出的实施例来解释；更确切地说，提供这些实施例是为了使本公开内容更完整全面，给那些熟识本行业的人士更全面地表述本发明的范围。相同的数字指的是同样的部件。而且，各个附图显示的各层、各区域是示意性地显示。那些熟识本行业的人士也可以理解的是，这里所述的“在”一个衬底或其他层上制成的一层意指直接在衬底或其他层或在衬底或其他层上制成的一个中间层或多个中间层上制成的层。那些熟识本行业的人士还可以理解的是，尽管本发明是按照层来描述的，但这些层可以是外延生长的或注入形成的。因此，本发明不限于附图中显示的相对尺寸和间隔。
图1，3，5描述了本发明各种实施例的单元。通过在该单元的两个垂直外围精确地复制这些单元，可以生产出具有多个单元的器件。那些熟识本行业的人士也可以理解的是，通过在器件的垂直外围精确地复制该单元，本发明的这些单元还可以用来制造一个单元的器件。
图1所示的本发明的水平沟道缓冲栅极晶体管(HCBGT)包括一个第一类电导类型碳化硅的单晶碳化硅衬底10，有一个第一表面11。正如图1显示的，这一第一类电导类型碳化硅可以是n-型电导类型碳化硅。衬底10有一个上表面或第一表面11和一个与上表面相对的下表面或第二表面13。在衬底10的第一表面11上制成第一类电导类型碳化硅的第一层12，形成一个漂移区。如图1所示，漂移区12可以是n-碳化硅漂移层。或者为了在衬底中提供n+和n-区，在一个n-衬底的下表面注入形成一个n+区。因此，在这里所用的衬底和第一层参照系是指在衬底上和在衬底中形成的层。衬底10的载流子密度大于第一层12的载流子密度。因此，该衬底可以看作一个n+衬底。适合衬底的层电阻应少于1欧姆-cm。第一层12的合适载流子密度从大约1012cm-3到大约1017cm-3。衬底的厚度从大约100μm到大约500μm。第一层12的厚度从大约3μm到大约500μm。
在第一层12中形成的是一个第二类电导类型半导体材料的区域14，提供一个电导类型与第一层12相反的基区。基区14可以是外延生长的或在第一层12中注入形成的，图1所示的实施例中形成的基区是p-型电导类型半导体材料的。在第一层12中形成的还有n+电导类型半导体材料的区域18，形成该器件的一个源极。如图1所示，形成源极区18是为了接触基区14，但基区14延伸到源极区18之外，进入了在第一层12中形成的沟道区15。n+源极区18的宽度最好在大约1μm到大约5μm之间，延伸到栅极之下越少越好。例如，这个间距可以在大约0.5μm到大约3μm之间。大于约1018cm-3的载流子密度对n+区18较合适。基区14和源极区18的半导体材料任一或都是碳化硅，或者是其他半导体材料，如氮化镓(GaN)或氮化镓铟(InGaN)。
基区14的载流子密度最好是大约1016cm-3到大约1018cm-3，厚度最好在大约0.3μm到5μm之间。基区14最好延伸过源极区18，从大约3μm到大约12μm。大于1018cm-3的载流子密度适合于n+源极区18。
图1中还显示了一个第二类电导类型半导体材料栅极层16，它形成在漂移层12上，延伸到源极区18。因为栅极层16是半导体材料而不是绝缘体，它与漂移层12是电接触的。如图1所示的实施例中，这种第二类电导类型栅极层是p-型半导体材料栅极层。栅极层16的半导体材料可以是碳化硅或其它诸如氮化镓(GaN)或氮化镓铟(InGaN)半导体材料。
在图1中还可以看到，栅极接触20在栅极层16上形成，为了与源极区18实现电连接还形成了一个源极接触22。在图1中还可以看到，可以形成源极接触，以同时连接源极区18和基区14。在衬底10与第一层12相对的一个表面上还形成了一个漏极接触24。接触20，22和24可以用任何合适的材料构成，以形成下面描述的欧姆接触。
p-型栅极层16的作用是把栅极接触20与第一层12隔离开来，这样在栅极接触20上施加一个偏置电压时，在沟道区15里会形成一个导电沟道区。在栅极接触20上没有施加偏置电压时，栅极层16与基区14之间的沟道就会夹断，这样电流就不会从源极接触22流到漏极接触24。为了实现平常处于关闭状态这一特性，需要选择第一层12、基区14和栅极层16的掺杂水平，还需要选择基区14和栅极层16之间的间距，以便耗尽基区14和栅极层16之间的沟道区15的载流子。
在开启状态，在栅极接触20上施加一个正向偏置时，栅极层下面的沟道区15中会形成一个导电沟道，允许电流从源极接触22流到漏极接触24。然而，由于栅极层16和源极区18之间的p/n结，如果栅极上加的电压高于p/n结的内建电压，电流将从栅极流向源极，这样栅极/源极结的作用就象一个前向偏置的二极管。在本发明的一个实施例中，按照本发明，通过一个反向偏置的二极管23给栅极接触加一个栅极电压，该器件的栅极电流可以限制住。这个二极管可以是与图1的HCBGT结构分离的器件。在这种情况中，可以在一个连接着二极管23的阳极的接点25上加正向栅极电压，二极管23的阴极与栅极接触20是电连接的。
图2显示了一个包括两个图1所示的单元的器件。从图2可以看到，基区16在空间上间距为W。间距W可以调节，控制本发明的操作特性。一般来说，当间距W减小时，器件的电阻将增加但可以实现更有效的沟道夹断。然而，如果采用了一个较大的W值，沟道密质会降低，对于特别大的W值，沟道和源电阻都会变得过量。而且，相邻基区之间的间距W取决于器件里单元的数量以及所需的工作特性。
正如上面描述的那样，基区14的优选厚度从大约0.3μm到大约5μm，延伸到栅极接触20下面大约3μm到大约12μm。然而，基区14延伸到栅极接触下的距离根据特定的应用会有所变化。尤其是，基区18在栅极接触之下的距离可以用来调整沟道区15中的电阻和电场。当基区14之间的间距W减小时，在栅极层16附近的电场会减小。大约1μm到大约20μm的间距较为合适。就象上面所述的，可以选择合适的漂移层12和基区14掺杂浓度，使漂移层12被零偏置时基区p+/n结和n/p+栅极结的内建电势完全耗尽。
图3显示了本发明所述的另一种HCBGT。从图3可见，图1的单元还可以包括一个第一类电导类型半导体材料的第二个栅极层26，它在栅极层18和栅极接触20之间形成。图3所示的第二个栅极层26是n-型半导体材料。此n-型半导体最好是碳化硅，但是也可以是氮化镓或氮化镓铟。可以选择第一和第二栅极层16和26的掺杂及厚度，使n+p+n-晶体管的击穿电压高于栅极偏置电压。第二个栅极层26的载流子密度可以选为从大约5×1016cm-3到大约1×1018cm-3。比较适合第二个栅极层26的厚度是从大约0.3μm到大约3μm，适合第一个栅极层16的厚度是从大约0.3μm到大约3μm。然而，那些熟识本行业的人士可以理解的是，根据构成栅极层16和26的材料，也可以采用其他的掺杂水平和厚度。包含图3所示的单元的器件的其他特点，与这里图1所说明的基本上相同。
通过包含第二个栅极层26，在HCBGT的栅极结构中可以加入一个反向偏置的p/n结，当栅极接点上加上一个正向偏置时就可以阻止电流从栅极接触20流到源极接触22。这样，包含图3所示的单元的器件不需要外加的二极管来避免栅极电流。
图4显示了本发明所述的一个水平沟道缓冲栅极闸流管(HCBGTh)。从图4可以看出，HCBGTh的结构跟HCBGT相似。衬底10由第一类电导类型半导体材料构成。如图4所示，这样衬底可以是n-型碳化硅衬底，或者跟上面描述的一样是一个n-型碳化硅层。图4所示的器件与图3所示的器件之间的基本差别是衬底上形成的各个区域的电导类型与图3相反。这样，漂移层是一个p-漂移层12’，基区是一个n+基区14’，第一个栅极层是一个n-型栅极层16’，第二个栅极层是一个p-型栅极层26’。而且，图1到图3的源极区18和源极接触22将是一个发射极区18’，它是一个p+发射极区，而发射极接触22和漏极接触24将是一个集电极接触24。在这个器件中，在栅极接触20上加一个偏置时，电流将从发射极接触22流向集电极接触24。n-型和p-型区的合适载流子密度和大小与图1到图3所示的器件的n-型和p-型区的相当。
图4所示的HCBGTh包括一个可选的p-型层26’，提供一个内部的栅极二极管。那些熟识本行业的人员可以理解的是，这一层可以去掉，提供一个跟图1相似的结构。在那种情况中，器件工作时可以用一个外部的二极管来控制栅极电流。
图5显示了本发明的又一个实施例。图1到图4的每一个器件中，源极接触22和掩埋基区14是短路的。然而，在图5的实施例中，栅极接触20和第一个栅极层16与基区在第三维是短路的。漂移层12的一部分把源极接触22’和基区从空间上分隔开。图5所示的HCBGT包括一个可选的n-型层26，以提供内部栅极二极管。那些熟识本行业的人员可以理解的是，去掉这一层可以提供一个类似图1的结构。在这种情况下，器件运行时可以用一个外部的二极管来控制栅极电流。另外，还可以调整图4结构中的栅极设计，就象图5所反映的一样，提供一个基区与栅极层和栅极接触电连接的闸流管。
将图5所示的p-基区14与栅极16短路，可以实现更有效的夹断。在这种情况下，耗尽区从两个方向(顶部和底部)而不是一个方向(图1到图4所示的结构)扩展进沟道区。在开启状态下，这允许有相对较宽的沟道区，从而可以减小器件的开启状态电阻。
上述器件是按照第一类电导类型是n-型电导，第二类电导类型是p-型电导来描述的。那些熟识本行业的人员可以理解的是，依照本发明也可以生产互补的器件。这样，第一类电导类型可以是p-型电导，第二类电导类型是n-型电导。
那些熟识本行业的人员可以理解的是，本发明的各种实施例可以用传统的半导体制造技术来制作。不过，至于外延层12，这一层最好利用一个外延生长过程在衬底10上生长，例如美国专利NO.4,912,064中所描述的，其中的公开内容完整地并入了这里的参考文献中。或者，就象上面讨论的一样，可以利用轻掺杂的衬底，通过注入来提供掺杂浓度更高的层10。
本发明所述的器件还可以通过在器件周围蚀刻出一个台面(mesa)来终止边界。台面(没有显示)可以从第一层12一直延伸到衬底10。或者，台面可以部分延伸穿过第一层12。在这种情况中，可以在暴露的第一层12中进行离子注入，深度从大约100到大约5μm，与台面边缘的距离从大约5μm到大约500μm。如果在阻断工作模式中允许电场从主结到终止区的边缘是渐减的，最好采用注入方式。可以采用从大约5×1015cm-3到大约1×1017cm-3之间的载流子密度来形成一个低掺杂区，电导类型跟台面周围的第一层12相反。在这两种情形都可以在台面的暴露表面(没有显示)上形成一个钝化层。这种钝化层可以是SiO2或熟识本行业的人士所了解的其他任何合适的材料或堆叠钝化层。
上述每一个实施例中，衬底和各层可以由从6H，4H，15R或3C碳化硅中选出的碳化硅组成，不过4H碳化硅最适合上述每个器件。适合作欧姆接触的金属包括镍、硅酸钽和铂。另外，铝/钛接触也可用来制作本发明的欧姆接触。虽然描述了这些特定的金属，但也可以使用熟识本行业的人士了解的可以制作碳化硅欧姆接触的其它任何金属。
至于上述器件的各外延层和注入区的载流子密度或掺杂水平，一般来说，p+或n+型电导区和外延层应该尽可能重掺杂，只要不引起额外的晶格或外延缺陷。适合产生p-型区的掺杂物包括铝、硼和镓。适合产生n-型区的掺杂物包括氮和磷。铝是首选的p+区掺杂物，最好是利用高温离子注入方法将铝注入到p+区，例如美国专利No.5,087,576所述的高温离子注入方法，其中的公开在这里完整地并入了参考文献中，采用的温度范围在大约1000℃到大约1500℃之间。
上述器件通过用半导体材料而不是MOSFET或ACCUFET栅极的绝缘层来缓冲栅极区，可以减少F-N电流的影响。这个缓冲层可以很有效地减少F-N电流，从而减少这种电流引起的器件恶化。另外，本发明所述的器件可以是“平常关闭”的器件，因此可以克服JFET在很多应用上的局限性。因为沟道区是水平的，可以制成比垂直掩蔽JFET更大的栅极层。这就允许在阻断增益/导通阻抗之间进行更有利的折中。一般地，更大的栅极区会导致更高的阻断增益、更低的泄漏电流。因为HCBGT是一个平常关闭的器件，所以它要求较大的栅极区，这在垂直栅极结构中是不可能的。
导电沟道在HCBGT开启状态时是在p+栅极16和p基区14之间形成的非耗尽部分中的三维体碳化硅。这与MOS控制器件相反，后者采用一个二维层电荷实现导通。因为HCBGT中的导通发生在低掺杂的体碳化硅中，它可以提供比MOS栅极器件更高的载流子迁移率(10到100倍)。因为导通沟道远离结区，在HCBGT的设计中不会发生热电子注入，这样由于这种注入引起的损坏就不会发生。因此，本发明可以提供能够在高电压、高电流和高工作温度条件下工作更长时间的器件。
在附图和说明书中已经公开了本发明的典型优选实施例，尽管使用了专业术语，它们只用于一般和描述意义，不用于限制目的，本发明的范围将在随后的权利要求里陈述。
权利要求
1.一种碳化硅沟道半导体器件，它包括一个具有第一类电导类型的碳化硅漂移层，碳化硅漂移层具有一个第一表面；在碳化硅漂移层中的一个第二类电导类型半导体材料的掩埋基区，以定义一个沟道区；在碳化硅漂移层的第一表面上的一个第二类电导类型半导体材料的栅极层，与碳化硅漂移层的沟道区相邻并是电接触的；并且在栅极层上的一个栅极接触。
2.权利要求1所述的一种碳化硅沟道半导体器件，进一步包括在掩埋基区和漂移层的第一表面之间的一个第一电导类型半导体材料的第一区，其中第一区经掺杂具有比漂移层载流子浓度更高的载流子浓度；并且紧邻与第一表面相对的漂移层第二表面的一个半导体材料第二区，这样半导体器件就包括一个具有一个侧向碳化硅沟道区的垂直器件。
3.权利要求1所述的一种碳化硅沟道半导体器件，进一步包括一层位于栅极层和栅极接触之间的高度掺杂的第一类电导类型半导体材料。
4.权利要求1所述的一种碳化硅沟道半导体器件，其中第一类电导类型是n-型电导，第二类电导类型是p-型电导。
5.权利要求2所述的一种碳化硅沟道半导体器件，其中半导体材料第二区包含一个碳化硅衬底，其中的碳化硅衬底与碳化硅漂移层的第二表面相邻。
6.权利要求5所述的一种碳化硅沟道半导体器件，其中碳化硅衬底是一个高度掺杂的第一类电导类型碳化硅衬底，提供半导体器件的一个漏极区。
7.权利要求6所述的一种碳化硅沟道半导体器件，其中第一类电导类型是n-型电导，第二类电导类型是p-型电导。
8.权利要求5所述的一种碳化硅沟道半导体器件，其中碳化硅衬底是一个高度掺杂的第二类电导类型碳化硅衬底，提供碳化硅器件的一个集电极区。
9.权利要求8所述的一种碳化硅沟道半导体器件，其中第一类电导类型是n-型电导，第二类电导类型是p-型电导。
10.权利要求8所述的一种碳化硅沟道半导体器件，其中第一类电导类型是p-型电导，第二类电导类型是n-型电导。
11.权利要求1所述的一种碳化硅沟道半导体器件，其中掩埋基区和栅极层的半导体材料是碳化硅。
12.权利要求1所述的一种碳化硅沟道半导体器件，其中掩埋基区和栅极层的半导体材料是从由氮化镓和氮化铟镓组成的分组中选择的。
13.权利要求2所述的一种碳化硅沟道半导体器件，其中半导体材料第一区与基区是电连接的。
14.权利要求2所述的一种碳化硅沟道半导体器件，其中半导体材料的掩埋基区与栅极层和栅极接触是电连接的。
15.权利要求1所述的一种碳化硅沟道半导体器件，，进一步包含一个其阴极连接着栅极接触的二极管。
16.一个碳化硅沟道晶体管的一个单元，包括一个第一类电导类型的碳化硅衬底，该衬底具有第一个载流子密度；在碳化硅衬底上的第一类电导类型碳化硅第一层，其载流子密度低于第一个载流子密度；在碳化硅第一层中的一个第二类电导类型半导体材料的掩埋区，该掩埋区定义了一个位于第一表面和掩埋区之间的沟道区；一个第一类电导类型半导体材料的第一区，经掺杂具有比碳化硅第一层更高的载流子密度，其中第一类电导类型半导体材料第一区位于半导体掩埋区和与衬底相对的碳化硅第一层的一个表面之间，与碳化硅第一层的沟道区相邻；碳化硅第一层上的一个第二类电导类型半导体材料栅极层，其中栅极层与半导体材料第一区相邻但空间上是分隔开的，并且延伸到覆盖住碳化硅第一层的沟道区；半导体材料栅极层上的一个栅极接触，以定义碳化硅第一层的沟道区；半导体材料第一区上的一个第一接触；并且碳化硅衬底上的一个第二接触，与碳化硅第一层相对。
17.权利要求16所述的一种碳化硅沟道晶体管，进一步包括一层位于栅极层和栅极接触之间的高度掺杂的第一类电导类型半导体材料。
18.权利要求16所述的一种碳化硅沟道晶体管，其中第一类电导类型是n-型电导，第二类电导类型是p-型电导。
19.权利要求16所述的一种碳化硅沟道晶体管，其中第一类电导类型是p-型电导，第二类电导类型是n-型电导。
20.权利要求16所述的一种碳化硅沟道晶体管，其中掩埋区和栅极层的半导体材料是碳化硅。
21.权利要求16所述的一种碳化硅沟道晶体管，其中掩埋区和栅极层的半导体材料是从由氮化镓和氮化铟镓组成的组中选择的。
22.权利要求16所述的一种碳化硅沟道晶体管，其中半导体材料第一区与掩埋区是电连接的。
23.权利要求16所述的一种碳化硅沟道晶体管，其中半导体材料掩埋区与栅极层和栅极接触是电连接的。
24.权利要求16所述的一种碳化硅沟道晶体管，进一步包括一个阴极连接着栅极接触的二极管。
25.一个碳化硅沟道晶体管的一个单元，包括一个第二类电导类型的碳化硅衬底，具有第一载流子密度；一个碳化硅衬底上的第一类电导类型的碳化硅第一层，其载流子密度比第一载流子密度小；碳化硅第一层中的一个第二类电导类型半导体材料的掩埋区，该掩埋区定义了位于第一表面和掩埋区之间的一个沟道区；一个第一类电导类型半导体材料的第一区，经掺杂具有比碳化硅第一层的载流子密度更高的载流子密度，其中第一类电导类型半导体材料的第一区位于半导体材料掩埋区和与衬底相对的碳化硅第一层的一个表面之间，与碳化硅第一层的沟道区相邻；碳化硅第一层上的一个第二类电导类型半导体材料的栅极层，其中栅极层与半导体材料第一区相邻但在空间上是分隔开的，并延伸到覆盖住碳化硅第一层的沟道区；半导体材料栅极层上的一个栅极接触，以定义碳化硅第一层的沟道区；半导体材料第一区上的一个第一接触；并且碳化硅衬底上的一个第二接触，与碳化硅的第一层相对。
26.权利要求25所述的一种碳化硅沟道闸流管，进一步包括在栅极层和栅极接触之间的一层高度掺杂的第一类电导类型半导体材料。
27.权利要求25所述的一种碳化硅沟道闸流管，其中第一类电导类型是n-型电导，第二类电导类型是p-型电导。
28.权利要求25所述的一种碳化硅沟道闸流管，其中第一类电导类型是p-型电导，第二类电导类型是n-型电导。
29.权利要求25所述的一种碳化硅沟道闸流管，其中掩埋区和栅极层的半导体材料是碳化硅。
30.权利要求25所述的一种碳化硅沟道闸流管，其中掩埋区和栅极层的半导体材料是从由氮化镓和氮化铟镓组成的组中选择的。
31.权利要求25所述的一种碳化硅沟道闸流管，其中半导体材料第一区与掩埋区是电连接的。
32.权利要求25所述的一种碳化硅沟道晶体管，其中半导体材料掩埋区与栅极层和栅极接触是电连接的。
33.权利要求25所述的一种碳化硅沟道晶体管，进一步包括一个阴极连接着栅极接触的二极管。
全文摘要
本发明揭示了多种碳化硅沟道半导体器件,通过利用半导体栅极层和掩埋基区当栅极上无偏置电压时产生一个“夹断”栅极区,去掉了栅极绝缘体。在本发明的实施例中,半导体器件包括一个第一类电导类型碳化硅漂移层,其中碳化硅漂移层有一个第一表面,并且有一个沟道区。在碳化硅漂移层中提供了一个第二类电导类型半导体材料的掩埋基区,以定义沟道区。在碳化硅漂移层的第一表面上形成了一个第二类电导类型半导体材料的栅极层,与碳化硅漂移层的沟道区相邻。在栅极层上还可以形成一个栅极接触。晶体管和闸流管都可以提供。
文档编号H01L21/337GK1308774SQ99808341
公开日2001年8月15日 申请日期1999年6月8日 优先权日1998年7月9日
发明者R·辛格 申请人:克里公司