存储单元结构及其制造方法

专利名称：存储单元结构及其制造方法
技术领域：
本发明涉及存储单元，特别涉及以大阵列形式排列在硅片上用以形成动态随机存取器(DRAM)的存储单元。
DRAM已经成为集成电路中最重要的元器件之一。现有的DRAM存储单元包括一个开关(通常为一个MOS晶体管)和一个存贮电容器(通常为一个沟槽电容器)。上百万个这种存储单元形成于一个单独的硅片上排列成一些行和一些列。这些单元由读入和读出存储在电容器内的二进制数字的辅助电路的位线(bit line)和字线(word line)分址。
目前的流行趋势是在单一硅片上形成越来越高密度的存储单元。这就需要制造越来越小的存储单元。典型地，这种DRAM存储单元用于储存一个多晶硅填充沟槽电容器，该沟槽由用作电容器介电层的一个介电层与芯片的单晶硅衬底隔离。该单元的开关由一个形成于单晶硅衬底的MOS晶体管形成，该单晶硅衬底上具有上述MOS晶体管的电流终端漏极和源极，源极与沟槽内填充的多晶硅相连接，源极与DRAM的位线相连接。此外，最新的改进方法是在沟槽之上形成一个垂直晶体管以节省硅片的表面积从而形成高密度存储单元的芯片。
这种开关晶体管造成的最大问题是如果该晶体管具有所需的开关特性，那么当晶体管闭合时，就需要将其内形成导电通道的最重要的区域、基体成形于多晶硅片上。
本发明试图寻找解决这一问题的改进方法。
本发明的一个方面是关于一种适合于集成大阵列以形成一个DRAM的存储单元的方法。按照惯例，多数工序是在一个大晶片上进行的，之后把该晶片切割成许多单个的硅片，每个硅片都包括排成行和列的许多存储单元以及提供与各单元相通的位线和字线的辅助电路。
这种新颖的方法的一个特征是在存储电容器深沟槽的顶部形成一层硅层，该硅层从相邻单晶硅外延生长，相邻单晶硅为原始硅晶片单晶体的一部分。
在本发明的一种形式中，一对开关晶体管在各自沟槽内具有其外延硅衬底，它们共用一个源极，该源极形成于两个沟槽之间的原始硅衬底上。
从工艺方面讲，本发明为一种用于形成包括一个晶体管和一个串联电容器的动态随机存取器(DRAM)的存储单元的特殊方法。该方法的基本步骤如下准备一个半导体晶片，将要用于形成单元的有源体(active bulk)为单晶硅；在该晶片的有源体的表面上形成一个垂直沟槽；在该沟槽壁上形成一个适于用作电容器介电层的第一介电层；用多晶硅填充该沟槽；在该多晶硅填充物上形成一个第一凹陷；在第一凹陷壁上形成一个比第一介电层厚的环形介电层；再用多晶硅填充沟槽；在沟槽内形成一个比第一深度浅的第二深度的第二凹陷；从该第二凹陷壁上去除所有介电层以暴露衬底上的单晶硅；通过由暴露的体单晶硅外延生长硅来填充第二凹陷；刻蚀以暴露外延生长硅表面的一部分；在该暴露部分形成一个适合于用作晶体管栅极介电层的介电层；在该栅极介电层上形成一个用作晶体管栅极导线的导电层；以及形成一个与外延填充顶部接触的导电层用作晶体管的源极，而沟槽填充的埋入部分用作晶体管的源极。
在一个实施例中，更具体地描述了本发明的方法。首先，准备一个硅晶片，基本上为单晶硅，并且它具有至少一个P型导电的有源表面。在其表面形成通常的衬垫(PAD)层之后，对该层进行构图以限定不同的用于容纳单个存储单元对的有源区域。然后，形成一个分离的通常其截面为圆形的深沟槽以容纳每对存储单元的电容器。用一个相对较薄的绝缘层覆盖该沟槽壁，该绝缘层用作电容器的介电层。用n型掺杂多晶硅填充每个沟槽。然后在每个沟槽内形成一个相对较深的第一凹陷，并从每个沟槽的第一凹陷部分去除相对较薄的绝缘层且代之以一个较厚的绝缘环。再用n型掺杂多晶硅填充每个沟槽的第一凹陷。然后，在每个沟槽内形成一个相对较浅的第二凹陷，其后去除第二凹陷暴露的环形部分以裸露沿该第二凹陷侧壁的原先为硅片一部分的单晶硅。该第二凹陷由从裸露的单晶硅体上外延生长的硅区填充。接下来，在晶片上形成一些隔离沟槽，它们将要形成存储单元的各有源区相互隔绝。这些隔离沟槽把外延生长硅区分成两部分。然后用氧化硅填充这些隔离沟槽并对氧化硅构图以暴露各单个外延区被分成的两个部分的表面，以及提供凹陷，它们用来形成晶体管的栅极导线。然后，首先，一个氧化硅层形成于暴露的外延硅区以提供晶体管栅极介电层，然后在通道内沉积栅极导体。最后，在浅隔离沟槽内的两个外延硅区表面之间存在一个原始晶片衬底的表面部分，并且在该区形成一个源区，用作每个有源区内相邻晶体管对的公共源极。最后每相邻晶体管对的独立栅极连接到独立的字线而它们的公共源极连接到一个公共位线。
从本发明的产品方面讲，它提供了一种存储单元，在这种存储单元中开关晶体管具有一个源极，它与另一存储单元的相邻晶体管共用基本上在原始单晶硅衬底上；一个漏极，其基本上被埋入在垂直沟槽内的深处；以及一个外延基体区，它提供了垂直沟槽内的垂直通道，并且存储电容器具有在沟槽深处的储存结而其另一极板在原始单晶硅衬底上。结果，只有很小的晶片表面用于提供存储单元且其晶体管通道形成于垂直沟槽的外延硅填充物上，沟槽也提供存储电容器。
此外，通过在一个正方中心部分的对边布置一对正方垂直沟槽，每个沟槽只有最小图线尺寸(minimum feature size)，就可以形成一个对存储单元，其中每个只利用相应于最小图线尺寸的四个正方形的表面积。
从产品方面讲，本发明为一个存储单元阵列，每个存储单元包括一个晶体管和串联的电容器。该存储单元阵列包括一个单晶硅晶片。该单晶硅晶片具有顶表面，它包括一系列被一个浅绝缘沟槽隔离的有源区域面，每个有源区域包括一个中心衬底单晶部分，该部分包括一个适合于用作晶体管源的导电型的表面层和一相对导电型的下面部分；相邻于每个中心衬底部分下面部分相对侧的导电型相反的分离的第一和第二外延区；与上述中心衬底部分分距的覆盖于外延区表面部分的分离的栅极介电层；掺杂成一种导电型的在每个外延生长区的多晶硅填充的沟槽用以提供晶体管的一个源极以及用作电容器存储结的一个部分；以及处于每个沟槽多晶硅填充和晶片衬底之间的适合于用作电容器介电层的一个介电层。
参照下面的详细描述及其附图，本发明将变得更加明了。


图1A是一个垂直截面图，显示了本发明的容纳一对存储单元的硅片的一部分；图1B是沿图1A中B-B线剖开的截面图；图2-13是形成图1所示的存储单元对的方法的各个阶段的一些截面图，在这些图中，只示出了发生变化的硅片的顶部。
应该注意，图中的尺寸并非按比例绘示。
本发明涉及集成电路(IC)。这些IC包括随机存取存储器(RAM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)等存储器，埋入式DRAM——逻辑电路、或其它电路。这些IC用在例如计算机系统、蜂窝电话、个人数字助手(PDA)等消费品以及其它产品上。
为了帮助理解本发明，这里提供了一个完整的按照本发明的方法形成的存储单元，然后对制造这种存储单元的工艺进行描述。
图1示出按照本发明的产品给出的包括一对存储单元的硅片10的一部分。每个存储单元包括一个n型MOS晶体管开关和一个由多晶硅填充的沟槽电容器以及其周围衬底。
芯片10的衬底110例如为轻掺杂P型硅。芯片10包括一对深垂直沟槽112，其截面基本上为最小图线尺寸的圆环。
每个沟槽包括较浅的上部112A和较深的下部112B。上部112A主要为单晶并且提供DRAM的n通道MOS晶体管的P型主体。沟槽的该部分的差不多一半的原始截面由一个部分包围沟槽外延部分的栅极导体122占据。每个沟槽的下部多晶硅部分112B通常为圆形截面，也可以选用其它形状。下部112B提供作为DRAM电容器存贮结的内极板。下部112B的内壁由一绝缘薄层114覆盖，该层多为包括一个覆盖在氮化硅层上的氧化硅层的双层，通常描述为氮氧化物或ON层。该绝缘层用作电容器的介电层。硅衬底部分紧紧包围沟槽多晶硅部分的外部，它可以包括用作电容器另一极板的重掺杂n型包皮(未图示)。该包皮通常是在形成ON层之前通过沟槽内施主的外扩散而形成的。
在每个沟槽112的顶部布置一个晶体管，该晶体管的第一输入/输出端116(通常描述为源极)大多布置在沟槽112对之间晶片的n型单晶硅衬底部分，而其第二输入/输出端118(通常描述为漏极)大多布置在沟槽112的下部112B。每个沟槽的上部P型部分112A提供主体，其中包括其晶体管的一个通道。上述两个晶体管共用衬底部分中间的公共源极116。
后面将要更完整地描述，每个沟槽112将在其顶部112A填充一个基本为单晶的区域，从而使其能够满意地用作晶体管的主体。有一薄的栅极氧化物层124把多晶硅栅极导体122与单晶硅基体区112A分开。通道(未图示)沿着相邻于栅极介电层124的单晶硅区112A的边缘形成，并且由栅极导体122上的一个适合的电压引导。栅极导体122典型地包括一个重掺杂n型多晶硅区。
原始衬底的一个中等P型掺杂的P型区126隔离晶体管对的沟槽112的上部112B的主体区。一个介电环129包围沟槽112的中间部分并且用于使各晶体管之间隔离。包围栅极导体122的区域130为氧化硅填充的浅孤立沟槽并且用于孤立栅极导体122。一个高导电层138，典型地为金属硅化物，如硅化钨，覆盖每个栅极导体122并且用作字线，一个导电层140，典型地为重掺杂多晶硅，覆盖相邻于晶体管对的公共源极116并且电接触导电位线142。位线142通常在芯片表面斜跨到字线138上。
绝缘层144和146，典型地为氮化硅，用于使位线142和字线138相互隔离。
图1B示出了图1A所示硅片沿虚线B-B剖开的部分150。它包括一对存储器，该对存储器共用原始硅衬底一部分的中心部分154。如图所示，单元形成为一种开放位线结构。其它位线结构，如折叠或开放折叠也可以选用。中心部分对边为形成于沟槽的外延硅部分112A。占据沟槽原始部分的还为两个栅极导体122，它们部分包围外延硅部分122A。填充浅隔离沟槽130的氧化物的部分可协助隔离两个单元。图1B还示出了虚线151a内的第一单元和虚线151b内的第二相邻单元。每个单元(151a和151b)的边都为2F，其中F为最小图线尺寸(minimum feature size)。为了简单起见，图中省去了栅极氧化物层124。
下面将参照其余附图对上述存储单元的制造方法进行描述。
在这些图中，通常只示出有助于理解所描述的具体步骤的芯片部分。
该方法涉及三个主要阶段。第一阶段，首先提供一个上面形成了深垂直沟槽的合适的晶片。这些沟槽包括填充了将用于存储电容器的多晶硅的深部和填充了将用于晶体管的单晶硅的浅部。第二阶段，提供填充氧化硅的浅隔离沟槽，然后把填充氧化物构图以暴露外延生长填充的浅部，此处可提供栅极导体。第三阶段，涉及在沟槽浅单晶硅部形成晶体管和提供连接至晶体管的终端和连接至各单个单元为阵列的位线和字线的各个步骤。
图2显示了硅片10的一个部分，在该部分内提供了一些沟槽。这些沟槽，例如可以为环形截面。其它形状也可以选用。晶片10最终被切割成图1所示的许多硅芯片。典型地，晶片为轻掺杂P型导电的单晶硅。另一种可以选的方式，晶体可以包括一个绝缘基片，如蓝宝石，其上生长一个单晶硅层。首先在硅片10表面上提供一介电层12，通常叫做PAD层(衬垫层)，这一层在前几道工艺中起支承作用。该PAD层12典型地为一个双层并且包括一个氧化硅底层和一个氮化硅覆盖层。该氮化物层用作后序工艺中的刻蚀或抛光阻挡层。在形成沟槽时可以提供一个硬掩层用作刻蚀掩模。为了简单起见，图中把双层显示为一个单层。通常先对该PAD层构图以限定将要形成存储单元对的表面有源区域。
为了形成形成存储单元所需的深沟槽16，首先用现有的光刻技术在晶片的PAD层12顶表面上提供一个合适的掩模(图中找不到)。然后通过刻蚀，典型地为各向异性反应离子刻蚀(RIE)，在晶片上部形成一个较深的沟槽16(如3～20μm，典型地为8μm)，典型地为环形截面。形成沟槽之后，典型地，去除硬掩模层。
通常再通过施主扩散对沟槽16的内壁进行处理以形成一个重掺杂层(在所述例子中为n+型)，这一层将用作沟槽电容器的外极板。后面将要填充进沟槽的多晶硅将作为内极板和存储结。在使用P型衬底作为外极板的情况下可以省去n+型层。由于这一n+型层为可选层，所以图中未示出。然而，在填充沟槽之前，在沟槽壁上形成电容器介电层18。典型地，介电层18包括一个氧化物——氮化物——氧化物层，通常描述为ON层。
形成介电层18之后，在所述例中用n+型掺杂多晶硅填充每个沟槽。首先在晶片表面沉积一多晶硅层填充沟槽，其厚度足以保证填充沟槽并且能平面化所得结果，典型地通过化学机械抛光(CMP)工艺实现。在这一CMP工艺中，上述PAD层12典型地被用作刻蚀阻挡层。
结果示于图2。硅晶片10表面为构图了的PAD层12，它限定了沟槽16的位置，沟槽16的内壁衬以介电层18，其内部填充掺杂多晶硅20。
然后，局部刻蚀，典型地用化学顺流刻蚀(CDE，chemical downstreametching)晶片表面，以便在每个沟槽16的上部选择性地形成一个第一凹陷。该凹陷的深度约等于将在沟槽内形成的介电环的底。典型地该凹陷的深度约在基底表面之下1～1.5μm。上述CDE去除沟槽内的多晶硅。
然后刻蚀沟槽上部暴露的介电层18，从此处去除之。再在沟槽侧壁上部形成一个较厚的氧化硅环层22。这包括，例如，在晶片上沉积一个氧化物层以及从PAD层和多晶硅20上部表面去除之，产生环22。之后，用掺杂层(本例仍用n+型)24重新填充凹陷。结果示于图3。
接着，形成一个较浅的第二凹陷26以去除n+掺杂层的一部分。该凹陷限定了垂直晶体管的长度和掩埋井(buried strap)。典型地，该浅凹陷的深度约为基底之下如250nm。该凹陷典型地通过在每个沟槽内进行CDE或RIE而实现。在掺杂层凹进之后，去除环22的暴露部分。最优选的方法，通过一个刻蚀以去除少量附加的掺杂层。例如再去除50nm掺杂层。然后通过一道处理以彻底清除沿通道侧壁的暴露的硅，由于它为晶片原始单晶硅衬底，所以暴露的硅为单晶硅。这一清除工艺优选包括一个湿法HF清除和随后的一个约950℃氢气预烤。结果示于图4。
如图5所示，这一凹陷26再由硅层30填充。根据本发明的一个实施例，该硅层优选通过外延方法形成。作为一种选择，层30包括非晶硅。填充之后还可以跟随一道现有的退火处理以促使沉积的硅再结晶为单晶形式。众所周知，如果它包括一个足够大的单晶籽晶那么退火工艺就可以把非晶再结晶为单晶。结果，沟槽内已去除环22的填充硅顶部30将基本成为单晶，其结晶方向基本对应于晶片衬底部分的晶体方向。平面化硅层30，形成一个具有PAD层12的平整表面。
接着，刻蚀硅晶片10的顶部去除图6中36A和36B虚线之间的部分。这些线伸向中心把外延区分成两部分。深度刻蚀以把掩埋阱和相邻单元分离。典型地，刻蚀深度延伸入深沟槽的多晶硅填充物20内，如图7所示。在一个实施例中，刻蚀深度约在基片表面之下350nm。该刻蚀形成浅沟槽37，留下外延硅的暴露部分。为了更好地区分晶片的各个区域，在该图和后面的图中，外延区30显示为点虚线，而衬底单晶区10为阴影线。
这些沟槽用来隔离开关晶体管并将用来隔离互邻的开关晶体管对。
接着，如图8所示用氧化硅40填充沟槽37，典型地先通过覆盖填充(overfilling)再通过化学机械抛磨(CMP)平面化。
然后，如图9所示，在提供栅极介电层之前，构图这些沟槽内的填充氧化硅以限定将被栅极导体填充的凹陷42，典型地，该构图深至衬底硅表面之下约250nm。此时，去除残留在暴露的硅表面的PAD层和其它氧化物残余物。
进行这一清除之后，如果需要注入硼离子调节外延硅的导电性实现更精确的阀值，那么就应该在此进行注入工艺。在注入之前，通常在将被注入的硅表面之上形成一个薄薄的牺牲氧化物层以减少由注入造成的表面损伤。
如果原始的衬底硅的掺杂选择的合适，那以就可能没必要在这一阶段进行掺杂。
注入之后，去除牺牲氧化物并代之以约60至80埃厚的在暴露硅上热生长的薄层氧化物44以用作栅极介电层，如图10所示。
如图11所示，再在晶片表面沉积一个合适的掺杂多晶硅层以填充由构图氧化硅而形成的凹陷，该沉积层用作晶体管的栅极导体。
多晶硅46由一个高度导电的层48，典型地为一种金属硅化物如硅化钨覆盖，该导电层48将用作字线导体。这层硅化钨降低了字线导体的薄膜电阻。该导电层48再由一个合适的覆盖层，典型地为氮化硅覆盖，以保护和绝缘之。
剩下的便是对各个表面层构图以制造其它连接至芯片的终端。如图12所示，通过这一步，基本暴露了覆盖深沟槽外延区30的30A和30B对之间的原始硅衬底的部分52的氧化物。还插入掺杂多晶硅46及其硅化物覆盖层48以隔离晶体管对。
如图13所示，在硅衬底部分52之上的开口的侧壁上提供一个合适的层54，如氮化硅层之后，再用n掺杂多晶硅56填充上述开口，并使其接触硅衬底的部分52。典型地，首先沉积一个氧化物掩模层，再光刻构图以限定接触孔。然后，再用反应离子刻蚀(RIE)工艺刻蚀接触孔至硅52表面并且用接触多晶硅56填充该接触孔，之后用先前步骤所用的CMP对表面进行平面化。
在沉积多晶硅层56之前，典型地，当刻蚀氧化物内的接触孔时，将部分52之上的氧化物层刻蚀掉。另一种可以选择的方式，可以在沉积多晶硅层56之前将氧化物层刻蚀掉。然后对晶片加热以使n掺杂多晶硅56的施主扩散出来进入衬底的表面部分52以形成一个n型表面层，该层能有效地用作晶体管对的公共源极，如图1中的区116所示。同时，它们还没有进行彻底，施主从邻近外延区最深部分的n掺杂多晶硅扩散出来以形成n掺杂层60A和60B，它们可以有效地用作开关晶体管的源极，如图1中区118所示。
在掺杂多晶硅区56之上沉积一导电层64，典型地为金属硅化物，如硅化钨，以用作共享源极116的两个晶体管的位线。
这样便得到了如图1A所示的那种排列，其中一对存储单元形成于硅芯片的一个部分。
上面所述的工艺中的各个步骤对于本领域的技术人员来说，已经熟知。通常，所述的各个刻蚀工序都用反应离子刻蚀进行最佳刻蚀，根据需要通过恰当地选择离子或离子组合进行各向同性或各向异性刻蚀。此外，通常各个构图工序将涉及应用构图光致抗蚀剂光刻技术。选择合适的光致抗蚀剂辐射源以获得构图所需的特征尺寸。另外，选择恰当的通道填充模式以基本平面化后道工序所需的平整表面，这通常涉及到过填充沉积材料。然后再对沉积材料进行化学机械抛光直至得到所需平整表面。典型地在这种CMP中，可以用PAD层或其等同物作为刻蚀阻挡层。
应该明白，上述具体工艺仅仅用于说明本发明的基本构思，对本发明的技术人员来说，在不背离本发明的精神和不超出本发明的范围的情况下可以对其进行各种修正。
权利要求
1.一种用于形成动态随机存取存储器存储单元的方法，该存储单元包括一个晶体管和一个与之串联的电容器，该方法包括以下步骤在一个半导体晶片表面上形成一个垂直沟槽；在上述沟槽壁上形成一个适合于作为电容器介电层的第一介电层；用掺杂多晶硅填充上述沟槽；在上述沟槽的多晶硅填充物中以第一深度形成一个第一凹陷；在上述第一凹陷壁上形成一个比第一介电层厚的环形介电层；以一个比上述第一深度小的第二深度形成一个第二凹陷；去除上述第二凹陷壁上的所有介电层；通过硅的外延生长再填充第二凹陷；刻蚀晶片以暴露外延生长硅的一部分；在外延生长硅的暴露部分形成一个适合于用作晶体管栅极介电层的介电层；在该栅极介电层上形成一个导电层，用作晶体管的栅极；以及形成一个与外延填充物接触的导电层用作晶体管的源极，而沟槽多晶硅填充物用作晶体管的漏极。
2.根据权利要求1所述的方法，其中，在晶片表面形成一对由晶片衬底的一部分分隔的一对垂直沟槽并且在每个沟槽内形成一个分离的外延生长区，使其适于用作一个独立晶体管的主体，并且上述导电层接触两个外延区，用作两个独立晶体管的公共源极。
3.根据权利要求1所述的方法，其中在被衬底的一部分隔离的沟槽表面形成一对垂直沟槽并在每个垂直沟槽内形成一个独立的外延生长区用作晶体管的主体，在第一对垂直沟槽周围形成一个比其更浅的第三沟槽并暴露外延生长硅的部分，在每个垂直沟槽的暴露部分上形成一个隔离的适于形成栅极介电层的介电层，在每个栅极介电层上形成一个隔离的栅极导体，在两个垂直沟槽之间的衬底部分上形成源极。
4.一种在一个硅晶片上形成多个DRAM的方法，其中每个DRAM包括一个晶体管和一个串联的电容器，该方法包括以下步骤准备一个硅片，它至少具有一个单晶的顶表面部分；在该顶表面部分形成一个具有第一深度的垂直沟槽；在每个所述的垂直沟槽壁上形成一个第一介电层；用多晶硅填充每个垂直沟槽；在每个垂直沟槽内形成一个第一凹陷；在上述凹陷的侧壁上形成一个介电层；用多晶硅填充上述每个第一凹陷；在每个垂直沟槽内形成一个比第一凹陷浅的第二凹陷；清除每个第二凹陷的壁上的介电层，以暴露单晶硅；用从暴露的单晶衬底外延生长的硅再填充每个第二凹陷；围绕垂直沟槽对形成浅沟槽至第一凹陷之下的一个深度并且暴露每个垂直沟槽的外延生长硅；用氧化硅填充上述浅沟槽；刻蚀填充在浅沟槽的氧化硅，蚀刻出凹陷以暴露外延生长硅的一部分；用适于用作栅极导体的导电材料填充沟槽填充氧化硅上的凹陷；以及形成一个适合于作每对垂直沟槽之间的衬底上的晶体管源极的独立导电区。
5.根据权利要求4所述的方法，其中，上述晶片的单晶硅顶表面为一种导电型，第一和第二凹陷内的填充硅为相反的另一种导电型，并且形成的用作源极的每个分离区为上述相反的一种导电型。
6.根据权利要求4所述的方法形成的DRAM。
7.一种形成包括一个晶体管和一个串联的存贮电容器的存取单元的方法，该方法包括以下步骤准备一个单晶硅片；在上述单晶硅片的表面限定多个有源区；在每个有源区限定一对由晶片衬底部分隔离的垂直沟槽；在每个垂直沟槽上形成一较薄的适于用作电容器介电层的介电层；用掺杂多晶硅填充每个垂直沟槽；在每个垂直沟槽的多晶硅填充物上形成一个第一凹陷；在所述第一凹陷的侧壁上形成一个较厚的介电层；用多晶硅填充该第一凹陷；在每个沟槽内形成一个比第一凹陷浅的第二凹陷；清除上述第二凹陷壁以暴露周围单晶衬底的部分；用从周围单晶硅衬底外延的单晶硅填充每个垂直沟槽的第二凹陷；在围绕每个有源区的晶片部分形成沟槽，其比第二凹陷深但比第一凹陷浅以暴露第二凹陷的单晶硅填充物的部分；用氧化硅填充最后所述的沟槽；在所述氧化硅填充物上形成一个第三凹陷至一个与第二凹陷差不多深的深度以再暴露第二凹陷单晶硅填充物的部分；在上述第二凹陷的每个暴露的单晶硅填充物上形成一个适合用作开关晶体管栅极介电层的介电层；用适合于用作开关晶体管的栅极导体的导电材料填充上述氧化硅填充上的第三凹陷；以及在处于每个有源区内的每个垂直沟槽的沟槽之间的晶片衬底部分上提供一个适合用作开关晶体管源极的区。
8.根据权利要求7所述的方法，其中，上述晶片单晶硅衬底为一种导电型，而第一和第二凹陷内的硅填充为相反的另一种导电型；并且，用作源极的区也为上述相反的另一种导电型。
9.根据权利要求8所述的方法形成的存储单元。
10.一种存储单元阵列，每个单元包括一个晶体管和一个串联的电容器，该存储单元阵列包括一个基体，其上表面包括多个由一个浅的介电隔离沟槽分隔的有源区，每个有源区包括一个中心区，该中心区包括一个适合用作晶体管源极的导电型的表面层以及一个相反导电型的下面部分；分离的具有相反导电类型的第一和第二外延区，它的相邻于每个中心衬底部分下面部分的对侧；外延区的表面部分上的分离的栅极介电层，各外延区从中心体部分分隔开；多晶硅填充的沟槽，在每个外延生长区之下掺杂为一种导电型，用于提供晶体管漏极，并且一部分用作电容器存贮结；以及一个介电层，适合用作每个沟槽多晶硅填充和晶片衬底之间的电容器电介质。
全文摘要
在硅晶片的单晶衬底部分形成一对存储单元。首先形成一对由晶片衬底部分隔离的垂直沟槽。在沟槽壁上形成介电层后，用多晶硅填充沟槽。通过一对凹陷的形成和填充，在每个沟槽顶部形成外延生长硅区。每个外延硅区做成可用作独立晶体管的立体，晶体管在沟槽下部的多晶硅填充物上具有源极，而其源极在两个外延区之间的单晶衬底中间。每个沟槽的下部多晶硅填充制成用作每个单元的电容器的存贮结，衬底作为该电容器的另一极板。
文档编号H01L21/8242GK1227970SQ99102480
公开日1999年9月8日 申请日期1999年3月4日 优先权日1998年3月4日
发明者乌尔里克·格里宁, 约肯·拜恩特纳, 汉斯·O·乔基姆 申请人:西门子公司