专利名称：用于高频集成电路的衬底的利记博彩app
技术领域：
本发明涉及用于设置集成电路的衬底，特别地，涉及以高频工作的集成电路和用于这种集成电路中的元件的衬底。
对于在例如无线电通讯的电子电路领域内的普通应用有使用越来越高的频率的趋势。今天，频率范围已经扩展到千兆赫(GHz)范围。在这些频率情况下，用于设置单片集成电路的衬底的性能变得越来越重要。通常，砷化镓基的半绝缘衬底已用于处理具有微波频率范围的信号的单片集成电路，这种电路被称为MMIC(Monolithic Microwave Integrated Circuits单片微波集成电路)，因而对千兆赫频率来说具有的良好信号性能。
最近，Westinghouse公司推出了一种称为MICROXTM的相似的衬底材料，用于硅基集成电路，见由M.H.Hanes等人发表的文章“MICROXTM-An All-Silicon Technology for Monolithic Microwave Integrated Circuits”，Electron Device Letters，Vol.14，No.5，May 1993，pp.219-221。使用绝缘体底硅即SOI类型的硅晶片包括具有约10kohm-cm的原始电阻率值的高电阻率衬底。然而，由于需要很低的掺杂浓度，所以很难形成具有这样高电阻率的硅。而且，衬底表面上的集成电路及元件的相当生产化的过程会降低此电阻率。而且，所推出的材料作为半绝缘材料并不如采用砷化镓或磷化铟为基材料而获得的那些材料好，这种推出的材料对于设置在其上的电路的高频特性有不利的影响。
在Vu Quoc Ho和Takauo Sugano的文章“Fabrication of Si MOSFET’sUsing Neutron-Irradiated Silicon as Semi-Insulating Substrate”，IEEE-TED 24(4)，p.487(1982)中，公开了通过用中子辐射硅获得具有非常高的电阻率的硅的方法，但所制成的材料具有的电阻率在制造集成电路的过程中是不稳定的。
已经发现有些半导体材料具有半绝缘特性，而这些特性可以解释为是从用做或产生具有叠加耗尽区的“掩埋”势垒的材料内的沉积物得到的。对于砷化镓基的半导体材料，发现其沉积物是砷的毫微颗粒，见Warren，A.C.；Woodall，J.M.；Freeouf，J.L.；Grischkowsky，D.和其他人的文章“Arsenicprecipitates and the semi-insulating properties of GaAs bufferlayers grown by low-temperature molecular beam epitaxy”，AppliedPhysics Letters，24 Sept.1990，Vol.57，No.13，pp.1331-1333，对于磷化铟基的材料，发现了铜-铟沉积物，见Leon，R.P.；Werner，P.；Eder，C.；Weber，E.R.的文章“Structure and thermal stability of Cu-Inprecipitates and their role in the semi-insulating behaviour ofInPCu”，Applied Physics Letters，23 Nov.1992，Vol.61，No.21，pp.2545-2547。
本发明的目的是提供一种适用于硅基集成电路领域中的普通处理方法的衬底材料，特别地，适用于制造以高频和甚高频如千兆赫范围的频率工作的元件。
本发明的另一个目的是提供制造特别适用于以高频工作的元件的硅衬底的方法，但并不限于使用高频的应用，例如可以用于高压器件。
因而，本发明解决的问题是如何提供用于高频应用的硅衬底，可以使用硅处理的标准方法制造，并容许元件设置在其表面内和/或其表面上，而且使用硅处理的标准方法，这些方法不影响衬底的基本特性。
本发明是基于理解到可以采用与用于III-V族材料、砷化镓和磷化铟的相似的方法形成半绝缘硅衬底，如上所述，使用异质结势垒如肖特基(Schottky)或pn异质结以通过电荷载流子耗尽硅材料，以便形成与半绝缘砷化镓相比具有非常高的电阻率的材料。
以此，可形成用于制造集成电路的硅衬底，此衬底具有至少一层通过将包括具有金属性能且任意形状的颗粒形成为层而形成的半绝缘硅层。这些颗粒可以由以下材料在硅中形成金属，如钨和钼；金属硅化物，如X硅化钴、X硅化铂、X硅化钨和X硅化钼，或形成异质结的其它材料，如碳化硅、氮化镓和氮化铝。这些颗粒应该是很小的，通常直径为1-1000nm，即在亚微米范围，而且应该以这样的密度存在，即相邻颗粒的耗尽区彼此重叠。由这些颗粒形成的晶格可以基本上是二维或三维的。在砷化镓中嵌入纳米(nm)尺寸的钨盘阵列(matrices of tungsten discs)的方法公开于L.-E.Wernersson、N.Carlsson，B.Gustafsson、A.Litwin和L.Samuelson的下列文章中“Lateral current-constriction in vertical devices usingopenings in buried lattices of metallic disc”，Applied PhysicsLetters，10 Nov.1997，Vol.71，No.19，pp.2803-2805。类似的方法也可用于硅-材料。
在美国专利US 4,901,121中公开了一种包括多孔金属硅化物层的半导体器件。这样一种多孔导电层在某些方面被认为等效于一个导电颗粒层。然而，包含这样的非常好的导电层内部的半导体器件并不适于高频应用，因为对于高频的电操作来说，在多孔导电层中将会整体地感应出破坏半导体器件的性能的电流。而在彼此电绝缘的一层颗粒中，只在颗粒中获得感应电流，结果只造成非常小的感应损耗。
具有稳定的半绝缘层内部的硅衬底显然非常适用于在其表面上的制造集成电路，其中可以直接采用用于硅处理的标准的和非常精细和有效的方法，由于半绝缘层将使电路与体衬底绝缘并由此减小衬底中的寄生电容和介电损耗，因此这些集成电路很适用于具有高频的电信号。
于是，衬底材料通常以硅为基，并且具有至少一个以硅为基且通常作为内部层的半绝缘层，它包括其周围有耗尽区的颗粒。为了形成半绝缘层，颗粒分布得使相邻颗粒的耗尽区互相重叠。特别地，这些颗粒可以制得或选择得使耗尽区是通过硅和颗粒之间的异质结产生的。或者，这些颗粒可制成得使耗尽区是通过硅和颗粒之间的肖特基势垒产生的。
颗粒可以包括例如金属原子，特别是钼和/或钨原子，和/或硅化物分子，如选自钴、钼、钨、钛、铂、镍的一种或多种金属的硅化物的分子。这些颗粒还包括碳化物材料，如碳化硅，或氮化物材料，如氮化铝、氮化镓、氮化钛。
衬底材料可以由硅板通过在其表面层中产生具有肖特基势垒或异质结的颗粒形成。这些颗粒制成得使其以相邻颗粒的肖特基势垒或异质结获得的耗尽区互相重叠的方式分布。或者，可以处理或制备表面层使得这些颗粒可在后来的阶段中形成，例如通过加热该材料。然后在表面层之上施敷以硅为基的层，特别是硅和/或氧化硅，使其上施敷层总是硅层。在已经产生了颗粒的情况下，必须执行施敷操作，使颗粒的肖特基势垒或异质结基本不改变。在表面层只是制备得用于形成颗粒的情况下，可以在施敷操作之后或最好在施敷操作中形成颗粒，这是因为它可处于很多种情况下，例如包括热处理或退火步骤。
衬底材料可制作得包括通过在施敷以硅为基的层时使用只由硅制成的层形成的较厚的半绝缘层。然后将该上部硅层薄化，并在薄化的硅层的表面层中形成具有肖特基势垒或异质结的颗粒，这些颗粒的分布如上所述。或者，可以形成或制备表面层，使这种颗粒稍后形成。然后在表面层上部施敷只有硅的另一层，这可以采用与上面一样的施敷操作制成，使得在已经产生颗粒的情况下，颗粒的肖特基势垒基本不变。在表面层只是制备得用于形成颗粒的情况下，可以在此步骤中或在此步骤之后形成颗粒。重复这些步骤，直到得到所需要的层厚为止。
硅的上层通常被薄化到适当的厚度，用于在该层之上和/或之中设置集成电路和电子元件。
在表面层中制造颗粒或准备形成颗粒时，可用形成硅化物或含硅的半导体化合物的一些材料溅射、蒸发、注入或喷射硅板表面。然后加热表面层，特别是加热整个板，从而在表面层中形成所述硅化物或所述半导体化合物。在溅射、蒸发、注入或喷射操作中，可以使用金属材料或其化合物材料，特别是包含选自下列一种或多种金属的金属材料钴、钼、钨、钛、铂、镍，特别是钴或其化合物。表面层中的颗粒还可以在制成硅板的硅锭的晶体生长过程中嵌入衬底之中。
通过下面详细的说明使本发明的其它目的和优点更明显，或者可以通过实施本发明而了解到。借助于后附的权利要求书所特别指出的方法、工艺、装置及其组合可实现并获得本发明的目的和优点。
本发明的新颖的特征由后附的权利要求书所表述，通过下面结合附图对非限制性的实施例的详细介绍可以更完全地理解本发明，包括其结构和内容，并能获得本发明的上述和其它特征，附图中
图1是具有一个半绝缘内部层的硅衬底的剖视图，和图2是具有一个半绝缘内部层的绝缘SOI衬底的剖视图。
具有内部半绝缘层的硅衬底通过采用肖特基势垒而制造，以通过电荷载流子耗尽硅材料，从而得到具有至少一个非常高的电阻率的内部层的衬底。该内部层被制成得包含具有金属或半导体性能的颗粒。这些颗粒可以由在硅中形成肖特基势垒的金属、硅化物或其它材料形成。这些颗粒也可以由对硅形成异质结的半导体材料形成。这些颗粒是很小的，而且通常直径为1-1000纳米。它们在层中的分布得使相邻颗粒的耗尽区互相重叠。由这些颗粒形成的晶格对于单层来说基本上是两维的，或者通过在相互的顶层上设置几个相同的单层而制成三维的。下面将以较详细的方式描述具有半绝缘层的硅衬底的两个实施例。
实施例1具有掩埋半绝缘内层的硅晶片用含钴(Co)的合适的材料溅射硅晶片1的例如单晶晶片的表面，见图1，使得非常薄的钴膜施敷该表面，其厚度例如小于100。然后，使用退火工艺使具有施敷层的表面硅化，使得该晶片在适当的环境空气中在适当的时间期间进行足够高温的处理，如Ph.D.thesis“Process IntegrationIssues for High-Performance Bipolar Technology”by T.E.Karlin，KTH，Stockholm 1997年，ISSN 0284-0545中所述。形成颗粒的另一方法是用金属烟雾剂喷射晶片表面，然后产生硅化物。由此形成的硅化钴以隔离团块的方式聚集，其尺寸取决于原始钴层和退火工艺条件，由此形成具有对于硅来说为肖特基势垒的颗粒3。因此，在颗粒周围形成其延伸程度取决于硅衬底的掺杂水平的耗尽区，它们延伸到侧面和下面，由此还进入直接位于含团块的层的下面的硅晶片的表面层5中。另一硅晶片7是直接键合到第一晶片上的晶片，见例如K.Ljungberg，A.Sderbrg，A.Tiensuu，S.Johansson，G.Thunstrm和S.Petersson的“Buried Cobalt SilicideLayers in Silicon Created by Wafer Bonding”，J.Electrochem.Soc.141(10)，p.2829，1994。然后将顶部晶片7薄化以使其厚度适于制造位于其中和其上的元件和集成电路。然后，由颗粒的肖特基势垒形成的耗尽区会向上延伸，向着加入的薄化后的硅层7的表面，该层将设置电子器件，未示出，特别是它们延伸到顶部、薄化硅层的底层9中。由颗粒的肖特基势垒形成的半绝缘层5+9可以到达或者也可以不到达上部薄化晶片7的顶表面，这根据所要制造的元件而决定。
为了增强两晶片1、7之间的键合强度，有必要在两晶片的互相之间相当键固之后增加一个退火步骤，该退火可以在适当的温度下和环境空气中进行，退火时段是可选择的。因此，也可以在晶片互相键合在一起之前，在退火步骤过程中形成硅化物团块或异质结，而不是如前所述的形成。
实施例2SOI晶片用含钴(Co)的合适材料溅射硅晶片1的例如单晶晶片的表面，见图2，使用非常薄的钴膜3施敷该表面，其厚度例如小于100。然后，使用退火工艺使施敷层的表面硅化，使得该晶片在适当的环境空气中在适当的时间期间进行足够高温的处理。由此形成的硅化钴以隔离团块的方式聚集，其尺寸取决于施敷的钴层和退火工艺采用的条件。然后形成具有导致形成耗尽区的肖特基势垒的颗粒，耗尽区的延伸程度取决于所用硅材料的掺杂水平。耗尽区延伸到侧面和下面，由此也进入直接位于含团块的层下面的硅晶片的表面层5中。在其一个表面上的具有薄的二氧化硅层13的另一硅晶片11是直接与第一晶片键合的晶片，随后二氧化硅层13被键合到硅化层3上，见所引的Ljunberg等人的文章。因此顶部晶片11的硅部分直接朝上，并且随后该层被薄化以具有适于制造位于其中和其上的元件和集成电路的厚度。
实施例2的一般优点在于由器件层11和衬底1之间的二氧化硅膜13提供的直流绝缘。
在绝缘材料的内部层即二氧化硅层直接放置在半绝缘硅层的上部且放置在薄硅层的下面的如实施例2所述的各种几何结构可以是半绝缘层位于最后组合晶片的薄的侧面上，即薄硅层和绝缘层之间，或者甚至半绝缘层位于例如氧化硅的掩埋绝缘层的两个侧面。
在硅层中嵌入金属颗粒的另一方法包括外延生长。已采用砷化镓说明了该方法，见L.-E.Wernersson，K.Georgsson，A.Litwin，L.Samuelson和W.Seifert的“GaAs Metalorganic Vapour Phase Epitaxial Overgrowthover nm-Sized Tungsten Wires”，Jpn.J.Appl.Phys.34，1995年8月，P.4419。最后的结果与上述键合在硅衬底的晶片相似。
在硅内部形成颗粒或材料团块的另一方法是采用材料的离子注入。该注入方法会产生掩埋在单晶硅晶片中并具有高浓度的注入材料的非晶化硅区。通过在注入之后进行后退火操作，注入的材料可以扩散并形成具有相对于周围硅的异质结或金属性能的团块。
为在具有适当颗粒的三维晶格的硅晶片中形成较厚的半绝缘层，多次重复进行晶片键合或外延的上述步骤，直到达到所需厚度为止，该方法包括在基底硅晶片的顶部制成具有团块的层，施加顶部硅晶片，薄化顶部硅晶片，使其厚度约是例如图1和2的顶层5的厚度的两倍，在薄化的硅层顶部制成具有团块的层，施加新顶部硅晶片，等等，最后的步骤是施加硅晶片或在其底表面具有氧化层的硅晶片，并且最后将顶部硅晶片薄化，使其厚度适于设置元件。
形成厚的半绝缘衬底的另一方法是在制造晶片的原硅锭的晶体生长过程中如上所述嵌入颗粒。
上面已经介绍了本发明的具体实施例，但对于本领域技术人员来说很容易实现各种附加的优点、改进和改变。因此，本发明在其更广泛的方面并不限于这里所示和介绍的具体细节、示意器件和所示实施例。相应地，在不脱离由所附权利要求书及其等效作用限定的一般发明概念的精神或范围的情况下，可以做出各种修改。因此，可以理解到，后附的权利要求书试图覆盖属于本发明精神和范围内的所有这种修改和改变。
权利要求
1.一种硅基衬底材料，其特征在于，硅基半绝缘层和包括具有在其周围的耗尽区的颗粒，这些颗粒分布得使相邻颗粒的耗尽区互相重叠。
2.根据权利要求1的衬底材料，其特征在于，所述颗粒选择得使其周围的耗尽区是由硅和颗粒之间的异质结产生的。
3.根据权利要求1的衬底材料，其特征在于，所述颗粒选择得使其周围的耗尽区是由硅和颗粒之间的肖特基势垒产生的。
4.根据权利要求1-3的其中任一的衬底材料，其特征在于，所述颗粒包括金属原子和/或硅化物分子。
5.根据权利要求1-4的其中任一的衬底材料，其特征在于，所述颗粒包含选自钴、钼、钨、钛、铂和镍的一种或多种金属的硅化物。
6.根据权利要求1-5的其中任一的衬底材料，其特征在于，所述颗粒包含钼和/或钨的原子。
7.根据权利要求1-6的其中任一的衬底材料，其特征在于，所述颗粒包含碳化物、特别是碳化硅、氮化铝、氮化镓、氮化钛。
8.根据权利要求1-7的其中任一的衬底材料，其特征在于，所述半绝缘层位于硅晶片的上面。
9.根据权利要求1-8的其中任一的衬底材料，其特征在于，顶部晶片表面上的氧化硅层，所述氧化硅层的表面与所述半绝缘层键合。
10.一种制造硅基衬底材料的方法，其特征在于，其步骤为提供硅板，在所述硅板的表面层中制造具有肖特基势垒或异质结的颗粒，所述颗粒分布得使相邻颗粒的由肖特基势垒或异质结形成的耗尽区互相重叠，或者制备表面层，由此可以形成这样的颗粒，在表面层顶部施敷以硅为基的层，特别是硅和/或氧化硅，所述顶部施敷层可以是硅层，所述施敷操作进行得使在已有颗粒形成的情况下，所述颗粒的肖特基势垒或异质结基本不改变，并且在已经制备表面层的情况下，形成所述颗粒。
11.根据权利要求10的方法，其特征在于，在已经制备了表面层的情况下，在施敷以硅为基的层的步骤中形成所述颗粒。
12.根据权利要求10-11的其中任一的方法，其特征在于，在施敷以硅为基的层的操作中采用只由硅制成的层，包括附加的步骤为将此顶部硅层薄化，在薄化的硅层表面层中形成具有肖特基势垒或异质结的颗粒，所述颗粒分布得使相邻颗粒的由肖特基势垒或异质结形成的耗尽区互相重叠，或者制备表面层，由此可以形成这样的颗粒，在表面层顶部上施敷只含有硅的另一层，所述施敷操作进行得使在已有颗粒形成的情况下，颗粒的肖特基势垒基本不改变，而且在已经制备表面层的情况下，形成所述颗粒，在表面层中形成所述颗粒或制备表面层以形成这种颗粒的步骤之后，重复这些步骤，直到最后步骤为止，所述最后步骤包括在顶部表面层的顶部施敷以硅为基的层，特别是硅和/或氧化硅，顶部施敷层是硅层，施敷操作进行得使在制造颗粒的情况下，所述颗粒的肖特基势垒或异质结基本不改变，而且在已经制备表面层的情况下，形成所述颗粒。
13.根据权利要求12的方法，其特征在于，在已经制备表面层的情况下，在施敷以硅为基的层的步骤中形成所述颗粒。
14.根据权利要求10-13的其中之一的方法，其特征在于，所述顶部硅层被薄化到适于在顶层上和/或顶层中设置集成电路和电子元件的适当厚度。
15.根据权利要求10-14的其中之一的方法，其特征在于，在表面层中形成所述颗粒时，采用形成硅化物或具有硅的半导体化合物溅射、蒸发、注入或喷射所述硅板的表面，并且随后加热所述表面层，特别加热整个板，从而在所述表面层中形成所述硅化物或所述半导体化合物。
16.根据权利要求15的方法，其特征在于，在所述溅射、蒸发、注入或喷射中，采用金属材料或其化合物，特别是含有选自钴、钼、钨、钛、铂和镍的一种或多种金属的金属材料，更特别是钴或其化合物。
17.根据权利要求10的方法，其特征在于，在所述表面层中形成所述颗粒时，在硅锭的晶体生长过程中所述颗粒被嵌入衬底中。
全文摘要
一种硅基硅衬底材料具有使体衬底材料与顶层(7)绝缘的半绝缘内部层(5),其中集成电路要设置在顶层中。该半绝缘层是这样形成的,即通过形成具有肖特基势垒或pn异质结势垒的亚微米颗粒,并且使颗粒分布得使所形成的围绕相邻颗粒的耗尽区互相重叠。这种颗粒将通过电荷载流子耗尽硅材料。随后可以使用标准硅处理方法处理衬底材料,并允许制造适于高频应用的集成电路。通过在硅晶片(1)中溅射金属如钴,然后借助退火处理使溅射的钴原子硅化,由此制成硅衬底。然后将在其底表面具有二氧化硅层(13)的顶部硅晶片(11)键合到该溅射的层上。最后将顶部晶片(11)薄化以提供适于在元件制造中所需处理步骤的层厚度。
文档编号H01L29/167GK1260906SQ9880611
公开日2000年7月19日 申请日期1998年6月17日 优先权日1997年6月18日
发明者A·利特温, A·瑟德贝格 申请人:艾利森电话股份有限公司