专利名称：半导体存储器的利记博彩app
技术领域：
本发明涉及半导体存储器，或更确切地说，涉及一个可编程的，可擦写的半导体存储器。
下面参照图5A和5B说明常规的可编程，可擦写的闪烁存储器。在图5B中，每一个浮门603经由门绝缘膜602形成于半导体衬底601上。控制门605经由绝缘膜604(ONO膜)形成于浮门603上。绝缘膜604是一个由两层氧化硅膜中夹一层氮化硅膜组成的三层结构体。
一个杂质扩散的漏极606和一个源极607形成于半导体衬底601上浮门603的两侧。层间绝缘膜610形成于半导体衬底601上以覆盖控制门605。接触端609a形成于层间绝缘膜610并位于漏极606之上。
如图5A所示，存储单元阵列在门的纵向(在图5A中侧向)形成以共享漏极606和源极607。在与门纵向垂直的方向(图5中的经向)，由位于漏极606一侧的元件绝缘区域608所隔离的多个存储单元构成存储单元阵列。在每个存储单元中，接触端609a被形成于漏极606之上。相反，源极607侧没有被分隔。在存储单元阵列上，多个存储单元有一个连续形成的共源极607，相邻的存储单元阵列形成一个接触端609b。
杂质扩散区域必须有足够宽度来形成漏极接触端609a，如图5A所示，由于不必为每个存储单元单设一个源极接触端609b，因此存储单元阵列可以共享一个源极接触端609b，采用这种设计，存储单元陈列的共用源极间的间隙可以缩小，从而可减小存储单元的尺寸。
下面说明常规闪烁存储器的工作。电子进入或无电子进入与周围绝缘的浮门603的状态标志存储单元“1”或“0”的状态。
电子通过以下方法被注入浮门603。一个12V的正高电平被加到控制门605，一个6V的正电平被加到漏极606。接着，热电子在绝缘膜602下方形成的漏极沟道附近产生，其中一部分被注入到浮门603(CHE注入法)。
根据另一种方法，一个16V的正高电平被仅仅加到控制门605，通过FN沟道电流来注入电子(FN注入法)。
另一方面，电子通过下列方式被引出浮门603。一个-9V的负电平被加到控制门605，同时一个5V的正电平被加到漏极606，电子通过沟道电流被引出(漏极引出法)。
再根据另一种方法，一个11V的正高电平被仅仅加于源极607来引出电子(源极引出法)。
再根据又一种方法，一个15V的正高电平被仅仅加于半导体衬底601(沟道)来引出浮门603中的电子(沟道引出法)。
为配合高速运转的微机，混合闪烁存储器必须做到高速读取，此点在常规闪烁存储器单独使用中不为重要。然而，上述单元阵列，由于其中存储单元的源极在某一部分以上述方式互相联接，并不适于高速读取。原因在于远离接触端的单元会产生高源阻抗，而且没有电流流通。
在用于一个逻辑电路或类似电路中用来减少源阻抗的氧化金属半导体场效应晶体管(MOSFET)中，半导体衬底的源极和漏极表面形成有一个硅化钛层，其作用在于减少源极和漏极的接触阻抗。如果此硅化钛层形成于上述存储阵列的一个源极形成区域的表面，那么即使是远离共用接触端的一个存储单元的源阻抗也可以减小。
不过，重掺杂砷的硅很难与钛形成硅化物。因此，为了使硅与钛形成硅化物，硅中的砷杂质含量必须是2×1015/cm2或更少。
在闪烁存储器中，为加快写/擦速度，源极和漏极的砷含量必须大于或等于5×1015/cm2。但如果扩散层的砷含量太高，如前所述，则硅化钛层无法形成。
常规闪烁存储器由于为减小单元尺寸而使多个存储单元共享源接触端，所以无法进行高速读取。
本发明目的在于提供一个不需增加单元尺寸，便可进行高速读取的半导体存储器。
为实现上述目的，根据本发明提供的一种半导体存储器包括经由门绝缘膜形成于第一导电类型的半导体衬底上的浮门；经由绝缘膜形成于浮门上的控制门；位于浮门两侧半导体衬底表面的由扩散第二导电类型的杂质形成的源极区和漏极区；第二导电类型的轻度掺杂区域，其一个表面在一个至少在源极区域远离浮门的位置是暴露的；上述轻掺杂区域的杂质含量低于源极区的杂质含量；以及硅化物层，形成于轻度掺杂区域的暴露面上。
图1是根据本发明的第一个实施例的闪烁存储器的平面图；图2是沿图1中A-A线的剖面图；图3A至3E分别表示制造图1所示存储器的方法的步骤；图4A至4G分别表示制造根据本发明的第二个实施例的闪烁存储器的方法的步骤；图5A和5B分别为常规闪烁存储器的平面图和沿图5AB-B线的剖面图。
以下将参照附图描述本发明。
图1显示了根据本发明的第一个实施例的闪烁存储器。图2所示为沿图1 A-A线闪烁存储器的剖面图。参见图2，在第一个实施例的闪烁存储器中，每一个浮门103经由门绝缘膜102形成于半导体衬底101上。一个控制门105经由绝缘膜104(ONO膜)形成于浮门103上。绝缘膜104是一个由两层氧化硅膜中加一层氮化硅膜组成的三层结构体。
绝缘侧壁106形成于浮门103及控制门105的侧面。掺杂扩散了砷(第二导电类型)的一个漏极107和源极108形成于半导体衬底中浮门103的两侧。掺杂低剂量砷的轻度掺杂区域107a和108a分别形成在相邻的绝缘侧壁106之间的漏极107和源极108中，硅化钛层109形成于轻度掺杂区域107a和108a的表面之上。
在具有如图1所示的上述剖面结构的闪烁存储器中，存储单元阵列沿门的纵向形成(在图1中侧向)以共享漏极107和源极108。在与门纵向垂直的方向(图1中的经向)，由位于漏极一侧的元件绝缘区域110所分隔存储单元被形成，以构成存储单元阵列。在每个存储单元中，接触端107b经由硅化物层109被形成于轻度掺杂区域107a之上。
源极一侧没有被分隔。多个存储单元具有一个连续形成的共源极108。一个共同的接触端108b经由硅化物层109被形成于连续的轻度掺杂区域108A之上，供构建存储单元阵列的多个存储单元之用。
漏极107和源极108的掺杂度设定为5×1015/cm2，因此根据第一个实施例，闪烁存储器可达到令人满意的写入速度(电子引出速度)。
轻度掺杂区域107a和108a的掺杂度设定为2×1015/cm2或更少，因此这两个区域的表面可以与钛发生硅化，而引出源电极的共用接触端108b可经由硅化物层109形成。这样，源阻抗即使在远离共接触端108b的存储单元里也能大大减少。
半导体衬底610上形成一个层间绝缘膜(图中未示，相当于图5B中的层间绝缘膜610)以覆盖浮门103，控制门105和侧壁106。每一个漏极接触端107b和共同接触端108b经由形成在层间绝缘膜上的预留位置的接触孔被形成并与预定的布线层相联，这样完成了闪烁存储器。
下面结合图3A至3E说明一种制造如图1和2所示的闪烁存储器的方法。
如图3A所示，先在半导体衬底101的主表面上形成厚度为8-12nm的门绝缘膜102，然后在门绝缘膜102上形成厚度约为150nm的多晶硅导电层103a。与此同时，一个元件绝缘膜(图中未示)也被形成。
如图3B所示，在导电层103a之上，一个由两层氧化硅膜中夹一层氮化硅膜的绝缘膜(ONO膜)104a被形成，其厚度为14-20nm。在绝缘膜104a层之上，形成一个厚导电层105a。导电层105a为两层结构150nm厚的多晶硅层和150nm厚的硅化钨层。
如图3C所示，导电层105a，绝缘膜104和导电层103a通过公知的光刻蚀法同时形成，制成浮门103，绝缘膜104和控制门105。以控制门为掩模，在半导体衬底101掺杂入高剂量(5×1015/cm2)的砷，从而形成漏极107和源极108。
半导体衬底101中形成一个绝缘膜(图中未示)以覆盖控制门105。此绝缘膜可以通过例如CVD法形成(化学汽相淀积)。该绝缘膜通过各向异性的反应性离子腐蚀垂直刻蚀，从而形成位于浮门103，绝缘膜104和控制门105侧面的侧壁106，见图3D。
将所得的结构置于850℃温度下60分钟进行退火。在退火过程中，砷在位于相邻侧壁106之间的漏极107和源极108的暴露区域进行外向扩散。结果形成了图3E中的低砷剂量的轻度掺杂砷区域107a和108a。
如图2示，在轻度掺杂区域107a和108a的表面形成硅化钛层，这样就完成了构成闪烁存储器的一个存储单元的制作。注意在硅化物层109形成后，侧壁106可以被除去。
以下参照图4A至4G，说明制造根据本发明的第二个实施例的闪烁存储器的方法。
采用图4A一4D的步骤，在半导体衬底101上形成一个浮门103，一个绝缘膜104，一个控制门105和侧壁106。这些步骤与图3A一3D所示的步骤完全相同，故此略去介绍。
在图4E中，在控制门105上形成一个抗蚀刻图形501，用来覆盖每边侧壁106的一部分。利用抗蚀剂图形501和侧壁106作为掩模，对半导体衬底101进行选择性刻蚀形成凹槽502。每一个凹槽502的理想深度为0.3μ大于形成漏极107和源极108的砷扩散深度。这时，原本由相邻存储单元阵列共有的漏极107和源极108暂时被分开为单个存储单元阵列使用。
如图4F所示，去除抗蚀剂图形501，以控制门105和侧壁106作掩模，将砷离子注入。注入之后，在凹槽502的底部形成轻掺杂区域107c和108c，从而使被分隔的漏极107和源极108分别在两端获得连通。离子注入是在半导体衬底101被旋转的情况下沿与其主表面倾斜成30°的方向进行的，注入量为2×1015/cm2。因此，轻掺杂区域107c和108c的表面不会影响硅化钛的形成。
如图4G所示，在轻掺杂区域107c和108c的外露表面，形成了硅化钛层109a。与第一个实施例相似，一个层间绝缘膜被形成于半导体衬底101上用来覆盖浮门103，控制门105和侧壁106。
每一个漏极接触端和一个共用源极接触端经由层间绝缘膜上的预定位置的接触孔形成并与预定的布线层相联，从而完成闪烁存储器的结构。
同样，对于这种结构的闪烁存储器，源阻抗即使在远离共用源极触端的单元里也能大大减小。
在上述第二实施例中，凹槽502的槽深比形成漏极107和源极108的砷扩散深度要深。本发明不拘泥于此。比如，凹槽502的槽深可以比形成漏极107和源极108的砷扩散深度浅。
在这种情况下，形成于半导体衬底101、 位于凹槽502底部的漏极107和源极108可以用作轻掺杂区域，这样就不会阻碍硅化钛的形成。漏极107和源极108不应被分隔。用这种方法来形成凹槽502，硅化物层109a可以不通过离子注入砷来形成。
在第一和第二个实施例中，钛化层109a形成于漏极107。同样，硅化钛层109a也可以仅仅形成于源极108之上。注意当硅化钛层109a在漏极107形成时，接触端阻抗可以被减小。
综上所述，根据本发明，当共用源极和漏极的多个存储单元被形成后，并且为一个存储单元形成共用源极接触端时，阻抗可在从源极接触端到存储单元的区域内减小。因此，在不增加单元尺寸的情况下可以进行高速读取。
权利要求
1.一种半导体存储器装置，其特征在于包括经由门绝缘膜(102)，在第一导电类型的半导体衬底(101)上形成的浮门(103)；经由绝缘膜(104)形成于所述的浮门上的控制门(105)；在所述的半导体衬底表面的所述浮门两侧，通过扩散具有第二导电类型的杂质而形成的源极和漏极区域(107，108)；形成于至少源极区域内、具第二导电类型的轻掺杂区域(107a，107c)，该掺杂区域表面暴露于远离上述浮门的位置，其掺杂量低于源极区域的掺杂量；和形成于轻掺杂区域暴露表面的硅化物层(109)。
2.根据权利要求1所述的装置，其中轻掺杂区域在远离源极和漏极区域中所述的浮门的位置形成。
3.根据权利要求1所述的装置，其中所述的装置还包括至少在源极区域一侧在所述的浮门和所述的控制门的侧面，由绝缘膜构成的侧壁(106)，以及轻掺杂区域在距离上述浮门一个侧壁壁厚的位置形成。
4.根据权利要求1所述的装置，其中所述的装置还包括在源极区域内，在远离所述浮门的位置，形成的深度大于源极区域的凹槽(502)，以及在槽底部形成轻掺杂区域以连接源极区域。
5.根据权利要求4所述的装置，其中形成于所述半导体衬底上的凹槽深度要大于具有最大杂质分布的深度。
6.根据权利要求1所述的装置，其中所述浮门，所述控制门，所述漏极，所述源极，所述轻掺杂区域和硅化物层构成一个存储单元。
7.根据权利要求6所述的装置，还包括多个共用所述源极的存储单元组成的存储单元阵列；共用源极区域，其中构建存储单元阵列的所述存储单元的源极区域是连续形成的；在共用源极区域形成于所述硅化物层上的源极接触端(108b)，所述的源极接触端通过所述硅化物层和轻掺杂区域与共用源极区域电连接；以及多个在所述存储单元的漏极区域内分别形成的漏极接触端(107b)。
全文摘要
一种半导体存储器包括:浮门,控制门,源极区和漏极区,第二导电类型轻掺杂区和硅化物层。浮门经由门绝缘膜形成于第一导电类型的半导体衬底上,控制门经由绝缘膜形成于浮门上。源极区和漏极区通过在半导体表面浮门的两侧扩散第二导电类型的杂质形成。轻度掺杂的区域的表面在至少在源极区域远离浮门的位置是暴露的。上述轻掺杂区域的杂质含量低于源极区的杂质含量。硅化物层形成于轻度掺杂区域的暴露面上。
文档编号H01L27/115GK1200573SQ9810202
公开日1998年12月2日 申请日期1998年5月28日 优先权日1997年5月28日
发明者中川健一郎 申请人:日本电气株式会社