专利名称：只读存储器阵列及其制造方法
技术领域：
本发明涉及一种只读存储器(ROM)阵列以及制造该阵列之方法，可以使用在单一半导体圆片上与微处理器形成微控制器，或作为独立的存储器装置，亦能当作任何需要只读存储器之电子圆片的一部分。
当使用只读存储器的电子装置和器具变成越来越复杂，以及为了使其有“使用者亲和性”，它们需要更大量的存储空间，以储存执行程序所必需的软件，因此，不是会增加某些特殊圆片上之只读存储器数目，使得圆片的成本提高，尺寸加大而造成利润降低，就是在装置本身需提供附加的存储器圆片。
因此，我们需要一种存储器阵列，其结构可使由各个金属氧化物(MOS)晶体管所组成之存储器单元在阵列上的排列尽可能地紧密，以便在半导体圆片的有限区域内增加数据储存容量。
目前已提出许多尝试增加只读存储器单元密度的解决方案。在1985年5月30日出版之第EP 0109853号欧洲专利申请中，描述了在有许多连续扩散线(位线)而这些扩散线交互被当作若干金属氧化物晶体管源极和漏极区域之半导体衬底上所形成的金属氧化物晶体管阵列。在扩散线上方形成与扩散线绝缘且垂直交叉之多个传导字线；每个传导字线被用做金属氧化物晶体管的栅极。因而在存储器阵列中之每一个晶体管均形成于具有二个连续扩散线和单一字线之区域中而与为每一扩散线所形成之位线有单一接点。
为了要减少扩散线和传导(多晶硅)线之间的电容，在扩散线上产生一氧化场薄层以隔离扩散线和多晶硅线。此外，在相邻扩散线和相邻多晶硅线之间，一般需要一厚的氧化场层以隔离一存储器单元与其相邻的单元，使他们之间的电耦合减到最少。
经由程序设计，使存储器阵列中的某些晶体管之阈值电压增加，所以当电压加在晶体管的栅极时，有较低阈值电压的晶体管将会接通，使其漏极与源极区域之间导电，显示出逻辑“1”，但有较高阈值电压的晶体管将不导电而显示出逻辑“0”。藉由在形成某一选定晶体管源极与漏极区域之扩散线之间的硅区域植入，及在形成已被植入之选定晶体管栅极区域之多晶硅线下方植入例如硼离子的杂质，而产生所需的阈值电压。
在1995年9月12日出版之第5,449,633号美国专利中，揭露一种可以在P型硅的硅衬底上交互产生金属虚拟接地(AMG)之只读存储器阵列。此阵列包括许多行与许多列所组成的只读存储器数据储存单元。金属虚拟接地只读存储器阵列包括许多形成在硅衬底内平行且隔开之埋入N+型位线。交互且埋入的N+型位线，在阵列的某一片段中之两个接触区域由金属导线连接，而界定在只读存储器单元矩阵中接触的漏极位线。在相邻接触漏极位线间之每一埋入N+型位线并不接触，而每一不接触的位线被分成足够长度的片段，而为预定数目的只读存储器数据储存单元，例如32或64单元，形成分段源极位线，藉此界定在只读存储器片段中数据储存单元的一个行。也就是说，第一行只读记忆体资料储存格连接于分段源极位线与相邻最近漏极位线间。而第二行只读存储器数据储存单元连接于分段源极位线与相邻次近的接触漏极位线间。每个只读存储器片段均由32或64单元所组成，每个片段与其相邻片段之间被氧化场区域所隔离，而由一条片段选择线来选择某一特别只读存储器片段将被读取。在多晶硅传导线形成于N+型位线上方之前，只读存储器数据储存单元用以上所述之方式植入硼离子。
因此，在上述两种情形中，为了制造只读存储器段，需要大量氧化场来隔离。而此种氧化场隔离区则为不愿有者，因为生成氧化场层时会使氧化场侵蚀到作用区而使作用区变小。为了避免这种情况，作用区之间必须间距最小，从而限制其密度。
上述第一个阵列中，因每一位线须连接一导电金属接触线，因此在圆片上一定要有相当高密度的金属线。而增高单元之密度将会增加金属线的密度，如此在制造上很困难，因为所需的遮蔽和蚀刻步骤将需要产生非常细致的线。
再者，在上述第二个阵列中，单元之程序设计步骤早在制造时即开始，因此，针对所需之每个不同程序设计，在知道程序后仍然需要大量的制造过程，因而在知道程序后生产成品所需之时间仍相当长。
因此，为了生产较高密度的只读存储器阵列，最好减少读取数据单元所需金属接触线之数目及所需氧化场的数量。
本发明旨在提供一种只读存储器阵列以克服或减少上述先前技术中之问题。
首先，本发明提供一种形成在硅衬底上之只读存储器阵列，制作在衬底上由一个或数个绝缘区所包围的单一作用区内，该阵列由一个或数个只读存储器库所组成，每一只读存储器库包含多条在硅衬底上相互平行的第一导电型位线，以及许多排列在位线上面且与其垂直之相互平行导电层字线，其中，二相邻位线的邻近部分形成一个数据单元晶体管的源极与漏极部分，而在伸于两相邻位线之间的字线形成数据单元晶体管的栅极；该只读存储器阵列更包含与第一导电型相反的第二导电型绝缘区域，藉植入杂质而形成在相邻数据单元晶体管之间；藉由植入技术，可将选定的数据单元晶体管以程序规划为通道区域，该通道区域位于在被选定的数据单元晶体管字线下方的相邻位线之间。
第一导电型最好是属于N+型，而第二导电型最好是属于P+型。
在一实例中，这些为数众多的位线包括第一组及第二组位线，第一组与第二组位线交互置放，而该阵列更包含至少一列接点，第一组的每一位线直接或间接分别耦合到一接点，而第二组的位线可选择性地耦合到相邻两个接点，这两个接点也是第一组相邻位线所耦合者，第一及第二选择线延伸在该列位线之上，而平行于字线，以便把将被读入经由一位线从一接点所选定位于两相邻接点间一条路径内之晶体管单元及一相邻位线选择性地耦合至该相邻接点。
本发明之第二方面是提供包含许多对位线及许多接点的只读存储器阵列，各对之第一位线分别耦合至个别接点，而各对之第二位线藉由一条第一选择线选择性地耦合到前述相同的个别接点；一字线大体上垂直于该许多对位线上面，在一对位线之间及二相邻位线对之间形成晶体管单元；第二选择线选择性地耦合相邻对的相邻位线，其中，在一特定对之第一及第二位线间之晶体管单元可被第一选择线读取，该第一选择线被控制使得该特定对之第二位线并不耦合至个别接点而第二选择线则被控制使得该特定对之第二位线耦合至相邻对之第一位线，以及其中，在第一对的第二位线及一相邻对的第一位线间之晶体管单元，可被第一选择线读取，第一选择线被控制能使第一对的第二位线分别耦合到相关接点，而第二选择线被控制使得第一对的第二位线并不经由第二选择线耦合到相邻对的第一位线。
本发明之第三方面是提供一种只读存储器阵列至少有一列位线，该列位线包含第一组与第二组位线，第一组及第二组位线交互置放，并至少有一列接点，第一组的各位线直接或间接地分别耦合到一接点，而第二组的各位线可选择性地耦合到二相邻接点，此等接点即第一组相邻位线所耦合者；一字线垂直于该列位线之上，并且在二相邻位线之间形成晶体管单元；第一选择线与第二选择线亦延伸在该列位线之上，且平行于字线，以便把将被读入经由一位线从一接点所选定位于两相邻接点间一条路径内之晶体管单元及一相邻位线耦合至该相邻接点。
根据一项实例，第一组位线直接连接到各接点，而第二组位线藉着延伸于第二组位线与该列接点上方之第一选择线所形成之选定晶体管，选择性地耦合到接点，第二组的每一位线经由选定的晶体管，亦被选择性地耦合到一相邻接点，该选定的晶体管，藉由第二选择线延伸部分，由延伸在第二组位线与一相邻第一组位线上方之第二选择线形成于该二线之间。
根据另一实例，第一组的位线，藉着延伸于第一组位线及第一列接点上方之第一选择线所形成之选择晶体管，选择性地耦合到第一列接点，而第二组位线藉着延伸于第二组位线及该列接点上方之第一选择线所形成之选择晶体管，选择性地耦合到第一列接点，此阵列更包含第二列接点，第一与第二列之对应接点系电连接而其中第一组位线藉着延伸于第一组位线及第二列接点上方之第二选择线所形成之选择晶体管选择性地耦合到其相对应之第二列接点，而第二组位线藉着延伸于第二组位线及第二列接点上方之第二选择线所形成之选择晶体管选择性地耦合至与对应接点相邻之第二列接点。
本发明的第四方面是提供一种在硅衬底上制造只读存储器阵列之方法，该方法包含下列步骤提供一个硅衬底，并且在其中产生至少一个作用区，该作用区与衬底上之其他作用区相隔离；在衬底内的作用区上形成一光刻胶掩模以界定位线之范围并经由屏蔽植入相当高浓度的杂质而于衬底内形成许多相互平行的第一导电型位线；在位线上方形成垂直于该等位线的多个平行字线，其方法为生成一层氧化物，并在这层氧化物上淀积一层多晶硅，再将这层多晶硅掺杂到所需的导电性，然后蚀刻这层多晶硅使成为字线在位线和字线之间形成隔离区，其方法为植入较低能量的杂质，使其无法通过形成字线之多晶硅所及较低之浓度使其不会影响形成位线之较高浓度杂质；将只读存储器阵列中选定的晶体管程序化，其方法为形成一光刻胶掩模而界定该晶体管的字线区域，通过该界定区内的多元晶硅植入杂质而使选定晶体管产生与未被选定晶体管通道区传导性不同之预定传体性之通道区；及在阵列上形成接点及一钝化区。
在一较佳实例中，形成字线的步骤为，首先在氧化物上淀积第一层多晶硅，然后在含有只读存储器阵列之作用区以外的硅衬底上制造其他所需的电子电路，再于掺杂所需的传导性之前，淀积第二层多晶硅于第一层多晶硅之上。
在选定晶体管程序化步骤之前，最好进行在衬底上制造其他所需模块之步骤。
在一实例中，对选择晶体管程序化的步骤包括掺杂不需要的晶体管，以形成阵列中的隔离区。
藉由举例及下列附图将对本发明一实例加以说明
图1所示为根据本发明存储器阵列一较佳实例之配置图；图2-10为沿一字线及一位线之截面图，显示本发明较佳实例存储器阵列之制作步骤；以及图11为类似图1之本发明另一实例存储器阵列之配置图。
图1所示为本发明一个实例存储器阵列5，包括二个只读存储单元库6与7。每一个只读存储单元库被一列9-1到9-4的接点所分开，每一接点均与各自的金属导线(未显示)有电接触。因此，应知阵列中可有任何数目的这种只读存储单元库。阵列5是被局限在单一硅圆片的作用区内，与其他的作用区之间以氧化场区域来隔离。
参考图1阵列的第一个只读存储单元库6，它是由许多对相互平行且连续的N+型扩散线1-1和1-2，2-1和2-2，3-1和3-2，4-1和4-2所组成。这些成行的N+型扩散线形成只读存储器阵列的位线。当然，可以增加同样平行于所示位线之更多位线。垂直于这些位线是由多晶硅所形成的上、下组字线列15-1和15-2，16-1和16-2。上、下组字线列被左选择致能线11所分开。上、下组字线列的数目可为八或十六列，依外部的逻辑设计(未显示)而定。除左致能选择线外，亦有右致能选择线12-1和12-2，与左致能选择线11共同形成一交换机制以选择晶体管31，32-1和32-2在位线的左侧或右侧选择一只读存储单元。左、右致能选择线都是由多晶硅所制成。
下存储单元库7中，示出左选择线21、右选择线22-1和22-2及上、下组字线列25-1和25-2，26-1和26-2。在此下存储单元库7中，左侧位线1-1，2-1，3-1和4-1，每一对均被连接在中间，而下面的接点列9-1，9-2，9-3和9-4右侧的位线1-3，2-3，3-3和4-3均与之平行，但并不直接连接到各接点。
因整个阵列是建构在单一的作用区中，因此没有用来隔离的氧化场。为了在位线之间形成必要的隔离，仅需将与N+型位线相反型的杂质，例如硼，植入阵列中。此点可藉当完成字多晶硅字线和左、右致能选择线的制造后提供一能开启整个作用区的阻光层来完成。然后以相当低的能量(30-40千电子伏特)与相当低剂量(4×1012cm-2到6×1012cm-2)的硼植入阵列中。以此能量，只有那些没有多晶硅的衬底区域能接受杂质，因为此一能量不足以使硼离子贯穿多晶硅。此外，N+型的位线通常植入剂量为1×1015cm-2到5×1015cm-2的砷，而有效的硼杂质是植入在N+型位线之间及多晶硅线之间而形成隔离区，例如区域43。因此在字线和位线制造完成之后，藉由在字线和位线之间植入杂质而产生隔离区，字线及位线可较在须有氧化场隔离之先前技术中有更大之密度。
一只读存储单元晶体管40连同延伸在介质(未显示)上方并垂直于位线之多晶硅字线15-1，被置于N+型位线1-1和1-2之间。只读存储器码之程序系藉对被程序化的晶体管单元41之光刻胶层开窗而编入晶体管单元41。一个与N+型位线相反型的杂质，例如硼，经由多晶硅字线15-1，以高能量(160-190千电子伏特)与高剂量(1×1014cm-2到2×1014cm-2)植入晶体管单元42。程序设计的步骤涉及掺入杂质于晶体管单元之栅极以增加其阈值电压，由左致能选择线与右致能选择线形成的无必要之晶体管单元亦在只读存储器码程序设计步骤之同时加以“程序化”而有掺杂区域10，以避免在操作过程中任何不必要的漏电。
在读取晶体管单元前，位线被预先充电。读取单元40时，字线15-1在高值而其他字线保持在低值。参考位线1-2，单元40在这个位线的左侧。因此，左致能选择线11被接通，而右致能选择线12-1和12-2保持断路。连接接点9-1的金属导线，被耦合到感测放大器(未显示)，连接接点9-2的金属导线接地而其他金属导线为浮空。如果单元未被程序化，则电流将会从接点9-1经过位线1-1、单元40、位线1-2，通过所选择晶体管31，经位线2-1流回接点9-2。如果单元已被程序化，则没有电流会被感测放大器侦测到。
同样地，在读取单元41时，字线15-1为高值而其他字线被保持在低值，然后右选择线12-1和12-2被接通。连接接点9-1的金属导线，被切换到感测放大器电路。连接接点9-2的金属导线接地而其他金属导线浮空。如果单元未被程序化，则电流将会从接点9-1，通过选择晶体管32-1、位线1-2、单元41及位线2-1而流回接点9-2。如果单元已被程序化，则没有电流会被感测放大器侦测到。
显然，依上述设计，每二条位线只需要一条金属线，所以只读存储器阵列可以做到比过去每一条位线需要一条金属线的技术更密集。
现在对本发明小型只读存储器制造方法的一个实例加以说明。图2到10表示各加工步骤的概略图，亦详述如下
先看图2，加工开始自P型硅衬底160。于该硅衬底上生长一层厚度300-400的氧化垫130，随后生长另一层厚度1500-1600的氮化硅135。众所周知的照相平版印刷术及蚀刻技术，被用来界定有光刻胶200之作用区，再移除氧化场生长区域的氮化硅。因只读存储器阵列中并没有氧化场，作用区乃是唯一由氧化场包围的区域。当氧化场170长成之后，氮化硅135与氧化垫130皆被移除。
如图3所示，适当地蚀刻光刻胶200，形成了N+型位线光刻胶掩模，以定出101-1到104-3的位线。加入剂量为1×1015cm-2到5×1015cm-2的杂质，如砷，藉着牺牲性氧化物131被植入衬底内而形成位线。可以了解的是，我们在单一作用区中可增加任何数目的位线到阵列内。图4所示是一个沿着位线101-1的截面图，作用区为了整个只读存储器阵列与位线，例如101-1而敞开，从第一个单元库一直到最后一个单元库。当位线形成之后，就把光刻胶200剥除也移除牺牲性氧化物131。
因作用区的面积很大，因此在氧化栅长成前，就要将晶圆清洁干净，以避免瑕疵。此外，在氧化栅生长的同时即应淀积多晶硅以保护氧化栅。如图5所示，厚度100-250的氧化栅150生长在位线101-1到104-3之上。然后淀积一厚度为500-800的多晶硅薄层126-11。当使用在其中埋入只读存储器与静态可读写存储器的微控制器内时，附加模块，如埋入的接点图案与蚀刻程序在这个时刻执行。在完成附加模块后，即淀积厚度为3200-3500的第二个多晶硅层126-12，如图6所示。然后以熟知之方式对多晶硅加入杂质而达所需的阻力系数，例如藉由POC13，或植入如砷的杂质。进行照相平版印刷及蚀刻以界定垂直于N+型位线的字线、左致能选择线和右致能选择线。然后剥除光刻胶。
因没有氧化场来隔离N+型位线，须形成一隔离屏蔽打开作用区中整个只读存储器阵列上之光刻胶。植入30-40千电子伏特能量与4×1012cm-2到6×1012cm-2剂量之硼杂质。以这种能量的硼不会贯穿在阵列中有3700-3500厚度的多晶硅字线。所以只有在介于多晶硅字线之间的衬底能接受该杂质，如图7所示。因N+型位线有1×1015cm-2到5×1015cm-2的剂量，所以有效的硼能停留在N+型位线之间的衬底区域内。然后剥除光刻胶。
随后形成更多屏蔽以界定N+型和P+型源极和漏极区域。然而，因为整个只读存储器阵列中并没有传统式晶体管，这些层仅用做周边电路中之传统晶体管。
参看图8，形成一可规划阵列程序码的只读存储器图案屏蔽。举例来说，程序之规划可藉由对将被程序化单元之光刻胶开启一窗而进行。以160-190千电子伏特能量与1×1014cm-2到2×1014cm-2剂量之硼杂质，经由多晶硅，植入晶体管单元141，143，145和147。如此可提升已被程序化的晶体管单元之阈值电压达到一个高阶状态，例如5-6V。藉由在其中形成杂质区10，而使用程序编码屏蔽同时将未被使用的晶体管(如图1所示)关闭。未被程序化的晶体管保持在例如0.7-0.8V的低阶状态。然后剥除光刻胶。
随后，藉形成一玻璃层180并用熟知技术在玻璃层中开出电接点而进行平面化。然后形成一传导性金属层190并制成图案，如图9所示。这些金属线平行于N+型位线。如图10所示，介于这些金属线和N+型位线之间的电接点，形成在包含字线125-1到125-2与126-1到126-2，左致能选择线121与右致能选择线122-1和122-2之每个库之末端。最后，以熟知方式形成钝化层(未显示)。
现在看图11，图11显示本发明另一实例存储器阵列的配线概略图，与图1中相似之元件均有相同的参考代号。可看出，在本实例中顶部一列接点中仅示出三个接点9-1，9-2，和9-3，而位线1-1，2-1和3-1并不直接连接到各自的接点。此外，第二列接点中之接点9-1，9-2，9-3和9-4(在图的中央)与顶部及底部列中之接点相差一条位线。当然，如图1中实例，每一列的接点9-1是电连接在一起，接点9-2等亦是如此。每一个接点9-1，9-2，9-3等分别连接至金属线8-1，8-2，8-3等。
因此，交互放置的位线1-2，2-2和2-3被排列邻近顶部列中之接点9-1，9-2，9-3，但却邻近中央列中之接点9-2，9-3和9-4。右选择线12延伸在位线与顶部一列接点之上，左选择线11延伸在位线与中央一列接点之上，而在二者之间形成选择晶体管。
例如要读取单元40，使字线15成为高阶状态。参看位线1-2，晶体管单元40就在位线1-2的左侧，因此，左致能选择线11被接通，而右致能选择线断电。连接接点9-1的金属导线被耦合至一感测放大器(未显示)，连接接点9-2的金属导线接地而其他金属导线浮空。如果单元未被程序化，则电流将会从中央列接点9-1，流经由左选择线11与中央列接点9-1形成之选择晶体管，经过位线1-1、单元40、位线1-2，再经过由左选择线11与中央列接点9-2形成之选择晶体管，而流回接点9-2。如果单元已被程序化，则没有电流会被感测放大器侦测到。
同样地，为了要读取单元41，使字线15成为高阶状态。而右致能选择线12接通。连接接点9-1的金属导线，被切换到感测放大电路，连接接点9-2的金属导线接地而其他金属导线浮空，如果单元未被程序化，则电流会从接点9-1流经由右选择线12与顶部列接点9-1形成之选择晶体管，经过位线1-2、单元41、位线2-1，经过由右选择线12与顶部列接点9-2形成之选择晶体管，而流回接点9-2。如果单元已被程序化，则没有电流会被感测放大器侦测到。
因此，使用适当的逻辑电路控制适当的选择线，可使为每一所需接点及金属线读取之只读存储器阵列中的二个晶体管单元致能。
显然，在位线和字线制造完成之后，始进行程序编写步骤。因此在只读存储器码程序被编入阵列之后完成只读存储器阵列所需之制造时间较之多晶硅字线被制造之前，晶体管单元必须先被程序化所用之时间为短。尤其在制造完成后发现只读存储器码有错误以及新的只读存储器码必须编入与测试时，此一制造时间的缩减显得特别重要。在过去，将每个只读存储器码的新版本编入阵列中时，为了要制造字线和最后阶段的制造程序仍需要相当多的步骤。在本发明上述实例中，直到位线和字线制妥阶段所制造之只读存储器阵列的圆片可被储存以等待可编入阵列之只读存储器码，所余者仅有最后的制造过程需要完成而已。
应知，本发明虽然仅详述两个实例，只要未脱离本发明的范畴，一位熟于此项技术者可做出各种变化与改进。
权利要求
1.一种形成在具有一个或多个为一个或多个第一隔离区包围的作用区硅衬底上的只读存储器阵列，该阵列形成于单一作用区内而由一个或数个只读存储器库所组成，每一个只读存储器库包含多条在硅衬底上由相互平行的第一导电型区域形成的位线以及许多平行排列在位线上面且与位线垂直的导电层所形成的多条字线，其中相邻位线的相邻部分形成一个数据单元晶体管的源极与漏极，而延伸在位线相邻部分间字线之一部分形成数据单元晶体管的栅极，该只读存储器阵列更包含与第一导电型相反型的第二导电型隔离区，此区系由植入杂质而形成在相邻的数据单元晶体管间，其中选定的数据单元晶体管藉对选定的数据单元晶体管字线下方相邻位线间之通道区植入杂质而程序化。
2.根据权利要求1的只读存储器阵列，其中的第一导电型是属于N+型，而第二导电型是属于P+型。
3.根据权利要求2的只读存储器阵列，其中的第二导电型是藉由植入硼离子而形成。
4.根据以上任何一项权利要求的只读存储器阵列，其中包围一个或数个作用区的第一隔离区是由氧化场形成。
5.根据以上任何一项权利要求的只读存储器阵列，其中的字线由多晶硅形成。
6.根据以上任何一项权利要求的只读存储器阵列，其中形成字线的多晶硅淀积于生成在字线上方的硅衬底上的氧化栅层上。
7.根据以上任何一项权利要求的只读存储器阵列，其中的第二型隔离区是藉由植入硼离子而形成。
8.根据以上任何一项权利要求的只读存储器阵列，其中选定的数据单元晶体管藉由植入硼离子而被程序化。
9.根据以上任何一项权利要求的只读存储器阵列，其中至少有些在阵列中形成的不必要的晶体管被植入硼离子而形成隔离区。
10.根据以上任何一项权利要求的只读存储器阵列，其中的多条位线包括第一组及第二组位线，第一组与第二组位线交互置放，该阵列更包含至少一列接点，每一个第一组的位线直接或间接分别耦合一接点，而第二组的每一位线选择性地耦合到第一组相邻位线所耦合之接点中相邻的两个接点，第一选择线及第二选择线延伸在该列位线之上而平行于字线，以便将被读入经由一位线从一接点所选定位于两相邻接点间一条路径内之晶体管单元及一相邻位线选择性地耦合至该相邻接点。
11.一种只读存储器阵列，包含许多对位线及许多接点，各对中之第一位线分别耦合至一接点，而各对中之第二位线藉由一条第一选择线选择性地耦合到相同的各接点，垂直于各对位线上面之字线在一对位线之间及相邻对的邻近位线之间均形成晶体管单元，第二选择线选择性地耦合到相邻对的相邻位线，其中在一特定对之第一与第二位线间形成之晶体管单元可被第一选择线读取，第一选择线被控制使得该特定对之第二位线并不耦合至各接点而第二选择线则被控制使得该特定对之第二位线耦合至相邻对之第一位线，以及其中，形成在第一对的第二位线及一相邻对的第一位线间之晶体管单元可被第一选择线读取，第一选择线被控制能使第一对的第二位线耦合到相关接点，而第二选择线被控制使得第一对的第二位线并不经由第二选择线耦合到相邻的第一位线。
12.一种只读存储器阵列，包含至少一个含有第一组与第二组位线之位线列，第一组及第二组位线交互置放，并包含至少一列接点，每条第一组位线直接或间接分别耦合至一接点，而每条第二组位线选择性地耦合至第一组相邻位线耦合之二个相邻接点垂直于该列位线之上并且在相邻位线间形成晶体管单元之一条字线及延伸在该列位线之上且平行于字线之第一与第二选择线，以便把将被读入经由一位线从一接点所选定位于两相邻接点间一条路径内之晶体管单元及一相邻位线选择性地耦合至该相邻接点。
13.根据权利要求12的只读存储器阵列，其中的第一组位线直接连接到接点，而第二组的位线经由延伸于第二组位线及该列接点上方之第一组位线形成之选择晶体管选择性地耦合至接点，每一个第二组的位线经由在在第二组位线与相邻第一组位线间被伸于其上之第二选择线所形成之一选择晶体管选择性地耦合至一相邻接点。
14.根据权利要求12的只读存储器阵列，其中的第一组位线经由延伸于第一组位线与第一列接点上方之第一选择线形成之选择晶体管，选择性地耦合到第一列接点，而第二组位线经由延伸于第二组位线与该列接点上方之第一选择线形成之选择晶体管选择性地耦合到第一列接点，此阵列更包含了第二列接点而第一与第二列之对应接点电连接于一起，其中第一组的位线经由延伸于第一组位线与第二列接点上方的第二选择线形成之选择晶体管，选择性地耦合到其相对应的第二列接点，而第二组位线经由延伸于第二组位线与第二列接点上的第二选择线形成之选择晶体管，选择性地耦合到其对应接点邻近的第二列接点。
15.一种在硅衬底上制造只读存储器阵列之方法，该方法的步骤包含提供一个硅衬底，并且在其中产生至少一个与衬底上其他作用区隔离之作用区在衬底上界定多条位线之作用区内形成一光刻胶掩模而制成平行之第一导电型位线并经由屏蔽对衬底植入高浓度之杂质；在位线上方形成垂直于该位线的多个相互平行的字线，其方法为生长一层氧化物，并在这层氧化物上淀积一层多晶硅，再将这层多晶硅掺杂到所需导电性，然后蚀刻这层多晶硅使成为字线；在位线和字线之间形成隔离区，其方法为植入较低能量的杂质，使其无法通过形成字线之多晶硅且其浓度较低，不会影响形成位线之较高浓度杂质；对只读存储器阵列中选定的晶体管程序化，其方法为形成一光刻胶掩模而定出该选定晶体管的字线区域，通过界定区域的多晶硅植入杂质，使该选定晶体管产生通道区域，其预定导电性不同于未被选定晶体管通道区域之导电性；及在阵列中形成接点和钝化层。
16.根据权利要求15的只读存储器阵列制造方法，其中形成字线的步骤包括先在氧化物上淀积第一层多晶硅，然后在包含只读存储器阵列之作用区以外的区域，制造其他电子电路，然后在掺杂到所需导电性之前，淀积第二层多晶硅于第一层多晶硅之上。
17.根据权利要求15或16的只读存储器阵列制造方法，更包括在对选定晶体管程序化之前，若有需要时，先进行在衬底上制造其他模块的步骤。
18.根据权利要求15，16，或17的任何一项的只读存储器阵列制造方法，其中程序化选定晶体管的步骤包含掺杂阵列中无必要的晶体管，以形成阵列中的隔离区。
全文摘要
一种小型只读存储器阵列,包括一个或多个只读存储器库,每个包含许多成对的N+型位线、许多在顶端和位线垂直的传导性字线及平行于字线的左选择线与右选择线。晶体管单元系由相互毗连的位线之邻接部分及伸于其间的字线部分所形成。当位线与字线制造完成后,在晶体管单元之间,经由植入低能量及低浓度的硼杂质于基体而形成绝缘区。接着,这些晶体管单元再藉由植入较高能量和较高浓度的硼杂质而被程序化为通道区。
文档编号H01L27/112GK1188989SQ9711411
公开日1998年7月29日 申请日期1997年11月28日 优先权日1997年11月28日
发明者李梓聪 申请人:摩托罗拉公司