专利名称：半导体器件及其制造方法
技术领域：
本发明涉及一种SOI(Silicon On Insulator)衬底上的互补金属氧化物半导体(CMOS)晶体管这样的具有两个相邻阱的半导体器件，特别是，涉及具有为了消除闩锁(Latch-up)问题而完全绝缘的多个阱的半导体器件及其方法。
在现有技术中，为了制造高速存储器器件而使用SOI衬底。上述SOI衬底，由于在硅衬底的一定深度上整体形成的埋入氧化膜和在上述埋入氧化膜上所形成的单晶硅层为SOI结构，当作为存储器元件时，由埋入氧化膜层使寄生电容(Parasitic Capacitance)减小，而首先从存储器元件开始而使全部的半导体元件的工作速度加快。
但是，由于形成在上述SOI衬底上的晶体管作为在硅衬底的预定区域中形成埋入氧化膜的结构而不具有作为一般的金属氧化物晶体管的电极端子的体块端子(接地端子)，因此，引发寄生双极效应而降低上述晶体管的击穿电压，则引起由热电子(Hot electron)所产生的元件特性恶化(Degradation)，降低了可靠性。
图1表示出了用于解决上述问题的现有技术。如图所示，在硅衬底(10)的预定区域中依次形成埋入氧化膜(11)和单晶硅膜(12)，为了形成阱而在单晶硅膜(12)中掺杂。接着通过热氧化工序而形成用于元件隔离的场氧化膜(13)，然后，为了防止流过场氧化膜下的上述单晶硅膜(12)的泄漏电流，而在上述单晶硅膜(12)中形成掺杂区(14)。接着，在上述有源区域上形成栅极氧化膜(15)和栅极电极用多晶硅膜(16)，并刻图成为预定大小而形成栅极电极，然后，离子注入低浓度杂质而形成源、漏区域(未图示)，在衬底的全体结构上蒸发附着氧化膜，然后进行全面蚀刻，而在栅极电极的侧壁上形成侧壁氧化膜(17)。
此时，当一般在掺杂了的单晶硅层中形成由热氧化工序所产生的场氧化膜时，通过在上述场氧化膜和埋入氧化膜之间形成100A至1000A的厚度的掺杂硅膜以使埋入氧化膜和上述场氧化膜不会接触，由此通过上述硅膜使阱电极的电压作用于栅极下部区域中，而抑制栅极下部区域的电压的上升，由此，而改善SOI晶体管的可靠性。
但是，上述这样的方法存在下列缺点由于用于分离元件的上述场氧化膜不能完全分离阱，则在N阱和P阱之间通过寄生双极效应，就不能有效地阻断发生高泄漏电流的闩锁现象。
为了解决上述问题，本发明的目的在于提供一种SOI晶体管及其制造方法，该SOI晶体管能够减小泄漏电流而防止元件的闩锁现象。
为了解决上述问题，本发明的一种半导体器件，其特征在于，包括半导体衬底；形成在上述半导体衬底上的绝缘膜；形成在上述绝缘膜上的预定区域中的作为N阱和P阱区域的半导体层；形成在上述半导体层的N阱和P阱区域之间的，其上部的宽度宽于下部的宽度而形成并且其底面同上述绝缘膜相连接的T字形元件隔离膜。
本发明的一种半导体器件，其特征在于，包括半导体衬底；形成在上述半导体衬底上的绝缘膜；形成在上述绝缘膜上的预定区域中的作为N阱和P阱区域的半导体层；垂直形成在上述半导体层的N阱和P阱区域之间并形成在上述绝缘膜上的第一元件隔离膜；水平形成在上述半导体层的N阱和P阱区域之间并形成上述第一元件隔离膜和T字形元件隔离膜的第二元件隔离膜。
一种具有多个阱的半导体器件制造方法，包括依次在硅衬底上淀积埋入氧化膜和硅层的步骤；在上述硅层上形成多个阱的步骤；在上述硅层上形成氮化膜的步骤；有选择地蚀刻上述阱的边界面上的氮化膜而形成第一开口的步骤；形成露出上述第一开口的一部分的光致抗蚀剂图形的步骤；把上述光致抗蚀剂图形作为抗蚀膜来蚀刻上述硅层以露出上述埋入氧化膜而形成小于上述第一开口的第二开口的步骤；除去上述光致抗蚀剂的步骤；形成上述第一开口和第二开口的预定部分与上述埋入氧化膜连接的元件隔离膜的步骤。
本发明的这些和其他的目的、优点及特征将通过结合附图对本发明的实施例的描述而得到进一步说明。在这些附图中图1是具有形成在SOI衬底上的相邻的P阱和N阱的半导体器件的现有技术中的元件隔离膜的形成工序的断面图2A至图2C是具有形成在SOI衬底上的相邻的P阱和N阱的半导体器件的本发明的一个实施例的元件隔离膜的形成工序的断面图；图3A至图3C是具有形成在SOI衬底上的相邻的P阱和N阱的半导体器件的本发明的另一个实施例的元件隔离膜的形成工序的断面图。
下面参照图2A～图2C来对本发明的实施例进行说明。在各个实施例中相同的部分使用相同的标号。而省略重复的说明。
如图2A所示，由任意的方法在硅衬底(20)的预定区域中形成埋入氧化膜(21)和非掺杂的单晶硅层(22)，在整体构造上形成衬垫氧化膜(23)和氮化膜(24)，再选择蚀刻而除去待形成场氧化膜的部分的氮化膜(24)。
接着，如图2B所示，形成光致抗蚀剂(25)图形，以上述光致抗蚀剂图形(25)作为抗蚀膜来有选择地蚀刻单晶硅层(22)以便露出上述N阱和P阱的接合区域的边界面上的衬垫氧化膜(23)的预定部位。
最后，如图2C所示，除去上述光致抗蚀剂图形(25)，通过LOCOS(local oxidation of silicon)工序这样的热氧化膜工序来形成场氧化膜(26)。此时，通过用于形成场氧化膜的热氧化工序来补偿在上述单晶硅蚀刻过程中产生的硅的损伤(damage)。接着，以高能量来在场氧化膜(26)上离子注入杂质，而形成用于防止流过场氧化膜下的单晶硅薄膜的泄漏电流的掺杂区域(27)。
这样，如上述那样，通过形成场氧化膜(26)，使之与单晶硅层(22)相连，而将相邻的阱之间完全隔离，就能消除阱间的寄生双极现象而防止元件间的不完全电气隔离所产生的闩锁现象。
下面参照附图3A至3C来详细说明本发明的另一个实施例。
首先，如图3A所示，在硅衬底(30)的预定区域中形成埋入氧化膜(31)和非掺杂的单晶硅层(32)，实施离子注入工序以在上述单晶硅层(32)中形成多个阱。当在整体结构上依次形成衬垫氧化膜(33)和氮化膜(34)后，对上述阱的边界区域上的氮化膜(34)进行选择蚀刻。
接着，如图3B所示，通过LOCOS工序这样的热氧化工序来形成场氧化膜(35)，在上述场氧化膜(35)中离子注入杂质，以形成用于防止流过场氧化膜下的单晶硅薄膜的泄漏电流的掺杂区域(36)，然后，对上述场氧化膜(35)和单晶硅层(32)的预定区域进行蚀刻。
接着，如图3C所示的那样，为了补偿在上述单晶硅蚀刻过程中产生的硅的损伤区域而形成氧化膜(37)并对场氧化膜进行蚀刻，就能完全阻止在除去的区域内对硅氧化膜或氮化膜(38)进行充电而形成作为阱间的电气通路，而防止闩锁问题。
上述那样的本发明能够起到减小泄漏电流而防止元件的闩锁现象的效果。
本发明并不仅限于上述实施例和附图所限定的方案，当然可以在不脱离本发明的技术构思的范围内进行各种置换和变更。
权利要求
1.一种半导体器件，其特征在于，包括半导体衬底；形成在上述半导体衬底上的绝缘膜；形成在上述绝缘膜上的预定区域中的作为N阱和P阱区域的半导体层；形成在上述半导体层的N阱和P阱区域之间的，其上部的宽度宽于下部的宽度而形成并且其底面同上述绝缘膜相连接的T字形元件隔离膜。
2.根据权利要求1所述的半导体器件，其特征在于，上述半导体器件包括形成在上述绝缘膜和不与上述绝缘膜相连接的元件隔离膜之间的杂质注入层。
3.根据权利要求1所述的半导体器件，其特征在于，上述绝缘膜是氧化膜。
4.根据权利要求1所述的半导体器件，其特征在于，上述半导体层是单晶硅层。
5.一种半导体器件，其特征在于，包括半导体衬底；形成在上述半导体衬底上的绝缘膜；形成在上述绝缘膜上的预定区域中的作为N阱和P阱区域的半导体层；垂直形成在上述半导体层的N阱和P阱区域之间并形成在上述绝缘膜上的第一元件隔离膜；水平形成在上述半导体层的N阱和P阱区域之间并形成上述第一元件隔离膜和T字形元件隔离膜的第二元件隔离膜。
6.根据权利要求5所述的半导体器件，其特征在于，上述半导体器件包括形成在上述绝缘膜和上述第二元件隔离膜之间的杂质注入层。
7.根据权利要求5所述的半导体器件，其特征在于，上述第一元件隔离膜是氧化膜。
8.根据权利要求5所述的半导体器件，其特征在于，上述第二元件隔离膜是氧化膜或氮化膜。
9.根据权利要求5所述的半导体器件，其特征在于，上述半导体层是单晶硅层。
10.一种具有多个阱的半导体器件的制造方法，包括依次在硅衬底上淀积埋入氧化膜和硅层的步骤；在上述硅层上形成多个阱的步骤；在上述硅层上形成氮化膜的步骤；有选择地蚀刻上述阱的边界面上的氮化膜而形成第一开口的步骤；形成露出上述第一开口的一部分的光致抗蚀剂图形的步骤；把上述光致抗蚀剂图形作为抗蚀膜来蚀刻上述硅层以露出上述埋入氧化膜而形成小于上述第一开口的第二开口的步骤；除去上述光致抗蚀剂的步骤；形成上述第一开口和第二开口的预定部分与上述埋入氧化膜连接的元件隔离膜的步骤。
11.根据权利要求10所述的半导体器件的制造方法，其特征在于，在形成上述元件隔离膜的步骤之后，包括在上述元件隔离膜与上述埋入氧化膜之间形成杂质注入区域的步骤。
12.根据权利要求10所述的半导体器件的制造方法，其特征在于，上述半导体层是单晶硅层。
13.根据权利要求11所述的半导体器件的制造方法，其特征在于，上述形成杂质注入区域的步骤在上述元件隔离膜的下部的硅层中实施离子注入。
14.根据权利要求10所述的半导体器件的制造方法，其特征在于，包括在上述硅层上形成衬垫氧化膜的步骤。
15.一种具有多个阱的半导体器件制造方法，包括依次在硅衬底上淀积埋入氧化膜和硅层的步骤；在上述硅层上形成多个阱的步骤；在上述硅层上形成氮化膜的步骤；有选择地蚀刻上述阱的边界面上的氮化膜而形成第一开口的步骤；在上述第一开口形成元件隔离膜的步骤；蚀刻上述元件隔离膜的预定区域和上述硅层而形成第二开口以露出上述埋入氧化膜的预定部分的步骤；在上述第二开口内形成绝缘膜的步骤。
16.根据权利要求15所述的半导体器件的制造方法，其特征在于，包括在上述第二开口内形成绝缘膜的步骤和在上述阱的所露出的侧面上形成氧化膜的步骤。
17.根据权利要求15所述的半导体器件的制造方法，其特征在于，在上述第二开口内形成的绝缘膜是氮化膜和氧化硅膜中的任一种。
18.根据权利要求15所述的半导体器件的制造方法，其特征在于，上述硅层是单晶硅层。
19.根据权利要求15所述的半导体器件的制造方法，其特征在于，包括在上述硅层上形成衬垫氧化膜的步骤。
20.根据权利要求15所述的半导体器件的制造方法，其特征在于，在上述第一开口中形成元件隔离膜的步骤之后，包括在上述元件隔离膜与上述埋入氧化膜之间形成杂质注入区域的步骤。
21.根据权利要求15所述的半导体器件的制造方法，其特征在于，上述形成杂质注入区域的步骤在上述元件隔离膜的下部的硅层中实施离子注入。
全文摘要
本发明涉及一种在SOI(Silicon On Insulator)衬底上的互补金属氧化物半导体(CMOS)晶体管这样的具有两个相邻阱的半导体器件,特别是,涉及为了消除闩锁(Latch－up)问题而具有完全绝缘的多个阱的半导体器件及其方法,达到能够减小泄漏电流而防止半导体器件的闩锁现象的效果。
文档编号H01M6/08GK1171629SQ9711187
公开日1998年1月28日 申请日期1997年6月27日 优先权日1996年6月29日
发明者高尧焕, 崔珍赫 申请人:现代电子产业株式会社