专利名称：Loc(芯片上的引线)封装及其制造方法
技术领域：
本发明涉及一种LOC(芯片上的引线)封装及其制造方法，采用涂敷工艺以减小模制树脂所占面积。
近来，随着芯片尺寸趋于扩大，人们正在研究一种LOC(芯片上的引线)结构以增加芯片所占面积，这是必然的需要。
关于LOC封装的简要说明，一般的封装通常有一种把用于管芯固定的粘合材料安装在引线框架的垫片上的内部结构，半导体芯片安装于并键合于其上。比较而言，LOC封装有一种其两表面皆涂敷了粘合材料的聚酰亚胺带安装于半导体芯片上的结构，引线框架的内引线安装于并键合引线于其上。
例如，常规LOC封装有以下结构。
首先，把如
图1所示的引线框架用于常规LOC封装。参考标记1表示导轨，在一对导轨1之间相间隔地形成有多个引线框架10。及，多条两面粘合带3粘贴在引线框架10的内引线2上。半导体芯片4粘贴在两面粘合带3上。利用键合引线5电连接半导体芯片4的焊盘(未示出)。
如图2所示，半导体芯片4、内引线2和引线5由密封树脂6密封。然后，修整引线框架10的阻拦条8和导轨1，使外引线9(参见图2)成形，这样完成LOC封装。
然而，对于如上构成的LOC封装，由于在用模制树脂密封后，要修整引线框架的导轨和阻拦条并使外引线成形，所以整个工艺变得复杂。此外，需进行传递塑模，还需有另外的托架的设备，从而导致生产成本增加。
因此，本发明的一个目的是提供一种LOC半导体封装及其制造方法，通过采用无需修整/成形步骤也无需树脂密封步骤的涂敷工艺，能降低封装的单价和简化制造工艺。
为了实现上述目的，这里提供一种半导体LOC封装，该封装包括半导体芯片；多条以层的形式粘贴在半导体芯片的预定部位的两面带；具有与两面带的形状相对应的台阶覆盖的引线框架；用于电连接引线框架的内引线和半导体芯片的各焊盘的引线；及用于覆盖半导体芯片、引线框架和引线的涂敷液。
为了实现上述目的，这里提供一种制造LOC半导体封装的方法，该方法包括下列步骤形成用于芯片式封装的具有阻拦条的LOC引线框架；以层的形式把两面带粘贴在引线框架的阻拦条上；把半导体芯片粘贴在所说多条两面带的最上层上；对半导体芯片的焊盘和引线框架的各内引线引线键合；及进行灌注以把涂敷液注入引线框架。
图1是常规LOC封装的引线框架的平面图；图2是常规LOC封装的剖面示意图；图3是按照本发明的LOC封装的引线框架的平面图；图4是按照本发明的LOC封装的剖面图。
下面将参照各附图详细说明本发明的优选实施例。图3是按照本发明的LOC封装的引线框架的平面图，如该图所示，把尺寸不同的各两面带23和24粘贴在引线框架22的预定部位。即，通过构成两层来粘贴两面带23和24，以使它们与引线框架22的形状相对应。为了防止涂敷液25流动，在各两面带23和24的两端固定间隔处形成两面带阻拦条26(参见图4，对此将在以后说明)。这里不再说明类似于常规技术的LOC封装的其它结构。
图4是按照本发明的LOC封装的剖面图，其中包括作为主要部件的半导体芯片20；每条皆以层的形式粘贴在半导体芯片的预定部位的两面带23和24；为使之有与各两面带23和24的形状相对应的台阶覆盖而形成的引线框架22；用于电连接引线框架22的内引线和半导体芯片20的焊盘(未示出)的引线27；及覆盖半导体芯片20、引线框架22和引线27的涂敷液28。具有上述构型的LOC封装具有以下特性。
首先，由于半导体芯片的尺寸与引线框架22的尺寸相同，所以不需要另外的外引线(未示出)。
第二，这里提供两条与引线框架22的形状吻合粘贴的两面带23和24。
最后，可以容易地修整封装。
另外，下面将说明按照本发明的上述实施例的LOC封装的制造方法。
将用于如图3所示的芯片式封装的具有预定形状的引线框架22固定于模具(未示出)上。将两面带23粘贴在引线框架22的第一底层部分22a上，将两面带24粘贴在引线框架22的第二底层部分22b上。两两面带23和24有相互粘贴的部分。将半导体芯片20粘贴在两面带24上。在这一点上，两面带24长于带23，以便容易粘贴半导体芯片20。此后，用与常规技术相似的方法，通过引线键合工艺电连接内引线29和半导体芯片20的焊盘(未示出)。
然后，进行制造本发明的LOC封装的方法的其本部分的灌注步骤，其中用喷嘴(未示出)把涂敷液28注入引线框架22到预定高度(即，低于引线框架22的高度)。该涂敷液选自聚酰亚胺化合物。
然后，在把涂敷液28硬化预定时间后，修整两面带阻拦条26(参见图3)，以制造预定LOC封装。
因为不需要进行注入EMC(环氧树脂模制化合物)的树脂密封步骤，所以按照由进行上述工艺制造的LOC封装不需要另外的托架。而且，由于引线框架的外部尺寸(芯片尺寸)与半导体芯片相同，所以可以用它构成芯片式封装。
综上所述，按照本发明的LOC封装及其制造方法，采用涂敷工艺，而不用修整/成形步骤和引线框架的树脂塑模工艺步骤，所以可以简化其制造工艺，和降低封装生产成本。而且，由于以卷轴型制造LOC封装的引线框架，所以，与如常规技术中的带方式相比，可以容易地按顺序建造该封装生产线。
权利要求
1.一种LOC半导体封装，包括半导体芯片；多条以层的形式粘贴在半导体芯片的预定部位的两面带；具有与多条两面带的形状相对应的台阶覆盖的引线框架；用于电连接引线框架的内引线和半导体芯片的各焊盘的引线装置；及覆盖半导体芯片、至少引线框架的内引线和引线装置的涂敷液。
2.按照权利要求1的封装，其特征在于多条两面带其大小互不相同。
3.按照权利要求1的封装，其特征在于两面带阻拦条形成于各两面带的两端，以防止涂敷液的流动。
4.按照权利要求1的封装，其特征在于涂敷液选自聚酰亚胺化合物。
5.一种制造LOC封装的方法，包括下列步骤形成用于芯片式封装的具有阻拦条的LOC引线框架；以层的形式把多条两面带粘贴在引线框架的阻拦条上；把半导体芯片粘贴在所说多条两面带的最上层上；对半导体芯片的焊盘和引线框架的各内引线进行引线键合；及进行灌注以把涂敷液注入引线框架。
6.按照权利要求5的方法，其特征在于在灌注步骤后，还包括以下步骤使涂敷液硬化预定时间；及修整两面带阻拦条。
7.按照权利要求5的方法，其特征在于涂敷液选自聚酰亚胺化合物。
全文摘要
一种LOC半导体封装包括半导体芯片；多条以层的形式粘贴在半导体芯片的预定部分的两面带；具有与多条两面带的形状相对应的台阶覆盖的引线框架；电连接引线框架的内引线和半导体芯片焊盘的引线；及用于覆盖半导体芯片、引线框架和引线的涂敷液。其制造方法包括下列步骤形成用于芯片式封装的具有阻拦条的LOC引线框架；以层的形式把多条两面带粘贴在引线框架的阻拦条上；把半导体芯片粘贴在所说多条两面带的最上层上；用导电装置，对半导体芯片的焊盘和引线框架的各内引线进行引线键合；及进行灌注以把涂敷液注入引线框架。通过使用LOC封装及其制造方法，可简化制造工艺和降低生产成本。
文档编号H01L23/28GK1153998SQ9612035
公开日1997年7月9日 申请日期1996年10月28日 优先权日1995年12月18日
发明者赵在元 申请人:Lg半导体株式会社