专利名称：有选择地形成半导体区域的方法
技术领域：
本发明一般来说涉及半导体器件，更具体地说，涉及一种在半导体衬底上有选择地形成半导体区域的方法。
过去已报道了有选择地形成半导体区域的方法。对于有选择地淀积硅来说，在典型情况下把一个已刻出图形的、具有暴露的氧化区和暴露的硅区的半导体晶片放置在一个化学汽相淀积(CVD)反应器内，并使其经受高温和一种含有氯的硅气体源(SiClxHy)与氢气的处理。在某些情况下，氯化氢气体(HCl)与该种含有氯的硅气体源和氢气一起使用。
一般来说，通过控制该反应器的温度和压力以及氯和硅源的浓度等的这些工艺条件，使单晶硅区得以形成在暴露的硅区内。这些工艺条件也防止在该暴露的氧化区上形成多晶硅，从而导致有选择地形成单晶硅区。
另一种已报道的方法涉及采用锗烷(GeH4)来代替HCl或除HCl外还采用锗烷。在合适的工艺条件下，在暴露的硅区上形成单晶硅或单晶硅-锗区。锗烷的存在，使其与硅源在该暴露的氧化区上形成核化点方面进行竞争，从而防止在该暴露的氧化区上形成硅或硅-锗层。
上述这些选择性的生长技术有几个问题。例如，上述两种技术对于暴露的硅与暴露的氧化物的比值是敏感的。这一点经常被称为“负载依赖性”，意思是随着在一个半导体晶片上暴露的硅区面积的增加(即暴露的氧化区面积减少)，整个该晶片上有选择地形成的硅区的厚度均匀性降低。上述生长技术对于该暴露的钝化区的特性也是敏感的。不同的钝化类型，如常压生长的氧化层、淀积氧化层和淀积氮化层，要求制造者根据在该晶片上出现的钝化膜类型，对该选择性处延生长工艺参数作精细的调整。这样一来就显著地影响制造的生产量和成本。此外，上述技术易受小平面缺陷(facetingdefect)的影响。
因此，需要有一种与负载无关、无需制造者根据所出现的暴露的钝化层的类型进行工艺调整、以及小平面缺陷不敏感的选择外延生长工艺。
简要地说，本发明提供一种有选择地形成半导体区域的方法。把一个具有暴露的半导体材料区和暴露的氧化区的半导体衬底放置在一个化学汽相淀积(CVD)反应器内。让该衬底在一种实质上不含卤素的气氛中暴露于第一温度的一种半导体气体源和氢气中，从而在半导体材料和氧化物暴露出的区域上形成一个覆盖(blanket)的半导体层。在该暴露的氧化区上形成多晶半导体材料。然后让该衬底在高于第一温度的第二温度下经受氢气的处理。在暴露于第二温度和氢气中的过程中，有选择地除去在暴露的氧化区上形成的多晶半导体材料，留下在暴露的半导体材料区域上形成的覆盖的半导体层。
图1说明一个按照本发明的工艺流程图。
图2-5说明根据本发明的一个实施例的、高度放大了的剖面图;以及图6-13说明根据本发明的第二实施例的、高度放大了的剖面图。
一般来说，本发明涉及一种采用化学汽相淀积(CVD)技术有选择地形成半导体区域的方法。本方法适合于采用实质上不含卤素的半导体气体源来有选择地形成半导体区域。术语“实质上不含卤素”的意思是指在该气体源中存在的卤素低于痕量。这种气体源的实例包括硅烷、乙硅烷和锗烷。
采用该方法来有选择地形成包括例如硅、硅-锗、掺碳的硅或掺碳的硅-锗的半导体区域。此种有选择地形成的区域可以是单晶态的、非晶态的或多晶态的。此外，此种有选择地形成的区域可以是p型掺杂的，或是n型掺杂的。再有，采用该方法可有选择地形成多层结构。该方法适合于形成用于制造半导体器件的隔离区。
参照图1-13可更充分地描述本发明。在一种有选择地形成半导体区域的方法的较佳实施例中，如图1中所示的工艺流程图的框图3所示，提供一种具有快速热变化(thermal ramp)能力的常压化学。汽相淀积反应器(APCVD)或减压化学汽相淀积(RPCVD)反应器(在下文中简称CVD反应器)。该CVD反应器包括许多供给氢气、半导体气体源和掺杂气体(如砷化氢、磷化氢和乙硼烷)的气体源供给导管。本领域的专业人员应知道许多合适的CVD反应器，如ASM Epsilon 2e Rp和Applied Material 7810等。
为了准备用于化学汽相淀积的CVD反应器，如图1的框图4所显示的那样，要对该CVD反应器进行氦检漏。该CVD反应器必须通过小于约1×10-8mmHg的氦检漏。符合该要求的CVD反应器可保证不让氧和水汽之类污染物进入该反应器并在暴露的待形成覆盖的半导体层的半导体衬底上形成氧化层。此外，通过氦检漏试验，可保证在工艺进行过程中采用强反应性气体时避免发生潜在的有害反应。正如在图1的反馈部分(框图5)中所表示的那样，对于氦检漏不合格的CVD反应器，必须进行修理和再试验，直到它通过该项试验为止。把通过氦检漏试验的CVD反应器称作超净反应器。
举例来说，可以通过把一个涡轮氦检漏器连接到该CVD反应器、在连接到该反应器的装配部件的外部涂以氦以及用CVD反应器检验氦的存在来进行氦检漏。对于本领域的专业人员来说，氦检漏和进行氦检漏的方法是公知的。
在该较佳实施例中，把一个已刻出图形的、具有暴露的半导体材料区和包括暴露的氧化区的钝化区的衬底放置在一个合适的CVD反应室内(例如，一个ASM Epsilon 2e Rp)。在图1的框图6中说明了这个步骤。该钝化区包括一个暴露的氧化层，其中该氧化层最好是一个热氧化层或一个经过增密的淀积氧化层。用另一种方式，该钝化区还可包括一个在该暴露的氧化层之下的非氧化层(如一个氮化层)、一个高温金属层(如钛)，或一个高温金属氮化层(例如氮化钛层)。
此外，该半导体衬底可以有多个由暴露的氧化层构成的钝化区和/或由暴露的非氧化层(如暴露的氮化层)构成的钝化区。正如以下将要说明的那样，该暴露的氧化层为通过有选择地除去在该暴露的氧化层上淀积形成的多晶半导体材料从而有选择地形成半导体区域提供了保证。
在把已刻出图形的衬底放置在该CVD反应室内之前，最好如图1的框图2显示的那样对该衬底进行清洁处理。在该最佳实施例中，先对该已刻出图形的衬底进行如下的清洁处理把它放在一个装有硫酸(H2SO4)∶过氧化氢(H2O2)的体积比约为18∶1的溶液的浴槽中，在约100至120℃下处理5至15分钟;接着把它放在一个含有水(H2O)∶氢氟酸(HF)的体积比约为50∶1的溶液的浴槽中，在约15至30℃下处理1至5分钟。接着，对该已刻出图形的衬底进行如下的清洁处理把它放在含有氨(NH4OH)∶H2O2∶H2O的体积比约为2.5∶2.5∶12的溶液的浴槽中，在约45至65℃下处理8至12分钟;然后把它放入含有盐酸(HCl)∶H2O2∶H2O的体积比约为2.5∶2.5∶12的溶液的浴槽中，在约40至60℃下处理8至12分钟。
在另一种方式下，可采用例如一组包括一个与该CVD室隔开的衬底清洗室的器具装置对该已刻出图形的衬底就地进行清洁处理。可采用一种气体(如氯化氢气体)对该衬底进行清洁处理，这种清洁处理技术是本领域的普通技术人员众所周知的。
在把该已刻出图形的衬底放置在反应室内之后，如图1中的框图7所示那样，使反应器温度上升到900℃和1000℃之间的一个预烘烤温度，所采用的温度上长率约为20℃/秒。当采用减压CVD反应器时，在使该反应器的温度上升到该预烘烤温度之前，对该反应器抽真空，使其压力下降到约40至80乇。当采用RPCVD反应器时，在整个工艺过程中使用该压力范围。
在该反应器已达到该预烘烤温度之后，使该已刻出图形的衬底经受一种基本上由氢气组成的气氛的处理，从而减少由于该预清洁处理步骤而在该已刻出图形的衬底上出现的任何自然氧化物。图1中的框图8显示了这个工艺。该预烘烤气氛最好基本上由氢气组成，使该已刻出图形的衬底经受该预烘烤温度和氢气气氛的处理，处理时间约为5分钟，氢气流量约为每分钟20至200标准升(slm)。在最佳的实施例中，氢气流量约为100slm。
在该预烘烤步骤之后，让该CVD反应器的温度降低到在650℃和850℃之间的半导体层生长温度，如图1的框图9所示。最好采用约-10℃/秒的温度变化率。较佳的生长温度在750℃至800℃之间。在该反应器的温度以一定的变化率降低到该生长温度的期间内，用氢气冲洗半导体气体源导管。
一旦该反应室的温度已达到该生长温度并对半导体气体源导管进行冲洗之后，将半导体气体源与氢气载体一起引入到该反应室中，该氢气载体的流量约为20至200slm，较佳的流量为100slm。在该生长步骤期间，反应器内的气氛基本上不含卤素。在这些条件下，如图1中框图10所示，在该已刻出图形的半导体衬底上形成一个覆盖的半导体薄膜或薄层。因为形成了一个覆盖层，该工艺便不存在“负载依赖性”，对于暴露的钝化区的特性也不太敏感，并且对于小平面缺陷也不太敏感。
该覆盖的半导体层包括在该暴露的氧化区上的多晶半导体材料。此外，当该已刻出图形的衬底也包括暴露的非氧化层(如氮化硅)时，则多晶态的半导体材料也形成在该非氧化层上。当该已刻出图形的衬底上暴露的半导体材料是单晶半导体材料时，该覆盖的半导体层还包括单晶半导体材料。使用硅烷半导体气体源，在生长温度约为750℃和硅烷流量约为5slm的条件下，可得到约0.04微米/分的生长速率。此外，当使用一种硅烷气体源时，最好使用一种在氢气中硅烷含量为2%的气体源，其纯度为99.99999%。
在最佳实施例中，为了在基本上不含水汽的反应室内提供非常干燥的气体和气氛，在所有的导管处都接上气体纯化过滤器。这些气体导管纯化过滤器最好要达到在该覆盖的半导体层中用二次离子质谱技术测到的氧含量低于5×1018atoms/cm3的结果。这种气体纯化过滤器的实例包括可以Semigas System Inc.购到的Nanochem(R)Hydrogen 3000、Nitrogen 1400和Silane Ⅳ。
在形成该覆盖的半导体层期间，可通过使用如乙硼烷、磷化氢或砷化氢的掺杂气体源把如硼、磷或砷的掺杂剂引入该覆盖层内。此外，可使用一种锗烷气体源对该覆盖的半导体层掺锗和/或使用一种丙烷气体源对该覆盖的半导体层掺碳，从而是提供可变带隙器件。在采用锗烷以形成掺锗的硅器件时，为了防止发生在形成该覆盖的半导体层时对多晶态材料的选择性，锗烷的浓度要保持低于5.0×1020atoms/cm3。
一旦该覆盖的半导体层达到所要求的厚度，关断该半导体气体源和任何掺杂气体，使之与反应室脱离，并且用氢气对该反应室和气体导管冲洗2分钟。在对该反应室和气体导管进行冲洗的期间内，如图1中的框图11所示，使反应室温度增加到900℃和1200℃之间的一个内烘烤温度，温度变化率约为20℃/秒。在该内烘烤步骤期间，如图1的框图12所示，氢气以在20和200slm之间的流量流入该反应室，较佳的流量为100slm。
通过将该已刻出图形的衬底暴露在升高的温度和氢气中，有选择地除去在原先暴露出的氧化层上的、该覆盖层的多晶态半导体材料部分，留下的是单晶半导体材料的该覆盖层的一个保留部分。也除去一部分下面的、原先暴露出的氧化层，该氧化层的除去量与时间、温度以及该暴露的氧化层的特性等有关。此外，不除去在暴露的非氧化层(如氮化硅)上的那部分覆盖层。在内烘烤期间，该CVD反应器内的气氛最好基本上由氢气组成。
最好将该已刻出图形的衬底暴露在一个约1100℃的温度下经过足以除去在该暴露的氧化层上的多晶态半导体材料的时间。已经确定，在约1100℃的温度下处理约10秒就足以除去约1000埃的多晶态半导体材料和在该多晶态半导体材料下面的约5000埃的暴露的氧化层。
人们认为，有选择地除去多晶态半导体材料和在该多晶态半导体材料下面暴露的氧化层是由于一系列的反应步骤引起的，这些反应步骤包括氢在多晶硅上的表面吸附;氢的表面离解;氢向多晶态材料和暴露的氧化层间界面的表面扩散;产生吸附硅的硅表面还原;以及产生挥发性氧化硅(SiO)的暴露的氧化物与吸附硅的反应。
在另一个实施例中，在生长该覆盖的半导体层之后，将该已刻出图形的衬底从CVD反应器内取出。然后采用一个能提供快速热变化率和氢气气氛的热退火系统，让该已刻出图形的晶片在其中经受高温和氢气的处理。这样一种快速热退火系统的实例有ASTSHS2000。但还是希望该生长步骤和该内烘烤步骤在一个CVD反应器内的原处进行，从而最大程度地减少制造成本和资金投入。此外，这种在原处的工艺可减少与过多的衬度操作等有关的、衬底对于微粒尘埃和污染物的接触。
图2-5示出根据本发明的、通过有选择地除去多晶态半导体材料和暴露的氧化层来有选择地形成半导体区域的一种工艺的一个实例的剖面图。图2示出在一个制造阶段中的具有一个氧化层22、一个非氧化层23和一个在其上形成的暴露的氧化层24的半导体衬底21的剖面图。举例来说，非氧化层23包括一种氮化层。
图3示出在使用标准的光刻技术以形成开口26和27之后的一个稍后的制造阶段中的半导体衬底21。开口26和27将半导体衬底21的一部分暴露出来。在开口26和27形成之后，采用图1的方框2所描述的技术对衬底21进行清洁处理。在对衬底21进行清洁处理后，如图1的方框3-6所描述的那样，把衬底放到一个已通过氦检漏的CVD反应器内。
图4示出如图1的方框10所示的在衬底21上生长一个覆盖层之后的衬底21。该覆盖层具有在开口26和27内形成的单晶半导体区28和在暴露的氧化层24上形成的多晶区29。在衬底21上形成该覆盖层之后，如图1的方框12所示，让衬底21经受高温和氢气气氛的处理，从而有选择地除去多晶区29和暴露的氧化层24，如图5所示，留下在衬底21上的单晶半导体材料区28、非氧化层23和氧化层22。暴露的氧化层24的厚度是这样来选择的，使得在该内烘烤期间除去暴露的氧化层24的全部或仅仅一部分。
图6-13示出根据本发明的一种工艺的第二实例的高度放大的剖面图。该第二实例在一种双极型-互补型金属氧化物半导体(BICMOS)器件的制造期间使用本发明。图6示出在一个中间的制造步骤中一个具有一个NPN双极型器件区36、一个N-MOS器件区37和一个P-MOS器件区38的半导体衬底34的剖面图。衬底34最好包括单晶硅。应了解图中的掺杂剂配置方式只是作为一个实例来示出的，其它的配置方式也是可能的。
在该示出的实施例中，衬底34是掺杂浓度约为2.0至7.0×1015cm-3的p型衬底。用钝化区51对双极型器件区36、N-MOS器件区37、和P-MOS器件区38进行钝化。钝化区51最好包括一个氧化硅层，通常把该钝化区51称之为场氧化区。形成钝化区51的方法是本领域的普通技术人员所熟知的。槽式隔离区52把双极型器件区36与N-MOS器件区37和P-MOS器件区38进一步隔离开来。槽式隔离区52可包括一个多晶态半导体区50。多晶态半导体区50为槽式隔离区52提供消除应力的区域。本领域的普通技术人员均了解形成槽式隔离区52的方法。
双极型器件区36包括一个掺杂浓度约为0.5至1.0×1019cm-3的n型埋层区42、一个掺杂浓度约为0.5至1.0×1016cm-3的n型集电区43和一个掺杂浓度约为0.5至1.0×1019cm-3的n型高浓度接触区49。当然根据特殊的器件的需要，也可采用其它的掺杂范围。开口41为稍后形成基区和发射区提供可以利用集电区43。形成开口41的方法为本领域的普通技术人员所公知。
N-MOS区37包括一个掺杂浓度约为0.1至1.0×1019cm-3的p型埋层44和一个掺杂浓度约为0.5至5.0×1016cm-3的p型阱区46。P-MOS区38包括一个掺杂浓度约为0.5至1.0×1019cm-3的n型埋层47和一个掺杂浓度约为5.0×1013cm-3至1.0×1015cm-3的n型阱区48。当然根据特殊的器件的需要，可采用其它的掺杂范围。本领域的普通技术人员应熟知形成n型埋层42、n型集电区43、n型高浓度接触区49、p型埋层44、p型阱区46、n型埋层47、和n型阱区48的方法。
衬底34在N-MOS区37和P-MOS区38上还具有已刻出图形的钝化层53。钝化层53最好包括一个氧化层，其厚度约为200至1000埃。已刻出图形的钝化层53在其后的对于双极型器件区36的工艺过程中保护N-MOS区37和P-MOS区38。此外，已刻出图形的钝化层53可作为一种可牺牲的栅氧化层。本领域的普通技术人员均了解形成已刻出图形的钝化层53的方法。
图7示出在稍后的制造步骤中的衬底34。在衬底34的表面上形成一个包括多晶硅区56以及单晶硅区54和55的覆盖层。最好采用图1的方框2-10所示出的工艺过程来形成该覆盖层。该覆盖层最好是不掺杂的。如果该覆盖层是不掺杂的，当双极型器件区36包括一个NPN晶体管时，用硼对该覆盖层进行掺杂，掺杂浓度为1.0至5.0×1016cm-3。作为在n型集电区43和基区64之间的一个缓冲层的单晶硅区54(在图10中示出)在其后的高温工艺过程中要考虑到掺杂剂的移动。当该覆盖层用硼轻掺杂时，n型高浓度接触区49的浓度必须足够高，以便在其后的高温工艺过程中补偿硅区55中的p型掺杂剂。也可以在淀积该覆盖层期间用一个氧化层盖在n型高浓度接触区49上，这样多晶硅区56就延伸到n型高浓度接触区49上的氧化层上。
图8示出在稍后的制造步骤中的衬底34。在该覆盖层上形成一系列钝化层，该钝化层系列最好包括氧化硅层57、氮化硅层58和氧化硅层59。氧化硅层57的厚度约为100至200埃，氮化硅层58的厚度约为500至1500埃，以及氧化硅层59的厚度约为100至3000埃。最好采用低压化学汽相淀积(LPCVD)和一种四乙基原硅酸酯(TEOS)源来形成氧化硅层57，可采用等离子增强CVD(PECVD)或LPCVD来形成氮化硅层58，以及采用LPCVD TEOS来形成氧化硅层59。
如图9所示，贯穿氧化硅层59、氮化硅层58和氧化硅层57的一部分形成一个开口63以提供利用双极型器件区36的一部分。本领域的普通技术人员应很了解形成贯穿氧化硅层59、氮化硅层58和氧化硅层57的开口63的方法。
如图10所示，在形成开口63之后，采用图1的方框2-10示出的工艺形成一个包括多晶硅区66和单晶硅区64的覆盖层。当把双极型器件区36设计成一个NPN晶体管时，最好用掺杂剂浓度约为5.0×1016至5.0×1019cm-3的硼对该覆盖层进行掺杂。单晶硅区64形成双极型器件区36的基区的一个保留部分。也可以用锗对包括区域66和64的该覆盖层进行掺杂以提供一种异质结器件。
如图11所示，在形成包括多晶硅区66和单晶硅区64的该覆盖层之后，让衬底34经受如图1的方框12所示的高温和一种氢气气氛的处理，从而有选择地除去多晶硅层66和多晶硅层56的一部分。对衬底34进行的该高温和氢气气氛的处理也除去氧化硅层59，但不除去氮化硅层58。此外，对衬底34连同氧化硅层57和邻近于单晶硅区54与64的氧化层51的氧化物进行的该高温和氢气气氛的处理，为形成贯穿多晶硅层66和56的开口69和71提供了保证。
图12示出在一个稍后的制造步骤中的衬底34。使用标准的光刻和腐蚀工艺来除去氮化硅层58、氧化硅层57，一部分多晶硅区56和氧化层53。
图13示出具有一个完整的双极型器件的双极型器件区36。在衬底34的整个表面上形成氧化层72。氧化层72最好包括采用LPCVD TEOS形成的氧化硅。将氧化层72刻成图形以便能形成发射区73。本领域的普通技术人员均了解将氧化层72刻成图形和形成发射区73的方法。对氧化层72进一步刻成图形，形成接触层74、76和77，从而分别提供与n型集电区43、发射区73和基区54与64的接触。接触层74、76和77最好包括掺杂的多晶硅。本领域的专业人员应很了解形成接触层74、76和77的方法。然后以一种常规的方式在N-MOS区37和P-MOS区38内形成场效应晶体管(FET)器件。也可以在形成接触层74、76和77之前制造该FET器件。
至此，本文已提供了一种有选择地形成半导体区域的方法。通过将一个已刻出图形的、具有暴露的半导体材料区和暴露的氧化区的衬底在一种实质上不含卤素的气氛中经受第一温度和一种半导体气体源和氢气的处理，在该暴露的半导体材料区上形成一个覆盖的半导体层。不含卤素的气氛为形成该覆盖的半导体层提供了保证。在暴露的氧化区上形成多晶态的半导体材料。通过再让该已刻出图形的衬底在一种氢气气氛内经受一种高于该第一温度的第二温度的处理，有选择地除去在该暴露的氧化区上形成的多晶态半导体材料和该暴露的氧化区，留下在该暴露的半导体材料区上的那部分半导体覆盖层。因为该方法采用形成一种覆盖的半导体层的方式，故没有“负载依赖性”，制造者无需根据现有的、暴露出的钝化层的类型来进行工艺参数的调整，此外该方法对小平面缺陷也不太敏感。
权利要求
1.一种有选择地形成半导体区域的方法，其特征在于包括以下步骤把一个衬底(21，34)放入一个CVD反应器(3)内，该衬底(21，34)的特征是有一个具有一种暴露的半导体材料(26，27，43，49)的第一区域和一个具有一个暴露的氧化层(24，51，53，59)的第二区域；将该衬底(21，34)在实质上不含卤素和水分的气氛内于第一温度下经受一种半导体气体源和氢气的处理，从而在该暴露的半导体材料区(26，27，43，49)和该暴露的氧化层(24，51，53，59)上形成一个覆盖的半导体层，其中在该暴露的氧化层(24，51，53，59)上的该覆盖的半导体层包括多晶态半导体材料(29，56，66)；以及使该衬底(21，34)经受高于该第一温度的第二温度和氢气的处理，从而有选择地除去在该暴露的氧化层(24，51，53，59)上的多晶态半导体材料(29，56，66)，同时留下在该暴露的半导体材料(26，27，43，49)上形成的该覆盖的半导体层的一个保留部分(28，53，55，64)。
2.如权利要求1所述的方法，其特征在于还包括以下步骤在把该衬底(21，34)放入该CVD反应器(3)内之前对该衬底(21，34)进行清洁处理;在让该衬底(21，34)经受该第二温度的处理之前对该CVD反应器(3)进行冲洗，以除去其中的半导体气体源;以及在让该衬底(21，34)经受第一温度和半导体气体源与氢气的处理的步骤之前，让该衬底(21，34)在一种基本上由氢气组成的气氛内经受一种高于该第一温度、低于或等于该第二温度的第三温度的处理。
3.如权利要求2所述的方法，其中对该衬底(21，34)进行清洁处理的步骤包括将该衬底(21，34)置于一种H2SO4∶H2O2的体积比约为18∶1的浴槽中，经受5至15分钟的处理;把该衬底(21，34)放在一种H2O∶HF的体积比约为50∶1的浴槽中经受1至5分钟的处理;把该衬底(21，34)放在一种NH4OH∶H2O2∶H2O的体积比约为2.5∶2.5∶12的浴槽中经受8至12分钟的处理;以及将该衬底(21，34)置于一种HCl∶H2O2∶H2O的体积比约为2.5∶2.5∶12的浴槽中经受8至12分钟的处理。
4.如权利要求2所述的方法，其中让该衬底(21，34)经受一个第三温度的处理的步骤包括让该衬底(21，34)经受一个约900℃的温度的处理;其中让该衬底(21，34)在所述第一温度下经受所述半导体气体源和氢气的处理的步骤包括让该衬底(21，34)在一个650℃和850℃之间的温度下经受一种硅烷气体源和氢气的处理;以及其中让该衬底(21，34)经受第二温度的处理的步骤包括让该衬底(21，34)经受在900℃和1200℃之间的温度的处理。
5.如权利要求4所述的方法，其中在不使该衬底(21，34)暴露于CVD反应器(3)之外的环境气氛的情况下，进行如下步骤使该衬底(21，34)经受该约900℃的温度的处理，使该衬底(21，34)在650℃和850℃之间的温度下经受硅烷气体源和氢气的处理，和使该衬底(21，34)经受在900℃和1200℃之间的温度的处理。
6.如权利要求1所述的方法，其中在与所述CVD反应器(3)分离的快速热退火系统中进行如下步骤使该衬底(21，34)在高于所述第一温度的第二温度下经受氢气的处理，从而有选择地除去在该暴露的氧化层(24，51，53，59)上的多晶半导体材料(29，56，66)，同时留下一个在该暴露的半导体材料(26，27，43，49)上形成的所述覆盖的半导体层的保留部分(28，53，55，64)。
7.一种有选择地形成硅区域(28，53，55，64)的工艺，其特征在于包括以下步骤把一个具有第一区域和第二区域的硅衬底(21，34)放在一个CVD反应器(3)内，其中，第一区域由暴露的硅区(26，27，43，49)组成，第二区域由暴露的氧化层(24，51，53，59)组成，所述CVD反应器(3)具有一个小于约1×10-8毫米汞柱的氦漏速率;将所述CVD反应器(3)升温到第一温度;让该衬底(21，34)经受基本上由氢气组成的第一气氛的处理;使该CVD反应器(3)降温到低于所述第一温度的第二温度;让该衬底(21，34)在该第二温度下经受一种第二气氛的处理，(该第二气氛特征是实质上不含卤素和水分的一硅烷气体源和氢气)从而在暴露的硅区(26，27，43，49)和暴露的氧化层(24，51，53，59)上形成一个覆盖的硅层，其中在该暴露的氧化层(24，51，53，59)上的该覆盖的硅层包括多晶硅(29，56，66);使该CVD反应器(3)升温到高于所述第二温度并高于或等于所述第一温度的第三温度;以及让该衬底(21，34)在该第三温度下经受一种基本上由氢气组成的第三气氛的处理，从而有选择地除去在所述暴露的氧化层(24，51，53，59)上的多晶硅(29，56，66)和一部分暴露的氧化层(24，51，53，59)，同时留下一个在该暴露的硅区上形成的所述覆盖硅层的保留部分(28，53，55，64)。
8.如权利要求7所述的工艺，其特征在于还包括以下步骤在把该硅衬底(21，34)放到该CVD反应器(3)内的步骤之前进行如下的清洁处理把该衬底(21，34)放在一种特征为H2SO4∶H2O2的体积比约为18∶1的浴槽中，在约100至120℃下经受5至15分钟的处理;将该硅衬底(21，34)放在一种特征为H2O∶HF的体积比约为50∶1为特征的浴槽中，在约15至30℃下经受1至5分钟的处理;将该硅衬底(21，34)放在一种特征为NH4OH∶H2O2∶H2O的体积比约为2.5∶2.5∶12的浴槽中，在约45至65℃下处理8至12分钟;以及将该硅衬底(21，34)放在一种特征为HCl∶H2O2∶H2O的体积比约为2.5∶2.5∶12的浴槽中，在约40至60℃下经受8至12分钟的处理。
9.一种有选择地形成隔离开的单晶半导体区域(28)的方法，其特征在于包括以下步骤(1)提供一个硅衬底(21);(2)在该硅衬底(21)的一个表面上形成一个非氧化层(23);(3)在该非氧化层(23)上形成一个氧化层(24);(4)对该氧化层(24)制作图形以暴露出该非氧化层(23);(5)对该非氧化层(23)制作图形以形成该硅衬底(21)的至少一个暴露的硅区域(26，27);(6)把该硅衬底(21)放到一个CVD反应器(3)内;(7)将该硅衬底(21)暴露于第一温度和氢气中;(8)将该硅衬底(21)暴露于低于所述第一温度的第二温度下经受一种特征是实质上不含卤素和水分的硅烷气体源和氢气的气氛的处理，从而在至少一个暴露的硅区(26，27)和该氧化层(24)上形成一个覆盖的硅层，其中在该至少一个暴露的硅区(26，27)上的该覆盖硅层包括单晶硅(28)，而在该氧化层(24)上的该覆盖硅层包括多晶硅(29);以及(9)让该衬底(21)经受一种高于该第二温度并高于或等于该第一温度的第三温度和氢气的处理，处理的时间足以有选择地除去在该氧化层(24)上的该多晶硅(29)和该氧化层(24)，同时留下该单晶硅(28)和在该氧化层(24)下的该非氧化层(23)。
10.如权利要求9所述的工艺，其中让该硅衬底(21)经受低于该第一温度的该第二温度和一种特征是实质上不含卤素和水分的该硅烷气体源和氢气的气氛的处理步骤，包括让该硅衬底(21)经受实质上不含卤素和水分的该硅烷气体源、一种锗气体源和氢气的处理，从而在至少一个暴露的硅区(26，27)和该氧化层(24)上形成一个覆盖的半导体层，其中在该至少一个暴露的硅区(26，27)上的该覆盖硅层包括掺锗的单晶硅(28)，而在该氧化层上的该覆盖硅层包括掺锗的多晶硅(29)，以及其中在该CVD反应器(3)内锗的浓度要足以在形成该覆盖的半导体层时防止对所述掺锗的多晶硅的选择性。
全文摘要
一种有选择地形成半导体区域(28)的方法，将已刻出图形的、具有暴露的半导体材料区(26，27)和氧化区(24)的衬底(21)在实质上不含卤素的气氛中经受第一温度和一种半导体气体源和氢气的处理，在该暴露的半导体材料区和氧化区上形成覆盖的半导体层(28，29)。将已刻出图形的衬底在氢气气氛中经受高于第一温度的第二温度的处理，有选择地除去氧化区上形成的多晶半导体材料(29)，留下暴露的半导体材料区上的那部分覆盖的半导体层(28)。
文档编号H01L21/205GK1113033SQ95105178
公开日1995年12月6日 申请日期1995年4月28日 优先权日1994年5月2日
发明者约翰·W·斯蒂尔, 埃德欧德·德福雷萨特, 戴维·N·西奥多 申请人:莫托罗拉公司