半导体结构及其形成方法与流程

本发明的实施例涉及半导体领域，更具体地涉及半导体结构及其形成方法。

背景技术：

包含前照式(fsi)图像传感器芯片和背照式(bsi)图像传感器芯片的图像传感器芯片被广泛应用于诸如照相机的各种应用中。在图像传感器芯片的形成中，图像传感器(例如光电二极管)和逻辑电路形成于晶圆的硅衬底上，随后互连结构形成于晶圆的前侧上。在fsi图像传感器芯片中，滤色器和微透镜形成于互连结构的上方。在bsi图像传感芯片的形成中，在形成互连结构之后，晶圆的后侧被减薄且背侧结构，例如滤色器和微透镜，形成于相应晶圆的背侧上。当使用图像传感器芯片时，光投射在图像传感器上，其中光被转换为电信号。

在图像传感器芯片中，深沟槽形成于硅衬底内，以使图像传感器彼此分离。深沟槽填充有介电材料，该介电材料可包含氧化物，以使相邻的器件相互隔离。

图像传感器芯片中的图像传感器响应于光子的刺激生成电信号。然而，微透镜和下方的滤色器接收的光可被倾斜。倾斜的光可穿过深沟槽，该深沟槽用于分离图像传感器。结果，由于不期望地从相邻的像素接收的光的干涉而产生串扰。

技术实现要素：

本发明的实施例提供了一种形成半导体结构的方法，包括：在衬底中形成多个感光区；在所述衬底中形成凹槽，所述衬底包括第一半导体材料，所述凹槽插入在相邻的感光区之间；通过沿着所述凹槽的侧壁去除所述衬底的被损坏的层以扩大所述凹槽；在扩大的凹槽的侧壁和底部上形成外延区，所述外延区的至少一部分包括第二半导体材料，所述第二半导体材料不同于所述第一半导体材料；以及在所述外延区上形成介电区，所述外延区沿着所述介电区的侧壁延伸。

本发明的实施例还提供了一种形成半导体结构的方法，包括：在衬底中形成多个感光区，所述衬底包括第一半导体材料；在所述衬底中形成多个带刻面的凹槽，所述多个带刻面的凹槽的每个都插入相应邻近的感光区之间；在所述多个带刻面的凹槽中形成外延区，所述外延区包括第二半导体材料，所述第二半导体材料不同于所述第一半导体材料；以及用介电材料填充所述多个带刻面的凹槽。

本发明的实施例还提供了一种半导体结构，包括：衬底，所述衬底包括第一半导体材料；感光区，位于所述衬底中；以及深沟槽隔离(dti)结构，邻近所述感光区，所述深沟槽隔离结构从所述衬底的第一表面延伸至所述衬底中，所述深沟槽隔离结构包括：外延区，包括第二半导体材料，所述第二半导体材料不同于所述第一半导体材料；和介电区，所述外延区沿着所述介电区的侧壁延伸。

附图说明

当结合附图进行阅读时，根据以下详细说明可更好地理解本发明的各实施例。应注意到，根据工业中的标准实践，各种部件未按比例绘制。实际上，为论述清楚，各部件的尺寸可任意增加或减少。

图1至图5a示出了根据一些实施例的在形成深沟槽隔离(dti)结构中的中间阶段的截面图。

图5b示出了根据一些实施例的深沟槽隔离(dti)结构的顶视图。

图5c示出了根据一些实施例的插入相邻的深沟槽隔离(dti)结构之间的衬底的区域的放大的视图。

图6a示出了根据一些实施例的深沟槽隔离(dti)结构的截面图。

图6b示出了根据一些实施例的插入相邻的深沟槽隔离(dti)结构之间的衬底的区域的放大的视图。

图7至图9示出了根据一些实施例的背照式(bsi)图像传感器芯片的一部分。

图10和图11示出了根据一些实施例的前照式(fsi)图像传感器芯片的一部分。

图12是示出了根据一些实施例的形成深沟槽隔离(dti)结构的方法的流程图。

具体实施方式

以下公开内容提供了许多不同的实施例或示例，用于实现本发明的不同特征。下文描述了组件和布置的具体实例，以简化本发明。当然，这些仅仅是示例，并非旨在限制本发明。例如，在以下说明书中的第二部件上或上方的第一部件的形成可包括第一部件和第二部件直接接触的实施例，还可包括在第一部件和第二部件之间形成附加部件，使第一部件和第二部件不直接接触的实施例。此外，本发明可以在各种实例中重复参考数字和/或字母。此重复是为了简化和清楚的目的，且本身并不决定所讨论的各种实施例和/或配置之间的关系。

此外，为了便于描述，本文使用空间关系术语，例如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等，以描述如图中所示的一个元件或部件与另一元件或部件的关系。空间关系术语旨在包含除附图所示的方向之外的使用或操作中的器件的不同方向。该装置可调整为其他方向(旋转90度或者面向其他方向)，而其中所使用的空间关系描述可做相应解释。

根据各种示例性实施例提供深沟槽隔离(dti)结构及其形成方法。示出了形成dti结构的中间阶段。而且，根据各种示例性实施例提供具有dti结构的各种图像传感器。讨论实施例的一些变型。在各附图和说明性实施例中，相同的参考数字用于指示相同的元件。各种实施例包含设置于衬底内的相邻的感光元件(例如，光电二极管)之间的dti结构。dti结构具有由半导体材料形成的介电区和外延区。dti结构使得相邻的感光元件之间的串扰得以减少，且使得用于红和红外(包含近红外(nir)和远红外(fir))应用的量子效率得以提高。

图1至图5a示出了根据一些实施例的在形成dti结构中的中间阶段的截面图。根据一些实施例，dti结构可用于图像传感器芯片(例如前照式(fsi)图像传感芯片或背照式(bsi)图像传感器芯片)。参考图1，提供了衬底101。例如，衬底101可包含掺杂的或未掺杂的体硅，或绝缘体上半导体(soi)衬底的有源层。一般来说，soi衬底包含半导体材料层，例如，硅，其形成于绝缘体层上。例如，绝缘体层可为掩埋氧化物(box)层或氧化硅层。绝缘体层设置在衬底上，例如硅衬底或者玻璃衬底。或者，在一些实施例中，衬底101可包含：另一元素半导体，诸如锗；包含碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体；包括sige、gaasp、alinas、algaas、gainas、gainp和/或gainasp的合金半导体；或其组合。也可使用其它衬底，例如多层或者梯度衬底。衬底101具有第一表面101a和与第一表面101a相对的第二表面101b。第一表面101a也可称为正面101a，例如晶体管的有源器件形成于其上，且第二表面101b也可称为背面101b。如下文更加详细的描述，dti结构从衬底101的正面101a形成。本领域的技术人员应当理解可应用相似的方法从衬底101的背面101b形成dti结构

多个感光区103形成于衬底101内。感光区103包含各个感光器件(未示出)，例如，其可通过注入合适的杂质离子形成。在一些实施例中，杂质离子可被注入衬底101内的外延层(未示出)。感光器件配置为将光信号(例如，光子)转换为电信号，且可为pn结光电二极管、pnp光电晶体管、npn光电晶体管等。例如，感光区103可包含形成于p型半导体层(例如，衬底101的至少一部分)内的n型注入区。在这种实施例中，p型衬底可隔离并降低相邻的感光区103之间的电串扰。在一些实施例中，感光区103可布置为如从上方(图1中未示出，请参见图5b)观察的二维矩形阵列。

进一步参考图1，掩模层105、抗反射涂(arc)层107和光刻胶层109形成于衬底101的第一表面101a上。掩模层105可包含一个或多个氧化物(例如，氧化硅)和/或氮化物(例如，氮化硅)层，以在图案化过程中保护下方的衬底101。可利用任意合适的沉积工艺在衬底101上方毯式沉积掩模层105，例如原子层沉积(ald)、化学汽相沉积(cvd)、高密度等离子体cvd(hdp-cvd)、物理汽相沉积(pvd)、热氧化、热氮化等。掩模层105也可作为用于蚀刻arc层107的蚀刻停止层。

在形成掩模层105之后，在掩模层105上方毯式沉积arc层107和光刻胶层109。形成arc层107和光刻胶层109以有助于掩模层105的图案化。例如，arc层107有助于降低光刻过程中从下面的层的反射，且光刻胶层109可用于将图案转移至掩模层105。在一些实施例中，可利用与掩模层105相似的材料和方法形成arc层107，此处不重复描述。在实施例中，掩模层105可由氧化硅形成且arc层107可由氮化硅形成。

在一些实施例中，可利用光掩模(未示出)通过将光刻胶层109暴露于光(例如，紫外光)来图案化光刻胶层109，以包含多个开口111。然后，取决于使用正型抗蚀剂还是负型抗蚀剂来去除光刻胶层109的暴露的或未暴露的部分，以形成开口111。开口11可与设置于相邻的感光区103之间的衬底101的区域对准。然后，通过arc层107和掩模层105将(例如，利用合适的蚀刻工艺)光刻胶层109(例如，开口111)的图案转移至衬底101。

参考图2，光刻胶层109用作蚀刻掩模，以蚀刻下面的层。因此，多个凹槽201穿过arc层107和掩模层105形成并延伸到衬底101中。凹槽201从第一表面101a延伸到衬底101中，从而使得凹槽201的底部位于衬底101的第一表面101a和第二表面101b之间的中间水平处。衬底101的蚀刻可包含可接受的蚀刻工艺，其可在相对低的温度下进行(例如，低于400℃)，以降低对图像传感器芯片内的其他部件的损坏(例如，电组件、互连结构等)。蚀刻可为各向异性的，从而使得凹槽201的侧壁笔直、垂直且基本垂直于衬底101的第一表面101a和第二表面101b。而且存在工艺变型，使得凹槽201为略微锥形，因此凹槽201的侧壁基本垂直于(略微倾斜)第一表面101a和第二表面101b，例如成约88度至约90度之间的倾斜角α。在一些实施例中，其中衬底由硅形成，利用干法蚀刻方法进行蚀刻，包括但不限于感应耦合等离子体(icp)、变压器耦合等离子体(tcp)、电子回旋共振(ecr)、反应性离子蚀刻(rie)等。例如，工艺气体包含含氟气体(例如sf6、cf4、chf3、nf3)、含氯气体(例如cl2)、br2、hbr、bcl3和/或类似气体。在一些实施例中，蚀刻过程中消耗光刻胶层109。在其他实施例中，例如，在灰化和/或湿剥离工艺中去除光刻胶层109的剩余部分。

在得到的结构中，凹槽201延伸到衬底101内且设置于相邻的感光区103之间。在一些实施例中，凹槽201的深度d1介于约1.5μm和约7μm之间，且凹槽201的宽度w1介于约0.05μm和约0.3μm之间。但是，应当理解，本说明书上下文所列举的值仅为示例，并且可被更改为不同的值。例如，凹槽201的宽高比d1/w1介于约5和约50之间。凹槽201的底部表面可为圆形且在横截面图中具有u形。每个凹槽201的圆形部分都可以从相应凹槽201的第一垂直侧壁到相应凹槽201的第二垂直侧壁的所有位置弯曲，且第二垂直侧壁与第一垂直侧壁相对。

作为蚀刻工艺的结果，暴露于凹槽201内的衬底102的表面被损坏(例如，由于蚀刻原子的撞击)。该损坏可包含原子位移、空缺等，其以“x”符号表示。当得到的dti结构用于隔离感光像素时，该损坏的表层使得感光像素的暗电流(例如，当未暴露于光下时，光电二极管器件产生电流)增加。该损坏的表层也使得白像素增加，当未暴露于光下时其为产生暗电流的像素。因此，如图3所示，损坏的表面层减少和/或在损坏去除步骤中被去除。在一些实施例中，损坏的表层可具有介于约3nm和约20nm之间的厚度t1。

进一步参考图2，在示出的实施例中，在形成凹槽201之前，各感光区103形成于衬底101内。在其他实施例中，在形成凹槽201之前，单个连续的感光区可形成于衬底101内。在这种实施例中，凹槽201将单个连续的感光区分成各感光区103。在其他实施例中，在形成凹槽201之后，各感光区103形成于衬底101内。

参考图3，进行损坏去除步骤，以去除凹槽201内的损坏的表层。在一些实施例中，去除层的厚度可至少等于约t1(见图2)。因此，在损坏去除步骤之后，移位、空缺等被去除。该损坏去除步骤可包括湿蚀刻，其可当把掩模层105和arc层107用作组合蚀刻掩模时利用含碱(含碱性)溶液来进行。在其他实施例中，可去除arc层107并将掩模层105用作蚀刻掩模。在一些实施例中，其中衬底101由硅形成，四甲基氢氧化铵(tmah)用于损坏去除步骤。在其他实施例中，nh4oh、氢氧化钾(koh)、氢氧化钠(naoh)等用于去除损坏的表层。去除的表层的厚度可以介于约10nm和约100nm之间，例如约50nm。

由于用于损坏去除步骤中的湿法蚀刻工艺的各向异性性质，所以凹槽201被转换为凹槽301，其具有带刻面的侧壁(facetedsidewall)。在一些实施例中，其中第一表面101a是衬底101的(100)表面，每个凹槽310都具有上部301a、中部301b和下部301c，从而使得中部301b插入上部301a和下部301c之间。中部301b具有基本垂直的侧壁303b，具有介于约88度和约90度之间的倾斜角β。上部301a具有倾斜的侧壁303a，其暴露衬底101的(111)表面平面。因此，倾斜的侧壁303a具有约54.7度的倾斜角γ。下部301c具有倾斜面303c，其组合形成凹槽301的底部表面。在一些实施例中，倾斜面303c形成于衬底101的(111)表面平面上。因此，倾斜面303c具有约54.7度的倾斜角γ。在一些实施例中，凹槽301可具有介于约1.0μm和约7.0μm之间的深度d2，且凹槽301的中部301b可具有介于约100nm和约300nm之间的宽度w2。在一些实施例中，凹槽301的形状取决于工艺参数，例如，损坏去除步骤的持续时间。在其他实施例中，下部301c可具有水平面(未示出)，该水平面具有(100)晶体取向，其连接形成于衬底101的(111)表面上的两个倾斜面(与倾斜面303c相似)。

如下文更加详细的描述，包括具有合适的半导体材料的一个或多个外延层的外延区形成于凹槽301内。可依据外延区的期望的吸收特性选择该一个或多个外延层的半导体材料。在一些实施例中，其中，期望吸收红、近红外(nir)和远红外(fir)波段，半导体材料可包含ge、第iv-iv族半导体材料，例如sige等。在其他实施例中，半导体材料可包含第iii-v族半导体材料，例如gaas等。在一些实施例中，利用选择性外延生长(seg)工艺，包含例如si1-xgex(0≤x≤1)层的一个或多个外延层的外延区形成于凹槽301内。在一些实施例中，形成si1-xgex，其中x是ge的原子分数，x＝0对应si且x＝1对应ge。在一些实施例中，利用原子压力化学汽相沉积(apcvd)、低压化学汽相沉积(lpcvd)、降压化学汽相沉积(rpcvd)、超高真空化学汽相沉积(uhvcvd)等，在约350℃至约750℃的温度下执行seg工艺。例如geh4、geh3ch3、(geh3)2ch2等的工艺气体可用作用于ge的源气体(sourcegas)。例如sih4、sih2cl2、sicl4等的工艺气体可用作si的源气体。hcl可用作蚀刻剂且h2可用作载气。在一些实施例中，一个或多个si1-xgex层可利用b、p或as进行原位掺杂，以获得所需导电性的层。在一些实施例中，b2h6、ph3和ash3可分别用作b、p和as的源气体。通过在约350℃至约750℃的低温下执行seg工艺，有利地增加了外延层的临界厚度。

参考图4，利用低温外延，包含b掺杂si(si:b)的第一外延层401形成于凹槽210内。在一些实施例中，除了形成于凹槽301的侧壁和底部上的第一外延层401，具有不同于第一外延层401的蚀刻选择性的si:b的非晶层(未示出)形成于arc层107的上方。随后，利用合适的干或湿蚀刻工艺选择性地去除非晶层。在一些实施例中，第一外延层401的厚度为介于约50nm和约100nm之间。

第二外延层403形成于第一外延层401上方的凹槽301内。在一些实施例中，利用seg工艺，第二外延层403可由p掺杂的si1-ygey(sige:p)形成。在一些实施例中，在形成sige:p时，可逐渐增加ge源气体的量。在这种实施例中，也可增加ge的原子分数y。在所示实施例中，ge的原子分数y随着第二外延层403厚度的增加而从0增加到约0.6。在一些实施例中，第二外延层403的厚度介于约50nm和约100nm之间。然而，应当理解，这些值仅是示例，且可被更改为不同的值。

第三外延层405形成于第二外延层403上方的凹槽301内。在一些实施例中，利用seg工艺，第三外延层405可由b掺杂的si1-zgez(sige:b)形成。在其他实施例中，利用seg工艺，第三外延层405可由b掺杂的si(si:b)形成。在所示的实施例中，sige:b中的ge的原子分数约为0.6。在一些实施例中，第三外延层405的厚度介于约10nm和约30nm之间。然而，应当理解，这些值仅是示例，且可被更改为不同的值。

如图4所示，第一外延层401、第二外延层403和第三外延层405的顶面是带刻面的表面，从而使得刻面的取向随着外延层填充凹槽301而改变。在一些实施例中，第二外延层403的顶面的第一部分409a和第三外延层405的顶面的第一部分411a可具有介于约70度和约80度之间的倾斜角，且第二外延层403的顶面的第二部分409b和第三外延层405的顶面的第二部分411b可具有介于约45度和约55度之间的倾斜角。

在一些实施例中，在形成第一外延层401、第二外延层403和第三外延层405之后，用介电材料407填充凹槽301的剩余部分。在一些实施例中，介电材料407可包括氧化物，例如氧化硅，且可利用ald、cvd、热氧化等形成。在一些实施例中，介电材料407可使相邻的感光区103彼此电隔离。

参考图5a，平坦化介电材料407，从而使得介电材料407的最顶部表面基本与衬底101的第一表面101a共面。在一些实施例中，平坦化工艺也去除掩模层105和arc层107。在一些实施例中，可利用化学机械抛光(cmp)工艺、研磨工艺、蚀刻工艺等平坦化介电材料407。每个凹槽201内的第一外延层401、第二外延层403、第三外延层405和介电材料407的一部分形成相应的dti结构501。每个凹槽301内的第一外延层401、第二外延层403和第三外延层301的一部分可统称为相应的dti结构501的外延区503。每个凹槽301内的介电材料407的一部分也可称为相应的dti结构501的介电区505。通过dti结构501的外延区503包含ge，相比于由纯si形成的外延区，有利地增强了具有介于约0.6μm和1.55μm之间的波长(红和nir波段)的光的吸收。

图5b示出dti结构501的顶视图。在一些实施例中，dti结构501形成栅格，其将每个感光区103与像素阵列中的相邻的感光区103分开。在所示实施中，dti结构501形成多个条带(strip)，其包含沿x方向延伸的多个第一条带和沿y方向延伸的多个第二条带，y方向垂直于x方向。因此，多个第一条带与多个第二条带形成栅格图案，衬底101的多个部分(例如，具有设置于其内的感光区103)通过栅格彼此分开并被栅格限定。

图5c示出根据一些实施例的图5a中所示的衬底101的区域507的放大的视图。区域507包含插入相邻的dti结构501之间的衬底的一部分。图5c进一步示出x方向的折射率n的轮廓509，其中x方向平行衬底101的第一表面101a并从一个dti结构501延伸至相邻的dti结构501。由于dti结构501的外延区503内ge的原子分数的梯度，该折射率也具有梯度，随着ge原子分数的增加折射率增加。因此，区域507具有折射率n的不均匀的轮廓509。因此，从第一表面101a进入的光(箭头511所示)向高折射率的区域弯曲并有效地聚焦至高折射率(例如，外延区503)的区域。通过聚焦dti结构501的外延区503的光，至外延区503的光偶和效率增加，其进一步提高了图像传感器芯片的红/nir性能。而且，该折射率的非均匀轮廓509进一步减少了相邻的感光区103之间的串扰。进一步参考图5a，在一些实施例中，通过缩减相邻的dti结构501之间距离而不缩减外延区503的厚度，进一步增加用于红/nir波段的图像传感器芯片的量子效率。例如，通过将距离l1从约1000nm缩减至约300nm，外延区503的体积百分比可以从约14％增加至约47％。

图6a示出了根据一些实施例的衬底101内的dti结构601的截面图，其中图6b示出了衬底101的区域607的放大的视图。所示实施例的dti结构601与如上参考图5a至图5c所述的dti结构501的区别在于外延区603的结构，而介电区605与dti结构501的介电区505相似。在所示实施例中，每个外延区603都包含包括si的多个第一外延层609(图6a中未清晰示出，但如图6b所示)和包括si1-zgez的多个第二外延层611(6a中未清晰示出，但如图6b所示)，其以交替的方式形成。在所示实施例中，第一外延层609和第二外延层611形成超晶格结构，且阶段613包括第一外延层609中的一个和第二外延层611中的一个。在一些实施例中，可利用与如上参考图4至图5c所述的dti结构501的外延区503的各种外延层相似的方法形成第一外延层609和第二外延层611，且此处不重复描述。在一些实施例中，第二外延层611中的ge的原子分数z可介于约0.1和约1.0之间，第一外延层609的厚度介于约3nm和约20nm之间，第二外延层611的厚度介于约3nm和约20nm之间，且每个外延区603的阶段613的数目都介于约5和约50之间。通过形成具有超晶格结构的外延区603，形成多量子阱结构，其有利于增强吸收大于约1.5μm(远红外(fir)波段)的波长的光。在一些实施例中，dti结构601形成与图5b中所示的栅格相似的栅格。

图7至图9分别示出根据一些实施例的bsi图像传感器芯片700、800和900的一部分。在一些实施中，例如如上分别参考图5a和图6a所述的dti结构501和601的dti结构用于bsi图像传感器芯片700、800和900。在一些实施例中，配置bsi图像传感器芯片700、800和900，从而使得感光区103感测到的光从衬底101的背面101b进入衬底101。参考图7，bsi图像传感器芯片700包含衬底101内的dti结构701，从而使得dti结构701形成与图5b中所示相似的栅格。在一些实施例中，dti结构701可具有与如上分别参考图5a和图6a所述的dti结构501或601相似的结构，此处不重复描述。dti结构701从衬底101的正面101a朝向衬底101的背面101b延伸。感光区103插入相邻的dti结构701之间。

在一些实施例中，一个或多个有源和/或无源器件703(为了说明的目的，在图7中示为单个晶体管)形成于衬底101的正面101a上。一个或多个有源和/或无源器件703可包含n型金属氧化物半导体(nmos)器件和/或p型金属氧化物半导体(pmos)器件，例如晶体管、电容器、电阻器、二极管、光电二极管、保险丝等。本领域技术人员应理解，以上示例是用于说明目的，而非意欲以任何形式限制本发明。对于特定应用来说，也可使用其他电路。

互连结构705形成于衬底101的正面101a上。互连结构705可包含通过使用任何合适的方法(例如镶嵌、双镶嵌等)形成的导电部件(例如，包含铜、铝、钨、其组合等的导线和通孔)的层间介电(ild)层707和/或一个或多个金属层间介电(imd)层709。ild707和imd709可包含具有设置于这种导电部件之间的例如低于约4.0或甚至是2.0的k值的低k介电材料。在一些实施例中，ild707和imd709可由例如通过使用任意合适的方法(例如旋涂、化学汽相沉积(cvd)、等离子体增强的cvd(pecvd)等)形成的磷硅酸盐玻璃(psg)、硼磷硅酸盐玻璃(bpsg)、氟硅酸盐玻璃(fsg)、sioxcy、旋涂玻璃、旋涂聚合物、碳化硅材料、其化合物、其复合物、其组合物等制成。互连结构电连接各种有源和/或无源器件(例如感光区104)，以在bsi图像传感器芯片700内形成电路。

在一些实施例中，钝化层711形成于互连结构705上。钝化层711可由具有大于3.9的k值的非低k介电材料形成。在一些实施例中，钝化层711可包含一个或多个氧化硅层、氮化硅层等，且可利用cvd、pecvd、热氧化等形成。

底部抗反射涂(barc)层713形成于衬底101的背面101b上。在一些实施例中，barc层713包括合适的介电材料，例如氧化硅、氮化硅、氮氧化硅、氧化铪、氧化钽或其组合，但是也可使用其他材料。在一些实施例中，可利用ald、cvd、pecvd、pvd、金属有机化学汽相沉积(mocvd)等形成barc层713。

金属栅格715可形成于barc层713的上方，从而使得金属栅格715的壁与相应的dti结构701对准。在一些实施例中，金属栅格715可包括钛、氮化钛、钽、氮化钽、铝、铜、镍、钨、其合金等且可利用cvd、pvd、mocvd、pdv、镀敷等形成。滤色器层717形成于金属栅格715上方。在一些实施例中，滤色器层717包括介电层719，例如，多个滤色器721形成于其内的氧化硅层。在一些实施例中，滤色器721与相应的感光区103对准。滤色器721可包括聚合材料或树脂，例如聚甲基丙烯酸甲酯(pmma)、聚甲基丙烯酸甘油酯(pgma)等，其包含着色颜料。

微透镜723的阵列形成于滤色器层717的上方。在一些实施例中，微透镜723与相应的滤色器721和相应的感光区103对准。微透镜723由任意材料制成，其被图案化并形成透镜，例如高透射率的丙烯酸聚合物。在实施例中，利用液态的材料通过例如旋涂技术形成微透镜层。也可使用其他方法，例如cvd、pvd等。利用合适的光刻和蚀刻方法图案化用于微透镜层的平面材料，以图案化与有源感光器件的阵列对应的阵列中的平面材料。然后，回流平面材料，以形成用于微透镜723的适当的弯曲表面。之后，利用例如uv处理使微透镜723弯曲。在一些实施例中，在形成微透镜723之后，bsi图像传感器芯片700可经受进一步的处理，例如封装。

图8示出了根据一些实施例的bsi图像传感器芯片800。可利用与如上参考图7所述的bsi图像传感器芯片700相似的材料和方法形成bsi图像传感器芯片800，此处不重复描述。bsi图像传感器芯片800与bsi图像传感器芯片700的不同之处在于衬底101的背面101b的结构。在所示实施例中，减薄衬底101的背面101b直到暴露dti结构701。在一些实施例中，利用cmp工艺、研磨工艺、蚀刻工艺等减薄衬底101的背面101b。在一些实施例中，dti结构701的最上部表面与衬底101的的背面101b基本共面。

图9示出了根据一些实施例的bsi图像传感器芯片900。可利用与如上参考图7所述的bsi图像传感器芯片700相似的材料和方法形成bsi图像传感器芯片900，此处不重复描述。在所示实施例中，dti结构701从衬底101的背面101b形成，而bsi图像传感器芯片700的dti结构701从衬底101的正面101a形成。在这种实施例中，形成一个或多个有源和/或无源器件703、互连结构705和/或钝化层711之后，可形成dti结构701。在一些实施例中，衬底101可包括插入相邻的感光区103之间的浅沟槽隔离(sti)区901。在一些实施例中，可通过图案化衬底101的正面101a以在衬底101内形成沟槽并用合适的介电材料填充该沟槽来形成sti结构。sti区901可以与相应的dti结构701对准。

图10和图11分别示出根据一些实施例的fsi图像传感器芯片1000和1100的一部分。在一些实施例中，配置fsi图像传感器芯片1000和1100，从而使得感光区103感测到的光从衬底101的正面101a进入衬底101。在一些实施例中，可利用与如上参考图7至图9分别所述的bsi图像传感器芯片700、800和900相似的材料和方法形成fsi图像传感器芯片1000和1100，此处不重复描述。参考图10，dti结构701从衬底101的背面101b形成。在这种实施例中，形成一个或多个有源和/或无源器件703、互连结构705、滤色器层717和/或微透镜723之后，可形成dti结构701。参考图11，dti结构701从衬底101的正面101a形成。

图12是示出了根据一些实施例的形成深沟槽隔离(dti)结构的方法1200的流程图。方法1200始于步骤1201，其中如上参考图1和2所述，凹槽(例如图2中所示的凹槽201)形成于衬底(例如图1中所示的衬底101)内。在步骤1203中，如上参考图3所述，去除该凹槽的侧壁和底部损坏的部分。在一些实施例中，如上参考图3所述，损坏去除步骤将该凹槽转换为带刻面的凹槽(例如图3中所示的凹槽301)。在步骤1205中，如上参考图4、图5a至图5c、图6a和图6b所述，外延区(例如图5a和6a中所示的外延区503和603)形成于带刻面的凹槽的侧壁和底部上。在步骤1207中，如上参考图4、图5a至图5c、图6a和图6b所述，用介电材料(例如图4中所示的介电材料407)填充带刻面的凹槽，以形成介电区(例如图5a和图6a中分别所示的介电区505和605)。

此处示出的各种实施例适于形成图像传感器的深沟槽隔离结构，其可提供一些优势。通过深沟槽隔离结构包含具有sige的一个或多个外延层，可有利地提高红、nir和fir条件下的光的吸收系数。而且，此处示出的实施例有利地减少了图像传感器的相邻感光区之间的串扰。

根据实施例，一种方法包含在衬底内形成多个感光区。凹槽形成于该衬底内，该衬底包括第一半导体材料，该凹槽被插入相邻的感光区之间。通过沿着该凹槽的侧壁去除该衬底的被损坏的层来扩大该凹槽，从而形成扩大的凹槽。在该扩大的凹槽的侧壁和底部上形成外延区，该外延区的至少一部分包括第二半导体材料，该第二半导体材料与第一半导体材料不同。在该外延区上形成电解质区，该外延区沿该介电区的侧壁延伸。

根据另一实施例，一种方法包含在衬底内形成多个感光区，该衬底包括第一半导体材料。多个带刻面的凹槽形成于该衬底内，多个带刻面的凹槽的每一个都被插入相应相邻的感光区之间。外延区形成于多个带刻面的凹槽内，该外延区包括第二半导体材料，该半导体材料不同于该第一半导体材料。用介电材料填充多个带刻面的凹槽。

根据又一实施例，半导体结构包括：衬底，该衬底包括第一半导体材料；该衬底内的感光区；以及邻近该感光区的深沟槽隔离(dti)结构，该dti结构从该衬底的第一表面延伸至该衬底内。该dti结构包括：外延区，该外延区包括第二半导体材料，该第二半导体材料不同于该第一半导体材料；以及介电区，该外延区沿着该介电区的侧壁延伸。

本发明的实施例提供了一种形成半导体结构的方法，包括：在衬底中形成多个感光区；在所述衬底中形成凹槽，所述衬底包括第一半导体材料，所述凹槽插入在相邻的感光区之间；通过沿着所述凹槽的侧壁去除所述衬底的被损坏的层以扩大所述凹槽；在扩大的凹槽的侧壁和底部上形成外延区，所述外延区的至少一部分包括第二半导体材料，所述第二半导体材料不同于所述第一半导体材料；以及在所述外延区上形成介电区，所述外延区沿着所述介电区的侧壁延伸。

根据本发明的一个实施例，其中，形成所述外延区包括形成所述第二半导体材料的一个或多个外延层。

根据本发明的一个实施例，其中，形成所述外延区包括形成所述第一半导体材料和所述第二半导体材料的交替的外延层。

根据本发明的一个实施例，其中，形成所述凹槽包括在所述衬底上执行各向异性干蚀刻工艺。

根据本发明的一个实施例，其中，去除所述被损坏的层包括在所述衬底上执行各向异性湿蚀刻工艺。

根据本发明的一个实施例，其中，形成所述介电区包括：用介电材料填充所述扩大的凹槽；以及平坦化所述介电材料。

根据本发明的一个实施例，其中，所述扩大的凹槽的侧壁和底部具有一个或多个刻面。

本发明的实施例还提供了一种形成半导体结构的方法，包括：在衬底中形成多个感光区，所述衬底包括第一半导体材料；在所述衬底中形成多个带刻面的凹槽，所述多个带刻面的凹槽的每个都插入相应邻近的感光区之间；在所述多个带刻面的凹槽中形成外延区，所述外延区包括第二半导体材料，所述第二半导体材料不同于所述第一半导体材料；以及用介电材料填充所述多个带刻面的凹槽。

根据本发明的一个实施例，其中，形成所述多个带刻面的凹槽包括：在所述衬底上执行第一蚀刻工艺，以在所述衬底中形成多个凹槽；以及在所述衬底上执行第二蚀刻工艺，所述第二蚀刻工艺去除所述多个凹槽的侧壁和底部的一部分，以形成所述多个带刻面的凹槽。

根据本发明的一个实施例，其中，所述第一蚀刻工艺是各向异性干蚀刻工艺，并且其中，所述第二蚀刻工艺是各向异性湿蚀刻工艺。

根据本发明的一个实施例，其中，形成所述外延区包括：沿着所述多个带刻面的凹槽的侧壁和底部形成所述第一半导体材料的第一外延层；以及在所述第一外延层上方形成所述第二半导体材料的第二外延层。

根据本发明的一个实施例，其中，利用选择性外延生长工艺形成所述第一外延层和所述第二外延层。

根据本发明的一个实施例，方法还包括：平坦化所述介电材料，所述介电材料的最上部表面与所述衬底的最上部表面齐平。

根据本发明的一个实施例，其中，所述第一半导体材料是si，并且其中，所述第二半导体材料是sige。

本发明的实施例还提供了一种半导体结构，包括：衬底，所述衬底包括第一半导体材料；感光区，位于所述衬底中；以及深沟槽隔离(dti)结构，邻近所述感光区，所述深沟槽隔离结构从所述衬底的第一表面延伸至所述衬底中，所述深沟槽隔离结构包括：外延区，包括第二半导体材料，所述第二半导体材料不同于所述第一半导体材料；和介电区，所述外延区沿着所述介电区的侧壁延伸。

根据本发明的一个实施例，其中，所述第一半导体材料是si，并且其中，所述第二半导体材料是sige或iii-v族半导体材料。

根据本发明的一个实施例，其中，所述外延区具有带刻面的侧壁。

根据本发明的一个实施例，半导体结构还包括位于所述衬底的第一表面上的有源器件。

根据本发明的一个实施例，半导体结构还包括位于所述衬底的第二表面上的有源器件，所述衬底的第二表面与所述衬底的第一表面相对。

根据本发明的一个实施例，其中，所述外延区插入在所述衬底和所述介电区之间。

上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个实施例。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。