一种高速SOI‑LIGBT的利记博彩app

本发明属于功率半导体技术领域，涉及一种高速SOI-LIGBT(Lateral Insulated Gate Bipolar Transistor，横向绝缘栅双极型晶体管)。

背景技术：

IGBT作为一种双极型半导体功率器件，既有MOSFET输入阻抗高和驱动简单的优点，又有BJT电流密度高和低导通压降的优势，在高压大电流领域是其它的功率器件无法比拟的，这些优势促使IGBT在交通运输、智能电网和家用电器等众多领域独具优势。LIGBT由于可以与COMS工艺良好兼容，且SOI技术具有泄漏电流小，便于隔离等优势，因此，SOI LIGBT是单片功率集成芯片的核心元器件。LIGBT低的导通压降得益于漂移区内的电导调制效应。器件导通状态下，漂移区内存储大量电子空穴对，致使其导通压降降低。然而，在器件关断时，空穴可以通过发射极端的体接触区流出，而电子在集电极端没有泄放通道，电子消失主要靠与空穴的复合，这使器件拖尾电流变长、关断速度变慢和关断损耗变大。

为了解决LIGBT长拖尾电流问题，通常的做法是在P+集电区附近增加一个N+集电区，这样电子就可以通过N+集电区高速抽取出，器件关断速度被大大的加快。这种器件被称为短路阳极LIGBT(SA-LIGBT，Shorted Anode LIGBT)。SA-LIGBT带来一个严重的问题就是Snapback效应。一般的解决办法都是通过增大MOS模式下电子电流路径上P+集电区与N+集电区之间的电阻来克服Snapback效应。文献Juti-Hoon Chum，Dae-Seok Byeon，Jae-Keun Oh.，Min-Koo Han and Ysaln-lk Choi，【A Fast-Switching SOI SA-LIGBT without NDR region】提出的SSA-LIGBT就是利用P+集电区和N+集电区中间高电阻率漂移区来产生足够高的压降，使P+集电区/N缓冲区二极管在较低的电压下就发生电导调制效应，有效抑制Snapback效应，如图1所示。但是，SSA-LIGBT需要P+集电区和N+集电区之间有足够长的漂移区才能有效消除Snapback效应，这极大的增加芯片面积和限制器件的电流密度。为了解决这以问题，文献Long Zhang，Jing Zhu，Weifeng Sun，Yicheng Du，Hui Yu,，Keqin Huang and Longxing Shi，【A High Current Density SOI-LIGBT with Segmented Trenches in the Anode Region for Suppressing Negative Differential Resistance Regime】在SSA-LIGBT的P+集电区和N+集电区之间插入一个中间留有缝隙的隔离槽，从而增加电子路径上的电阻，减小P+集电区和N+集电区之间的距离，如图2所示。虽然这种方法可以消除Snapback效应，但是深槽制作会增加工艺难度和加工成本。此外，深槽处于集电极端，热载流子注入比较严重，将影响器件的稳定性和可靠性。

技术实现要素：

本发明的目的，就是针对上述问题，提出一种高速SOI-LIGBT。

本发明的技术方案是：一种高速SOI-LIGBT，包括自下而上的P衬底1、埋氧化层2和SOI层；所述的SOI层包括发射极结构、栅极结构、N漂移区3和集电极结构；所述发射极结构和集电极结构位于N漂移区3两侧；所述的发射极结构包括P阱区4、N+发射区5和P+体接触区6，N+发射区5和P+体接触区6位于P阱区4上表面，且N+发射区5位于靠近N漂移区一侧，N+发射区5和P+体接触区6的共同引出端为发射极；所述的栅极结构包括栅氧化层7和覆盖在栅氧化层7上的栅多晶硅8，栅氧化层7位于P阱区4之上且与N+发射区5和N漂移区3在有部分交叠，栅多晶硅8的引出端为栅电极；所述的集电极结构包括N缓冲区9、N+集电区10和位于N缓冲区9表面的P+集电区11，以及位于SOI层之上的绝缘层12和多晶硅电阻区13，N+集电区10位于远离N漂移区3结构一侧，多晶硅电阻区13覆盖在绝缘层12之上；所述的多晶硅电阻区13一侧通过导电材料14与N+集电区10电气连接，另一侧和P+集电区11的共同引出端为集电极。

进一步的，所述的N+集电区10和P+集电区11均位于N缓冲区9表面。

进一步的，所述的P+集电区11位于N缓冲区9表面，N+集电区10位于N漂移区3表面。

本发明的有益效果为，相对于传统的LIGBT，本发明实现高速、低功耗的优良性能；相比于传统的SA-LIGBT，本发明开辟了抑制Snapback效应的新途径，器件参数设计更加简单灵活。

附图说明

图1为传统的SSA-LIGBT结构示意图；

图2为在SSA-LIGBT的P+集电区和N+集电区之间插入一个中间留有缝隙的隔离槽后的结构示意图；

图3为本发明提出的实施例1元胞结构示意图；

图4为本发明提出的实施例2元胞结构示意图；

图5为本发明结构的等效电路图；

图6为本发明结构与传统LIGBT关断电流对比示意图；

具体实施方式

下面结合附图和实施例，详细描述本发明的技术方案：

实施例1

如图1所示，本例包括自下而上的P衬底1、埋氧化层2和SOI层；所述的SOI层包括发射极结构、栅极结构、N漂移区3和集电极结构；所述发射极结构和集电极结构位于N漂移区3两侧；所述的发射极结构包括P阱区4、N+发射区5和P+体接触区6，N+发射区5和P+体接触区6位于P阱区4上表面，且N+发射区5位于靠近N漂移区一侧，N+发射区5和P+体接触区6的共同引出端为发射极；所述的栅极结构包括栅氧化层7和覆盖在栅氧化层7上的栅多晶硅8，栅氧化层7位于P阱区4之上且与N+发射区5和N漂移区3在有部分交叠，栅多晶硅8的引出端为栅电极；所述的集电极结构包括N缓冲区9、N+集电区10和位于N缓冲区9表面的P+集电区11，以及位于SOI层之上的绝缘层12和多晶硅电阻区13，N+集电区10位于远离N漂移区3结构一侧，多晶硅电阻区13覆盖在绝缘层12之上；所述的多晶硅电阻区13一侧通过导电材料14与N+集电区10电气连接，另一侧和P+集电区11的共同引出端为集电极。

本例的工作原理为：

新器件正向导通时，电子从MOS沟道进入漂移区，流经N缓冲区从N+集电区进入多晶硅电阻区，再从集电极流出。电子流经N缓冲区和高电阻率多晶硅电阻区产生足够高的压降，使P+集电区往漂移区内注入空穴，从而发生电导调制效应，使器件在低电压下就进入双极模式，有效的消除Snapback效应。新器件在关断时，空穴被高速抽取并从发射极流出，电子通过N+集电区和多晶硅电阻区泄放掉，无需与空穴复合消失，极大的加快新器件的关断速度、降低其关断损耗。

实施例2

与实施例1相比，本例中P+集电区11位于N缓冲区9表面，N+集电区10位于N漂移区3表面；本例有效缓解多晶硅电阻区抑制Snapback效应压力，可适当提高多晶硅电阻区掺杂。