定向耦合器的利记博彩app

本发明涉及能够在宽频带中使用的定向耦合器(directional coupler)。

背景技术：

定向耦合器例如为了在手机、无线LAN通信设备等的无线通信设备的收发信号电路中检测收发信号的电平而使用。

作为现有的定向耦合器，众所周知有以下所述那样的结构的耦合器。该定向耦合器具备输入口、输出口、耦合口、终端口、主线路、副线路。主线路的一端被连接于输入口，主线路的另一端被连接于输出口。副线路的一端被连接于耦合口，副线路的另一端被连接于终端口。主线路与副线路进行电磁耦合。终端口例如经由具有50Ω的电阻值的终端电阻而被接地。在输入口输入高频信号，该高频信号从输出口被输出。从耦合口输出具有对应于被输入到输入口的高频信号的功率的功率的耦合信号。

作为表示定向耦合器的特性的主要的参数，有插入损失、耦合度、隔离度(isolation)、方向性以及耦合口的反射损失。以下，对它们的定义进行说明。首先，在功率P1的高频信号被输入到输入口的情况下，将从输出口输出的信号的功率设定为P2，将从耦合口输出的信号的功率设定为P3，将从终端口输出的信号的功率设定为P4。另外，在功率P02的高频信号被输入到输出口的情况下，将从耦合口输出的信号的功率设定为P03。另外，在功率P5的高频信号被输入到耦合口的情况下，将在耦合口上被反射的信号的功率设定为P6。另外，分别以记号IL、C、I、D、RL来表示插入损失、耦合度、隔离度、方向性以及耦合口的反射损失。它们由以下的式进行定义。

IL＝10log(P2/P1)[dB]

C＝10log(P3/P1)[dB]

I＝10log(P03/P02)[dB]

D＝10log(P4/P3)[dB]

RL＝10log(P6/P5)[dB]

在现有的定向耦合器中，因为被输入到输入口的高频信号的频率越是变高则耦合度越是变大，所以会有所谓耦合度的频率特性非平坦的问题。所谓耦合度变大是指在将耦合度表示为-c(dB)的时候c的值变小。

在中国专利第102832435B号中记载有用于解决上述的技术问题的定向耦合器。在中国专利第102832435B号所记载的定向耦合器中，副线路被分成第1副线路和第2副线路。第1副线路的一端被连接于耦合口。第2副线路的一端被连接于终端口。在第1副线路的另一端与第2副线路的另一端之间设置有相位转换部。相位转换部相对于通过信号产生具有在规定的频带中随着频率变高在0度以上且180度以下的范围内单调递增的绝对值的相位的偏移。相位转换部具体来说是低通滤波器。

然而，近年来，LET(Long Term Evolution(长期演进技术))标准的移动通信系统被实用化，LET标准的发展标准、即LET-Advanced标准的移动通信系统的实用化正在被研讨。对于LET-Advanced标准中的主要技术之一而言，存在载波聚合(Carrier Aggregation，以下也称为CA)。CA是一种同时使用称为元件载体(Component Carrier)的多个载体并能够进行宽频带传输的技术。

在对应于CA的移动通信设备中，多个频带被同时使用。因此，在对应于CA的移动通信设备中，要求对于多个频带的多个信号来说能够利用的定向耦合器、即在宽频带中能够使用的定向耦合器。

另外，在被用于无线通信设备的定向耦合器中，即使将输入口和输出口颠倒过来并且将耦合口和终端口颠倒过来进行使用，也会有要求获得与将它们颠倒过来之前相同的特性(以下称之为双向性)的情况。作为该双向性被要求的情况的例子，可以列举由被设置于将发送信号提供给天线的发送系电路的定向耦合器来检测发送信号的电平并且检测发送信号在天线上反射而产生的反射波信号的电平的情况。由定向耦合器来检测反射波信号的电平的理由是为了以该反射波信号的电平变得充分小的形式调整被设置于发送电路与天线之间的阻抗整合元件的特性。在该例子中，在由定向耦合器来检测发送信号的电平的时候发送信号被输入到输入口并从输出口输出，从耦合口输出具有对应于发送信号的电平的功率的信号。另一方面，在由定向耦合器来检测反射波信号的电平的时候反射波信号被输入到输出口并从输入口输出，从终端口输出具有对应于反射波信号的电平的功率的信号。

在日本专利申请公开2014-57207号公报中记载有能够在宽频带使用并且具有双向性的定向耦合器。在日本专利申请公开2014-57207号公报所记载的定向耦合器中，副线路具有与主线路的耦合强的第一耦合部、耦合弱且比第一耦合部更形成于耦合口侧的第二耦合部、耦合弱且比第一耦合部更形成于隔离口(终端口)侧的第三耦合部、在第一耦合部与第二耦合部之间进行延伸并且具有对应于使用频带的波长的四分之一以上的长度的非耦合部即第一非耦合部、在第一耦合部与第三耦合部之间进行延伸并且具有对应于使用频带的波长的四分之一以上的长度的非耦合部即第二非耦合部。

在中国专利第102832435B号所记载的定向耦合器中，在低通滤波器的截止频率以上的频带中，隔离度不会成为足够的大小。即，在将隔离度表示为-i(dB)的时候，在中国专利第102832435B号所记载的定向耦合器中，在低通滤波器的截止频率以上的频带中i的值不会成为足够的大小。因此，中国专利第102832435B号所记载的定向耦合器在低通滤波器的截止频率以上的频带中不发挥功能。

在此，在中国专利第102832435B号所记载的定向耦合器中，就在低通滤波器的截止频率以上的频带中上述的i值不会成为足够的大小的理由作如下说明。在该定向耦合器中，形成有仅通过第1电容器来连接第1副线路和低通滤波器的连接点与地线(ground)之间的路径、仅通过第2电容器来连接第2副线路和低通滤波器的连接点与地线之间的路径。因此，在低通滤波器的截止频率以上的频带中，从第1副线路朝着低通滤波器的高频信号的大部分经由第1电容器而流到地线，从第2副线路朝着低通滤波器的高频信号的大部分经由第2电容器而流到地线。因此，在该定向耦合器中，高频信号的大部分在低通滤波器的截止频率以上的频带中不通过低通滤波器。

根据以上所述，在中国专利第102832435B号所记载的定向耦合器中，能够使用的频带被限制在低于低通滤波器的截止频率的频带。因此，在中国专利第102832435B号所记载的技术中，实现在宽频带中能够使用的定向耦合器是困难的。

在日本专利申请公开2014-57207号公报所记载的定向耦合器中，副线路具备具有分别对应于使用频带的波长的四分之一以上的长度的2个非耦合部。2个非耦合部的各个非常长。例如，如果将使用频率设为3GHz的话则波长为10cm，且2个非耦合部的各自的长度为2.5cm以上。在日本专利申请公开2014-57207号公报中，由漩涡状的细长线路来构成2个非耦合部的各个。在日本专利申请公开2014-57207号公报所记载的定向耦合器中，因为需要非常长的2个非耦合部，所以存在所谓定向耦合器的占有面积变大的问题。

技术实现要素：

本发明的目的在于，提供一种在宽频带中能够使用且具有双向性并且能够减小占有面积的定向耦合器。

本发明的定向耦合器具备第1口、第2口、第3口、第4口、连接第1口和第2口的主线路、分别由相对于主线路进行电磁耦合的线路构成的第1副线路部、第2副线路部以及第3副线路部、第1整合部、第2整合部。

第1～第3副线路部和第1以及第2整合部分别具有位于互相相反侧的第1端部以及第2端部。第1副线路部的第1端部被连接于第3口。第1整合部的第1端部被连接于第1副线路部的第2端部。第2副线路部的第1端部被连接于第1整合部的第2端部。第2整合部的第1端部被连接于第2副线路部的第2端部。第3副线路部的第1端部被连接于第2整合部的第2端部。第3副线路部的第2端部被连接于第4口。

第1整合部和第2整合部的各个相对于通过那里的信号产生相位的变化。第1整合部和第2整合部的各个具有连接其第1端部和第2端部的第1路径、连接第1路径和地线的第2路径。第1路径包含第1电感器。第2路径包含被串联连接的第1电容器和第2电感器。

本发明的定向耦合器也可以进一步具备用于将第1～第4口、主线路、第1～第3副线路部、以及第1以及第2整合部一体化的层叠体。层叠体包含被层叠的多层电介质层和多层导体层。第1以及第2电感器的各个也可以使用多层导体层中的一层以上导体层来进行构成。第1电容器也可以使用多层导体层中的2层以上导体层来进行构成。

在本发明的定向耦合器中，相对于主线路的第2副线路部的耦合的强度也可以大于相对于主线路的第1副线路部的耦合的强度以及相对于主线路的第3副线路部的耦合的强度。

另外，在本发明的定向耦合器中，第1电感器也可以具有位于互相相反侧的第1端部以及第2端部，第2电感器具有在电路结构上最接近于第1路径的第1端部、在电路结构上最接近于地线的第2端部，第1电容器被设置于第1电感器的第1端部与第2电感器的第1端部之间。在该情况下，第2路径也可以进一步具有被设置于第1电感器的第2端部与第2电感器的第1端部之间的第2电容器。

另外，在本发明的定向耦合器中，第1路径也可以进一步具有相对于第1电感器被串联连接的第3电感器。在该情况下，第2电感器也可以具有在电路结构上最接近于第1路径的第1端部、在电路结构上最接近于地线的第2端部，第1电容器被设置于第1电感器和第3电感器的连接点与第2电感器的第1端部之间。

另外，在本发明的定向耦合器中，第2电感器也可以具有0.1nH以上的电感。

根据本发明，通过以具备第1～第3副线路部以及第1以及第2整合部的形式构成定向耦合器，从而能够实现在宽频带中能够进行使用并且具有双向性的定向耦合器。另外，本发明的定向耦合器不需要高频信号的波长的四分之一以上的长度的线路。由此，根据本发明，能够实现在宽频带中能够使用并且具有双向性而且能够减小占有面积的定向耦合器。

本发明的其他目的、特征以及益处由以下的说明而变得十分明了。

附图说明

图1是表示本发明的第1实施方式所涉及的定向耦合器的电路结构的电路图。

图2是本发明的第1实施方式所涉及的定向耦合器的使用例的电路图。

图3是本发明的第1实施方式所涉及的定向耦合器的立体图。

图4是表示图3所表示的定向耦合器的层叠体的内部的立体图。

图5是表示图3所表示的定向耦合器的层叠体的内部的一部分的立体图。

图6A～图6D是分别表示图3所表示的定向耦合器的层叠体中的第1层～第4层电介质层的上面的说明图。

图7A～图7D是分别表示图3所表示的定向耦合器的层叠体中的第5层～第8层电介质层的上面的说明图。

图8A～图8D是分别表示图3所表示的定向耦合器的层叠体中的第9层～第12层电介质层的上面的说明图。

图9A～图9D是分别表示图3所表示的定向耦合器的层叠体中的第13层～第16层电介质层的上面的说明图。

图10A～图10D是分别表示图3所表示的定向耦合器的层叠体中的第17层～第20层电介质层的上面的说明图。

图11A～图11D是分别表示图3所表示的定向耦合器的层叠体中的第21层～第24层电介质层的上面的说明图。

图12是表示第1比较例的定向耦合器的电路结构的电路图。

图13是表示第1比较例的定向耦合器中的插入损失的频率特性的特性图。

图14是表示第1比较例的定向耦合器中的耦合度的频率特性的特性图。

图15是表示第1比较例的定向耦合器中的隔离度的频率特性的特性图。

图16是表示第1比较例的定向耦合器中的耦合口的反射损失的频率特性的特性图。

图17是表示本发明的第1实施方式所涉及的定向耦合器中的插入损失的频率特性的特性图。

图18是表示本发明的第1实施方式所涉及的定向耦合器中的输入口的反射损失的频率特性的特性图。

图19表示本发明的第1实施方式所涉及的定向耦合器中的耦合度的频率特性的特性图。

图20是表示本发明的第1实施方式所涉及的定向耦合器中的隔离度的频率特性的特性图。

图21是表示本发明的第1实施方式所涉及的定向耦合器中的定向性的频率特性的特性图。

图22是表示本发明的第1实施方式所涉及的定向耦合器中的耦合口的反射损失的频率特性的特性图。

图23是表示本发明的第2实施方式所涉及的定向耦合器的电路结构的电路图。

具体实施方式

[第1实施方式]

以下，参照附图并就本发明的实施方式进行详细的说明。首先，参照图1并就本发明的第1实施方式所涉及的定向耦合器的电路结构作如下说明。如图1所示，本实施方式所涉及的定向耦合器1具备第1口(port)11、第2口12、第3口13、第4口14。定向耦合器1进一步具备连接第1口11和第2口12的主线路10、分别由相对于主线路10进行电磁耦合的线路构成的第1副线路部20A、第2副线路部20B以及第3副线路20C、第1整合部30A、以及第2整合部30B。第3口13和第4口14的一方例如通过具有50Ω的电阻值的终端电阻而被接地。

第1副线路部20A具有位于互相相反侧的第1端部20A1以及第2端部20A2。第2副线路部20B具有位于互相相反侧的第1端部20B1以及第2端部20B2。第3副线路部20C具有位于互相相反侧的第1端部20C1以及第2端部20C2。第1整合部30A具有位于互相相反侧的第1端部30A1以及第2端部30A2。第2整合部30B具有位于互相相反侧的第1端部30B1以及第2端部30B2。

第1副线路部20A的第1端部20A1被连接于第3口13。第1整合部30A的第1端部30A1被连接于第1副线路部20A的第2端部20A2。第2副线路部20B的第1端部20B1被连接于第1整合部30A的第2端部30A2。第2整合部30B的第1端部30B1被连接于第2副线路部20B的第2端部20B2。第3副线路部20C的第1端部20C1被连接于第2整合部30B的第2端部30B2。第3副线路部20C的第2端部20C2被连接于第4口14。

第1整合部30A具有连接其第1端部30A1和第2端部30A2的第1路径31A、连接第1路径31A和地线的第2路径32A。第1路径31A包含第1电感器L1A。第1电感器L1A具有位于互相相反侧第1端部L1A1以及第2端部L1A2。在此，将第1副线路部20A侧的第1电感器L1A的端部设定为第1端部L1A1，将第2副线路部20B侧的第1电感器L1A的端部设定为第2端部L1A2。

第2路径32A包含被串联连接的第1电容器C1A和第2电感器L2A。第2电感器L2A具有在电路结构上最接近于第1路径31A的第1端部L2A1、在电路结构上最接近于地线的第2端部L2A2。第1电容器C1A被设置于第1电感器L1A的第1端部L1A1与第2电感器L2A的第1端部L2A1之间。在本实施方式中，第2路径32A进一步具有被设置于第1电感器L1A的第2端部L1A2与第2电感器L2A的第1端部L2A1之间的第2电容器C2A。第2电感器L2A具有0.1nH以上的电感。第2电感器L2A的电感优选为7nH以下。

第2整合部30B的电路结构与第1整合部30A相同。即，第2整合部30B具有连接其第1端部30B1和第2端部30B2的第1路径31B、连接第1路径31B和地线的第2路径32B。第1路径31B包含第1电感器L1B。第1电感器L1B具有位于互相相反侧的第1端部L1B1以及第2端部L1B2。在此，将第3副线路部20C侧的第1电感器L1B的端部设定为第1端部L1B1，将第2副线路部20B侧的第1电感器L1B的端部设定为第2端部L1B2。

第2路径32B包含被串联连接的第1电容器C1B和第2电感器L2B。第2电感器L2B具有在电路结构上最接近于第1路径31B的第1端部L2B1、在电路结构上最接近于地线的第2端部L2B2。第1电容器C1B被设置于第1电感器L1B的第1端部L1B1与第2电感器L2B的第1端部L2B1之间。在本实施方式中，第2路径32B进一步具有被设置于第1电感器L1B的第2端部L1B2与第2电感器L2B的第1端部L2B1之间的第2电容器C2B。第2电感器L2B具有0.1nH以上的电感。第2电感器L2B的电感优选为7nH以下。

主线路10具有与第1副线路部20A相电磁耦合的第1部分10A、与第2副线路部20B相电磁耦合的第2部分10B、与第3副线路部20C相电磁耦合的第3部分10C。在此，将主线路10与第1副线路部20A的互相耦合的部分、即第1部分10A和第1副线路部20A合并起来称作为第1耦合部40A。另外，将主线路10与第2副线路部20B的互相耦合的部分、即第2部分10B和第2副线路部20B合并起来称作为第2耦合部40B。另外，将主线路10与第3副线路部20C的互相耦合的部分、即第3部分10C和第3副线路部20C合并起来称作为第3耦合部40C。

另外，分别如以下所述定义第1耦合部40A的耦合的强度、第2耦合部40B的耦合的强度以及第3耦合部40C的耦合的强度。

第1耦合部40A的耦合的强度为相对于主线路10的第1副线路部20A的耦合的强度、即相对于主线路10的第1部分10A的第1副线路20A的耦合的强度。第1耦合部40A的耦合的强度具体来说以相对于提供给第1部分10A的高频信号的功率的在第1副线路部20A上显现出的高频信号的功率的比率来表示。

第2耦合部40B的耦合的强度为相对于主线路10的第2副线路部20B的耦合的强度、即相对于主线路10的第2部分10B的第2副线路20B的耦合的强度。第2耦合部40B的耦合的强度具体来说以相对于提供给第2部分10B的高频信号的功率的在第2副线路部20B上显现出的高频信号的功率的比率来表示。

第3耦合部40C的耦合的强度为相对于主线路10的第3副线路部20C的耦合的强度、即相对于主线路10的第3部分10C的第3副线路20C的耦合的强度。第3耦合部40C的耦合的强度具体来说以相对于提供给第3部分10C的高频信号的功率的在第3副线路部20C上显现出的高频信号的功率的比率来表示。

第2耦合部40B的耦合的强度也可以大于第1耦合部40A的耦合的强度以及第3耦合部40C的耦合的强度。

第1以及第2整合部30A,30B设想第3口13和第4口14的一方通过负载即终端电阻而被接地且具有与该终端电阻的电阻值(例如50Ω)相等的输出阻抗的信号源被连接于第3口13和第4口14的另一方的情况而是进行信号源与负载之间的阻抗整合的电路。第1以及第2整合部30A,30B设想上述的情况而以在定向耦合器1的使用频带中从第3口13和第4口14的一方看另一方侧的时候的反射系数的绝对值成为0或者其附近的值的形式进行设计。第1以及第2整合部30A,30B的各个相对于通过那里的信号产生相位的变化。

将第2耦合部40B作为中心，则定向耦合器1的电路结构，也包括元件常数，优选为对称。但是，定向耦合器1的电路结构如果非对称的程度在允许范围内的话则也可以是非对称。

以下，就定向耦合器1的电路结构为对称的情况进行说明。在该情况下，第3耦合部40C的耦合的强度与第1耦合部40A的耦合的强度相等。另外，第1以及第2整合部30A,30B具有将第2耦合部40B作为中心，也包括元件常数而互相对称的电路结构。具体来说的话，则成对的第1电感器L1A,L1B的电感彼此实质上相等，成对的第2电感器L2A,L2B的电感彼此实质上相等，成对的第1电容器C1A,C1B的电容彼此实质上相等，成对的第2电容器C2A,C2B的电容彼此实质上相等。第1以及第2整合部30A,30B在相同的频率的信号通过它们的时候相对于该信号使相同大小的相位的变化产生。定向耦合器1因为具有将第2耦合部40B作为中心而对称的电路结构，所以具有双向性。还有，成对的2个电感器的电感或成对的2个电容器的电容“彼此实质上相等”是指允许由于电感器或电容器的制造上的偏差而产生的电感或电容的误差。

还有，在图1所表示的第1整合部30A中，第1电容器C1A被设置于第1电感器L1A的第1端部L1A1与第2电感器L2A的第1端部L2A1之间，第2电容器C2A被设置于第1电感器L1A的第2端部L1A2与第2电感器L2A的第1端部L2A1之间。另外，在图1所表示的第2整合部30B中，第1电容器C1B被设置于第1电感器L1B的第1端部L1B1与第2电感器L2B的第1端部L2B1之间，第2电容器C2B被设置于第1电感器L1B的第2端部L1B2与第2电感器L2B的第1端部L2B1之间。但是，第1整合部30A中的第1以及第2电容器C1A,C2A的电路结构上的配置、以及第2整合部30B中的第1以及第2电容器C1B,C2B的电路结构上的配置也可以分别成为与图1所表示的例子相反。即，在第1整合部30A中，也可以是第1电容器C1A被设置于第1电感器L1A的第2端部L1A2与第2电感器L2A的第1端部L2A1之间，第2电容器C2A被设置于第1电感器L1A的第1端部L1A1与第2电感器L2A的第1端部L2A1之间。在此情况下，在第2整合部30B中，第1电容器C1B被设置于第1电感器L1B的第2端部L1B2与第2电感器L2B的第1端部L2B1之间，第2电容器C2B被设置于第1电感器L1B的第1端部L1B1与第2电感器L2B的第1端部L2B1之间。

接着，就本实施方式所涉及的定向耦合器1的作用以及效果作如下说明。定向耦合器1能够以以下所述的第1以及第2使用方式进行使用。在第1使用方式中，将第1口11设定为输入口，将第2口12设定为输出口，将第3口13设定为耦合口，将第4口14设定为终端口。在第1使用方式中，第4口14例如通过具有50Ω的电阻值的终端电阻而被接地。在第2使用方式中，将第2口12设定为输入口，将第1口11设定为输出口，将第4口14设定为耦合口，将第3口13设定为终端口。在第2使用方式中，第3口13例如通过具有50Ω的电阻值的终端电阻而被接地。

在第1使用方式中，高频信号被输入到第1口11，该高频信号从第2口12被输出。从第3口13输出具有对应于被输入到第1口11的高频信号的功率的功率的耦合信号。

在第1使用方式中，在成为输入口的第1口11与成为耦合口的第3口13之间形成有经由第1耦合部40A的第1信号路径、经由第2耦合部40B以及第1整合部30A的第2信号路径、经由第3耦合部40C、第2整合部30B以及第1整合部30A的第3信号路径。在高频信号被输入到第1口11的时候，从第3口13输出的耦合信号是通过第1信号路径的信号、通过第2信号路径的信号以及通过第3信号路径的信号被合成而获得的信号。第1使用方式中的定向耦合器1的耦合度依赖于第1～第3耦合部40A,40B,40C各自的耦合的强度、通过第1信号路径的信号、通过第2信号路径的信号以及通过第3信号路径的信号的相位的关系。

在第1使用方式中，在成为输出口的第2口12与成为耦合口的第3口13之间形成有经由第1耦合部40A的第4信号路径、经由第2耦合部40B以及第1整合部30A的第5信号路径、经由第3耦合部40C、第2整合部30B以及第1整合部30A的第6信号路径。第1使用方式中的定向耦合器1的隔离度依赖于第1～第3耦合部40A,40B,40C各自的耦合的强度、通过第4信号路径的信号、通过第5信号路径的信号以及通过第6信号路径的信号的相位的关系。

在第2使用方式中，高频信号被输入到第2口12，该高频信号从第1口11被输出。从第4口14输出具有对应于被输入到第2口12的高频信号的功率的功率的耦合信号。

在第2使用方式中，在成为输入口的第2口12与成为耦合口的第4口14之间形成有经由第3耦合部40C的第7信号路径、经由第2耦合部40B以及第2整合部30B的第8信号路径、经由第1耦合部40A、第1整合部30A以及第2整合部30B的第9信号路径。在高频信号被输入到第2口12的时候，从第4口14输出的耦合信号是通过第7信号路径的信号、通过第8信号路径的信号以及通过第9信号路径的信号被合成而获得的信号。第2使用方式中的定向耦合器1的耦合度依赖于第1～第3耦合部40A,40B,40C各自的耦合的强度、通过第7信号路径的信号、通过第8信号路径的信号以及通过第9信号路径的信号的相位的关系。

在第2使用方式中，在成为输出口的第1口11与成为耦合口的第4口14之间形成有经由第3耦合部40C的第10信号路径、经由第2耦合部40B以及第2整合部30B的第11信号路径、经由第1耦合部40A、第1整合部30A以及第2整合部30B的第12信号路径。第2使用方式中的定向耦合器1的隔离度依赖于第1～第3耦合部40A,40B,40C各自的耦合的强度、通过第10信号路径的信号、通过第11信号路径的信号以及通过第12信号路径的信号的相位的关系。

在此，参照图2并就以第1以及第2使用方式被使用的情况下的定向耦合器1的使用例作如下说明。图2是表示定向耦合器1的使用例的电路图。图2表示包含定向耦合器1的发送系电路。图2所表示的发送系电路除了定向耦合器1之外还具备功率放大器2、自动输出控制电路(以下称之为APC电路)3、阻抗整合元件5。

功率放大器2具有输入端、输出端以及增益控制端。高频信号即发送信号被输入到功率放大器2的输入端。功率放大器2的输出端被连接于定向耦合器1的第1口11。

APC电路3具有输入端和输出端。APC电路3的输入端被连接于定向耦合器1的第3口13。APC电路3的输出端被连接于功率放大器2的增益控制端。

定向耦合器1的第2口12通过阻抗整合元件5而被连接于天线4。阻抗整合元件5是为了充分减小发送信号在天线4上被反射而产生的反射波信号的电平而进行发送系电路与天线4之间的阻抗整合的元件。定向耦合器1的第4口14通过终端电阻15而被接地。

接着，就图2所表示的发送系电路中的定向耦合器1的第1使用方式作如下说明。在第1使用方式中，被功率放大器2放大的发送信号被输入到第1口11并从第2口12被输出，从第3口13输出具有对应于被输入到第1口11的发送信号的功率的功率的耦合信号。从第2口12输出的发送信号经过阻抗整合元件5而从天线4被发送。从第3口13输出的耦合信号被输入到APC电路3。APC电路3以功率放大器2的输出信号的电平对应于从第3口13输出的耦合信号的电平而基本上成为一定的形式控制功率放大器2的增益。

接着，就图2所表示的发送系电路中的定向耦合器1的第2使用方式作如下说明。第2使用方式中的定向耦合器1为了检测发送信号在天线4上反射而产生的反射波信号的电平而被使用。在第2使用方式中，反射波信号为被输入到定向耦合器1的高频信号。反射波信号被输入到第2口12并从第1口11输出。因此，在第2使用方式中，第2口12成为输入口，第1口11成为输出口，第4口14成为耦合口，第3口13成为终端口。在第2使用方式中，第3口13通过终端电阻而被接地。在第4口14上连接有没有图示的功率检测器。从第4口14输出具有对应于被输入到第2口12的反射波信号的功率的功率的耦合信号。然后，该耦合信号的电平被没有图示的的功率检测器检测出。该耦合信号的电平的信息为了以反射波信号的电平充分变小的形式调整阻抗整合元件5的特性而被使用。

被输入到定向耦合器1的反射波信号的电平与被输入到定向耦合器1的发送信号的电平相比更小。因此，对于以第1以及第2使用方式被使用的定向耦合器1来说不仅仅是第1使用方式，在第2使用方式中也需要足够的大小的隔离度。

本实施方式所涉及的定向耦合器1如以上所述具有将第2耦合部40B作为中心而对称的电路结构，其结果，具有双向性。因此，定向耦合器1能够以第1以及第2使用方式进行使用并且在第1使用方式和第2使用方式中能够获得同样的特性。

另外，根据本实施方式所涉及的定向耦合器1，即使是在第1使用方式和第2使用方式的任一方式中也均能够抑制伴随于被输入到定向耦合器1的信号的频率的变化的定向耦合器1的耦合度的变化。以下就该情况作详细说明。

第1～第3耦合部40A,40B,40C的各个的耦合的强度都是被输入到定向耦合器1的信号的频率变得越高则变得越大。在此情况下，如果假定为分别通过第1以及第2整合部30A,30B的时候的信号的相位的变化量为一定的话，并且如果被输入到定向耦合器1的信号的频率发生变化的话，则耦合信号的的功率发生变化。

另一方面，分别通过第1以及第2整合部30A,30B的时候的信号的相位的变化量根据被输入到定向耦合器1的信号的频率、即分别通过第1以及第2整合部30A,30B的信号的频率而进行变化。在此情况下，如果假定为第1～第3耦合部40A,40B,40C的各个的耦合的强度为一定的话并且如果被输入到定向耦合器1的信号的频率发生变化的话，则耦合信号的功率发生变化。

第1以及第2整合部30A,30B与假定为在定向耦合器1的使用频带中分别通过第1以及第2整合部30A,30B的时候的信号的相位的变化量为一定的情况相比，以耦合信号的的功率的变化被抑制的形式进行设计。由此，根据定向耦合器1，即使是在第1使用方式和第2使用方式的任一方式中也都能够抑制伴随于被输入到定向耦合器1的信号的频率的变化的定向耦合器1的耦合度的变化。

接着，就定向耦合器1的结构的一个例子作如下说明。图3是定向耦合器1的立体图。图3所表示的定向耦合器1具备用于将第1～第4口11～14、主线路10、第1～第3副线路部20A,20B,20C以及第1和第2整合部30A,30B一体化的层叠体50。在后面会作详细说明，层叠体50包含被层叠的多层电介质层和多层导体层。然后，电感器L1A,L2A,L1B,L2B分别使用层叠体50的多层导体层中的1层以上导体层来构成。另外，电容器C1A,C2A,C1B,C2B分别使用多层导体层中的2层以上导体层来构成。

层叠体50成为具有外周部的长方体形状。层叠体50的外周部包含上面50A、底面50B、4个侧面50C～50F。上面50A和底面50B朝着互相相反侧，侧面50C,50D也朝着互相相反侧，侧面50E,50F也朝着互相相反侧。侧面50C～50F相对于上面50A以及底面50B成为垂直。在层叠体50上，垂直于上面50A以及底面50B的方向为多层电介质层以及多层导体层的层叠方向。在图3中用标注了记号T的箭头来表示该层叠方向。

图3所表示的定向耦合器1具备第1端子111、第2端子112、第3端子113、第4端子114、2个接地端子115,116。第1～第4端子111,112,113,114分别对应于图1所表示的第1～第4口11,12,13,14。接地端子115,116被连接于地线。端子111～116被配置于层叠体50的外周部。端子111,112,115从上面50A经由侧面50C而配置到底面50B。另外，端子113,114,116从上面50A经由侧面50D而配置到底面50B。

接着，参照图4～图11D并就层叠体50作如下详细说明。层叠体50具有被层叠的24层电介质层。以下将该24层电介质层从上起按顺序称作为第1层～第24层电介质层。图4是表示层叠体50的内部的立体图。图5是表示层叠体50的内部的一部分的立体图。图6A～图6D分别表示第1层～第4层电介质层的上面。图7A～图7D分别表示第5层～第8层电介质层的上面。图8A～图8D分别表示第9层～第12层电介质层的上面。图9A～图9D分别表示第13层～第16层电介质层的上面。图10A～图10C分别表示第17层～第20层电介质层的上面。图11A～图11D分别表示第21层～第24层电介质层的上面。

如图6A所示，在第1层电介质层51的上面形成作为记号来使用的导体层511。如图6B所示，在第2层电介质层52的上面形成为了构成电容器C1A,C2A而被使用的导体层521、为了构成电容器C1B,C2B而被使用的导体层522。另外，在电介质层52上形成被连接于导体层521的通孔52T8、被连接于导体层522的通孔52T9。

如图6C所示，在第3层电介质层53的上面形成为了构成电容器C1A而被使用的导体层531、为了构成电容器C2A而被使用的导体层532、为了构成电容器C2B而被使用的导体层533、为了构成电容器C1B而被使用的导体层534。另外，在电介质层53上形成通孔53T1,53T2,53T3,53T4,53T8,53T9。通孔53T1被连接于导体层532。通孔53T2被连接于导体层533。通孔53T3被连接于导体层531。通孔53T4被连接于导体层534。在通孔53T8,53T9分别连接有图6B所表示的通孔52T8,52T9。

如图6D所示，在第4层电介质层54的上面形成为了构成电容器C1A,C2A而被使用的导体层541、为了构成电容器C1B,C2B而被使用的导体层542。另外，在电介质层54上形成通孔54T1,54T2,54T3,54T4,54T8,54T9。在通孔54T1,54T2,54T3,54T4上分别连接有图6C所表示的通孔53T1,53T2,53T3,53T4。通孔54T8被连接于导体层541和图6C所表示的通孔53T8。通孔54T9被连接于导体层542和图6所表示的通孔53T9。

如图7A所示，在第5层电介质层55的上面形成为了构成电容器C1A而被使用的导体层551、为了构成电容器C2A而被使用的导体层552、为了构成电容器C2B而被使用的导体层553、为了构成电容器C1B而被使用的导体层554。另外，在电介质层55上形成通孔55T1,55T2,55T3,55T4,55T8,55T9。通孔55T1被连接于导体层552和图6D所表示的通孔54T1。通孔55T2被连接于导体层553和图6D所表示的通孔54T2。通孔55T3被连接于导体层551和图6D所表示的通孔54T3。通孔55T4被连接于导体层554和图6D所表示的通孔54T4。在通孔55T8,55T9分别连接有图6D所表示的通孔54T8,54T9。

如图7B所示，在第6层电介质层56上形成通孔56T1,56T2,56T3,56T4,56T8,56T9。在通孔56T1,56T2,56T3,56T4,56T8,56T9上分别连接有图7A所表示通孔的55T1,55T2,55T3,55T4,55T8,55T9。

如图7C所示，在第7层电介质层57上形成通孔57T1,57T2,57T3,57T4,57T8,57T9。在通孔57T1,57T2,57T3,57T4,57T8,57T9上分别连接有图7B所表示的56T1,56T2,56T3,56T4,56T8,56T9。

如图7D所示，在第8层电介质层58的上面形成为了构成电感器L1A而被使用的导体层581、为了构成电感器L1B而被使用的导体层582、导体层583,584。导体层581,582,583,584分别具有第1端和第2端。另外，在电介质层58上形成通孔58T1,58T2,58T3,58T4,58T5,58T6,58T8,58T9。在通孔58T1,58T2上分别连接有图7C所表示的通孔57T1,57T2。通孔58T3被连接于导体层581上的第1端的附近部分和图7C所表示的通孔57T3。通孔58T4被连接于导体层582上的第1端的附近部分和图7C所表示的通孔57T4。通孔58T5被连接于导体层581上的第2端的附近部分。通孔58T6被连接于导体层582上的第2端的附近部分。通孔58T8被连接于导体层583上的第1端的附近部分。通孔58T9被连接于导体层584上的第1端的附近部分。图7C所表示的通孔57T8被连接于导体层583上的第2端的附近部分。图7C所表示的通孔57T9被连接于导体层584上的第2端的附近部分。

如图8A所示，在第9层电介质层59的上面形成为了构成电感器L1A而被使用的导体层591、为了构成电感器L1B而被使用的导体层592。导体层591,592分别具有第1端和第2端。另外，在电介质层59上形成通孔59T1,59T2,59T3,59T4,59T5,59T6,59T8,59T9。在通孔59T1,59T2,59T3,59T4,59T8,59T9上分别连接有图7D所表示的通孔58T1,58T2,58T3,58T4,58T8,58T9。通孔59T5被连接于导体层591上的第1端的附近部分。通孔59T6被连接于导体层592上的第1端的附近部分。图7D所表示的通孔58T5被连接于导体层591上的第2端的附近部分。图7D所表示的通孔58T6被连接于导体层592上的第2端的附近部分。

如图8B所示，在第10层电介质层60的上面形成为了构成电感器L1A而被使用的导体层601、为了构成电感器L1B而被使用的导体层602、为了构成电感器L2A而被使用的导体层603、为了构成电感器L1B而被使用的导体层604。导体层601,602,603,604分别具有第1端和第2端。另外，在电介质层60上形成通孔60T1,60T2,60T3,60T4,60T5,60T6,60T8,60T9。在通孔60T1,60T2,60T3,60T4上分别连接有图8A所表示的通孔59T1,59T2,59T3,59T4。通孔60T5被连接于导体层601上的第1端的附近部分。通孔60T6被连接于导体层602上的第1端的附近部分。通孔60T8被连接于导体层603上的第1端的附近部分。通孔60T9被连接于导体层604上的第1端的附近部分。图8A所表示的通孔59T5被连接于导体层601上的第2端的附近部分。图8A所表示的通孔59T6被连接于导体层602上的第2端的附近部分。图8A所表示的通孔59T8被连接于导体层603上的第2端的附近部分。图8A所表示的通孔59T9被连接于导体层604上的第2端的附近部分。

如图8C所示，在第11层电介质层61的上面形成导体层611,612,613。导体层611,612,613分别具有第1端和第2端。另外，在电介质层61上形成通孔61T3,61T4,61T5,61T6,61T9。在通孔61T3,61T4上分别连接有图8B所表示的通孔60T3,60T4。通孔61T5被连接于导体层611上的第1端的附近部分和图8B所表示的通孔60T1。通孔61T6被连接于导体层612上的第1端的附近部分和图8B所表示的通孔60T2。通孔61T9被连接于导体层613上的第1端与第2端之间的部分。图8B所表示的通孔60T5被连接于导体层611上的第2端的附近部分。图8B所表示的通孔60T6被连接于导体层612上的第2端的附近部分。图8B所表示的通孔60T8被连接于导体层613上的第1端的附近部分。图8B所表示的通孔60T9被连接于导体层613上的第2端的附近部分。

如图8D所示，在第12层电介质层62的上面形成导体层621。导体层621被连接于图3所表示的接地端子115。另外，在电介质层62上形成通孔62T3,62T4,62T5,62T6。在通孔62T3,62T4,62T5,62T6上分别连接有图8C所表示的通孔61T3,61T4,61T5,61T6。图8C所表示的通孔61T9被连接于导体层621。

如图9A所示，在第13层电介质层63上形成通孔63T3,63T4,63T5,63T6。在通孔63T3,63T4,63T5,63T6上分别连接有图8D所表示的通孔62T3,62T4,62T5,62T6。

如图9B所示，在第14层电介质层64的上面形成接地用导体层641。导体层641被连接于图3所表示的接地端子115,116。另外，在电介质层64上形成通孔64T3,64T4,64T5,64T6。在通孔64T3,64T4,64T5,64T6上分别连接有图9A所表示的通孔63T3,63T4,63T5,63T6。

如图9C所示，在第15层电介质层65上形成通孔65T3,65T4,65T5,65T6。在通孔65T3,65T4,65T5,65T6上分别连接有图9B所表示的通孔64T3,64T4,64T5,64T6。

如图9D所示，在第16层电介质层66上形成通孔66T3,66T4,66T5,66T6。在通孔66T3,66T4,66T5,66T6上分别连接有图9C所表示的通孔65T3,65T4,65T5,65T6。

如图10A所示，在第17层电介质层67的上面形成为了构成第2副线路部20B而被使用的导体层671,672。导体层671,672分别具有第1端和第2端。另外，在电介质层67上形成通孔67T3,67T4,67T5,67T6。在通孔67T3,67T4上分别连接有图9D所表示的通孔66T3,66T4。通孔67T5被连接于导体层671上的第1端的附近部分。通孔67T6被连接于导体层672上的第1端的附近部分。图9D所表示的通孔66T5被连接于导体层671上的第2端的附近部分。图9D所表示的通孔66T6被连接于导体层672上的第2端的附近部分。

如图10B所示，在第18层电介质层68的上面形成导体层681,682。导体层681被连接于图3所表示的第1端子111。导体层682被连接于图3所表示的第2端子112。另外，在电介质层68上形成通孔68T1,68T2,68T3,68T4,68T5,68T6。通孔68T1被连接于导体层681。通孔68T2被连接于导体层682。在通孔68T3,68T4,68T5,68T6上分别连接有图10A所表示的通孔67T3,67T4,67T5,67T6。

如图10C所示，在第19层电介质层69的上面形成为了构成主线路10而被使用的导体层691。导体层691具有第1端和第2端。另外，在电介质层69上形成通孔69T3,69T4,69T5,69T6。在通孔69T3,69T4,69T5,69T6上分别连接有图10B所表示的通孔68T3,68T4,68T5,68T6。图10B所表示的通孔68T1被连接于导体层691上的第1端的附近部分。图10B所表示的通孔68T2被连接于导体层691上的第2端的附近部分。

如图10D所示，在第20层电介质层70的上面形成为了构成第2副线路20B而被使用的导体层701。导体层701具有第1端和第2端。另外，在电介质层70上形成通孔70T3,70T4。在通孔70T3,70T4上分别连接有图10C所表示的通孔69T3,69T4。图10C所表示的通孔69T5被连接于导体层701上的第1端的附近部分。图10C所表示的通孔69T6被连接于导体层701上的第2端的附近部分。

如图11A所示，在第21层电介质层71的上面形成为了构成第1副线路20A而被使用的导体层711、为了构成第3副线路20C而被使用的导体层712。导体层711,712分别具有第1端和第2端。另外，在电介质层71上形成被连接于导体层711上的第1端的附近部分的通孔71T3、被连接于导体层712上的第1端的附近部分的通孔71T4。图10D所表示的通孔70T3被连接于导体层711上的第2端的附近部分。图10D所表示的通孔70T4被连接于导体层712上的第2端的附近部分。

如图11B所示，在第22层电介质层72的上面形成导体层721,722。导体层721被连接于图3所表示的第3端子113。导体层722被连接于图3所表示的第4端子114。图11A所表示的通孔71T3被连接于导体层721。图11A所表示的通孔71T4被连接于导体层722。

如图11C所示，在第23层电介质层73的上面不形成导体层。如图11D所示，在第24层电介质层74的上面形成接地用导体层741。导体层741被连接于图3所表示的接地端子115,116。

图3所表示的层叠体50通过层叠第1层～第24层电介质层51～74来构成。然后，相对于该层叠体50的外周部形成端子111～116，从而完成图3所表示的定向耦合器1。还有，在图3中省略了导体层511。

图4表示层叠体50的内部。在图4中以虚线表示导体层521,522,541,542。图5表示层叠体50的内部的一部分。在图5中省略了位于导体层671,672的上方的多层导体层。

以下，就图1所表示的定向耦合器1的电路的结构要素与图6A～图11D所表示的层叠体50的内部的结构要素的对应关系进行说明。主线路10由图10C所表示的导体层691来构成。导体层691包含构成主线路10的第1部分10A的第1部分、构成主线路10的第2部分10B的第2部分、构成主线路10的第3部分10C的第3部分。

图11A所表示的导体层711的一部分通过电介质层69,70而与导体层691的第1部分的下面进行相对。第1副线路部20A由上述导体层711的一部分来构成。

第2副线路部20B如以下所述进行构成。图10A所表示的导体层671上的第1端的附近部分通过通孔67T5,68T5,69T5而被连接于图10D所表示的导体层701上的第1端的附近部分。图10A所表示的导体层672上的第1端的附近部分通过通孔67T6,68T6,69T6而被连接于导体层701上的第2端的附近部分。导体层671的一部分通过电介质层67,68而与导体层691的第2部分的上面的一部分进行相对。导体层672的一部分通过电介质层67,68而与导体层691的第2部分的上面的另一部分进行相对。导体层701的一部分通过电介质层69而与导体层691的第2部分的下面的一部分进行相对。第2副线路部20B由上述导体层671的一部分、导体层672的一部分以及导体层701的一部分来构成。

图11A所表示的导体层712的一部分通过电介质层69,70而与导体层691的第3部分的下面进行相对。第3副线路部20C由上述导体层712的一部分来构成。

第1整合部30A的电感器L1A如以下所述进行构成。图7D、图8A以及图8B所表示的导体层581,591,601通过通孔58T5,59T5而被串联连接。电感器L1A由这些导体层581,591,601、连接这些导体层的2个通孔58T5,59T5来构成。导体层581通过通孔58T3,59T3,60T3,61T3,62T3,63T3,64T3,65T3,66T3,67T3,68T3,69T3,70T3而被连接于构成第1副线路部20A的导体层711。导体层601通过通孔60T5、导体层611以及通孔61T5,62T5,63T5,64T5,65T5,66T5而被连接于构成第2副线路部20B的导体层671。

第1整合部30A的电容器C1A由图6B、图6C、图6D以及图7A所表示的导体层521,531,541,551、导体层521,531之间的电介质层52、导体层531,541之间的电介质层53、导体层541,551之间的电介质层54来构成。导体层531,551通过通孔53T3,54T3,55T3,56T3,57T3,58T3,59T3,60T3,61T3,62T3,63T3,64T3,65T3,66T3,67T3,68T3,69T3,70T3而被连接于构成第1副线路部20A的导体层711。

第1整合部30A的电容器C2A由图6B、图6C、图6D以及图7A所表示的导体层521,532,541,552、导体层521,532之间的电介质层52、导体层532,541之间的电介质层53、导体层541,552之间的电介质层54来构成。导体层532,552通过通孔53T1,54T1,55T1,56T1,57T1,58T1,59T1,60T1,61T5,62T5,63T5,64T5,65T5,66T5而被连接于构成第2副线路部20B的导体层671。

第1整合部30A的电感器L2A由图8B所表示的导体层603来构成。导体层603上的第1端的附近部分通过通孔59T8,58T8、导体层583、通孔57T8,56T8,55T8,54T8,53T8,52T8而被连接于图6B以及图6D所表示的导体层521,541。导体层603上的第2端的附近部分通过通孔60T8、导体层613、通孔61T9而被连接于图8D所表示的导体层621。

第2整合部30B的电感器L1B如以下所述进行构成。图7D、图8A以及图8B所表示的导体层582,592,602通过通孔58T6,59T6而被串联连接。电感器L1B由这些导体层582,592,602、连接这些导体层的2个通孔58T6,59T6来构成。导体层582通过通孔58T4,59T4,60T4,61T4,62T4,63T4,64T4,65T4,66T4,67T4,68T4,69T4,70T4而被连接于构成第3副线路部20C的导体层712。导体层602通过通孔60T6、导体层612以及通孔61T6,62T6,63T6,64T6,65T6,66T6而被连接于构成第2副线路部20B的导体层672。

第2整合部30B的电容器C1B由图6B、图6C、图6D以及图7A所表示的导体层522,534,542,554、导体层522,534之间的电介质层52、导体层534,542之间的电介质层53、导体层542,554之间的电介质层54来构成。导体层534,554通过通孔53T4,54T4,55T4,56T4,57T4,58T4,59T4,60T4,61T4,62T4,63T4,64T4,65T4,66T4,67T4,68T4,69T4,70T4而被连接于构成第3副线路部20C的导体层712。

第2整合部30B的电容器C2B由图6B、图6C、图6D以及图7A所表示的导体层522,533,542,553、导体层522,533之间的电介质层52、导体层533,542之间的电介质层53、导体层542,553之间的电介质层54来构成。导体层533,553通过通孔53T2,54T2,55T2,56T2,57T2,58T2,59T2,60T2,61T6,62T6,63T6,64T6,65T6,66T6而被连接于构成第2副线路部20B的导体层672。

第2整合部30B的电感器L2B由图8B所表示的导体层604来构成。导体层604上的第1端的附近部分通过通孔59T9,58T9、导体层584、通孔57T9,56T9,55T9,54T9,53T9,52T9而被连接于图6B以及图6D所表示的导体层522,542。导体层604上的第2端的附近部分通过通孔60T9、导体层613、通孔61T9而被连接于图8D所表示的导体层621。

在层叠体50中，在构成第1以及第2整合部30A,30B的多层导体层与构成主线路10的导体层691之间介有被连接于地线的接地用导体层641。因此，第1以及第2整合部30A,30B相对于主线路10不进行电磁耦合。

以下，一边与第1比较例的定向耦合器相比较，一边就本实施方式所涉及的定向耦合器1的效果作如下进一步说明。首先，参照图12并就第1比较例的定向耦合器101的电路结构作如下说明。第1比较例的定向耦合器101与本实施方式所涉及的定向耦合器1相同，具备第1口11、第2口12、第3口13、第4口14。第1比较例的定向耦合器101进一步具备连接第1口11和第2口12的主线路110、分别由相对于主线路110进行电磁耦合的线路构成的第1副线路部120A以及第2副线路部120B、被设置于第1副线路部120A与第2副线路部120B之间的整合部130。第3口13和第4口14的一方例如通过具有50Ω的电阻值的终端电阻而被接地。

第1副线路部120A具有位于互相相反侧的第1端部120A1以及第2端部120A2。第2副线路部120B具有位于互相相反侧的第1端部120B1以及第2端部120B2。整合部130具有位于互相相反侧的第1端部130a以及第2端部130b。第1副线路部120A的第1端部120A1被连接于第3口13。整合部130的第1端部130a被连接于第1副线路部120A的第2端部120A2。第2副线路部120B的第1端部120B1被连接于整合部130的第2端部130b。第2副线路部120B的第2端部120B2被连接于第4口14。

整合部130具有连接其第1端部130a和第2端部130b的第1路径131、连接第1路径131和地线的第2路径132。第1路径131包含第1电感器L101。第1电感器L101具有位于互相相反侧的第1端部L101a以及第2端部L101b。

第2路径132包含被串联连接的第1电容器C101和第2电感器L102。第2电感器L102具有在电路结构上最接近于第1路径131的第1端部L102、在电路结构上最接近于地线的第2端部L102b。第1电容器C101被设置于第1电感器L101的第1端部L101a与第2电感器L102的第1端部L102a之间。第2路径132进一步具有被设置于第1电感器L101的第2端部L101b与第2电感器L102的第1端部L102a之间的第2电容器C102。

主线路110具有与第1副线路部120A相电磁耦合的第1部分110A、与第2副线路部120B相电磁耦合的第2部分110B。在此，将主线路110和第1副线路120A的互相耦合的部分即第1部分110A和第1副线路部120A合起来称之为第1耦合部140A。另外，将主线路110和第2副线路部120B的互相耦合的部分即第2部分110B和第2副线路部120B合起来称之为第2耦合部140B。

另外，分别如以下所述定义第1耦合部140A的耦合的强度和第2耦合部140B的耦合的强度。第1耦合部140A的耦合的强度为相对于主线路110的第1部分110A的第1副线路部120A的耦合的强度。第1耦合部140A的耦合的强度具体来说以相对于被提供给第1部分110A的高频信号的功率的在第1副线路部120A上显现出的高频信号的功率的比率来表示。第2耦合部140B的耦合的强度为相对于主线路110的第2部分110B的第2副线路部120B的耦合的强度。第2耦合部140B的耦合的强度具体来说以相对于被提供给第2部分110B的高频信号的功率的在第2副线路部120B上显现出的高频信号的功率的比率来表示。第2耦合部140B的耦合的强度大于第1耦合部140A的耦合的强度。

整合部130设想第3口13和第4口14的一方通过负载即终端电阻而被接地并且具有与该终端电阻的电阻值(例如50Ω)相等的输出阻抗的信号源被连接于第3口13和第4口14的另一方的情况而是进行信号源与负载之间的阻抗整合的电路。整合部130设想上述的情况而以在第1比较例的定向耦合器101的使用频带中从第3口13和第4口14的一方看另一方侧的时候的反射系数的绝对值成为0或者其附近的值的形式被设计。整合部130相对于通过那里的信号产生相位的变化。

接着，参照图13～图16并就以上述第1以及第2使用方式使用第1比较例的定向耦合器101的情况的特性作如下说明。图13是表示第1比较例的定向耦合器101中的插入损失的频率特性的特性图。在图13中，横轴是频率，纵轴是插入损失。在图13中，实线的曲线表示以第1使用方式进行使用的时候的定向耦合器101的插入损失即高频信号被输入到第1口11的情况下的定向耦合器101的插入损失。虚线的曲线表示以第2使用方式进行使用的时候的定向耦合器101的插入损失即高频信号被输入到第2口12的情况下的定向耦合器101的插入损失。还有，在图13中实线的曲线和虚线的曲线重叠。

图14是表示第1比较例的定向耦合器101中的耦合度的频率特性的特性图。在图14中，横轴是频率，纵轴是耦合度。在图14中，实线的曲线表示以第1使用方式进行使用的时候的定向耦合器101的耦合度。虚线的曲线表示以第2使用方式进行使用的时候的定向耦合器101的耦合度。

图15是表示第1比较例的定向耦合器101中的隔离度的频率特性的特性图。在图15中，横轴是频率，纵轴是隔离度。在图15中，实线的曲线表示以第1使用方式进行使用的时候的定向耦合器101的隔离度。虚线的曲线表示以第2使用方式进行使用的时候的定向耦合器101的隔离度。

图16是表示第1比较例的定向耦合器101中的耦合口的反射损失的频率特性的特性图。在图16中，横轴是频率，纵轴是耦合口的反射损失。在图16中，实线的曲线表示以第1使用方式进行使用的时候的定向耦合器101的耦合口即第3口13的反射损失。虚线的曲线表示以第2使用方式进行使用的时候的定向耦合器101的耦合口即第4口14的反射损失。

如图14～图16所示，在第1比较例的定向耦合器101中，耦合度的频率特性、隔离度的频率特性以及耦合口的反射损失的频率特性在以第1使用方式进行使用的时候和在以第2使用方式进行使用的时候不同。

接着，参照图17～图22并就以上述第1以及第2使用方式使用本实施方式所涉及的定向耦合器1的时候的特性的一个例子作如下说明。图17是表示定向耦合器1中的插入损失的频率特性的特性图。在图17中，横轴是频率，纵轴是插入损失。在图17中，实线的曲线表示以第1使用方式进行使用的时候的定向耦合器1的插入损失即高频信号被输入到第1口11的情况下的定向耦合器1的插入损失。虚线的曲线表示以第2使用方式进行使用的时候的定向耦合器1的插入损失即高频信号被输入到第2口12的情况下的定向耦合器1的插入损失。还有，在图17中，实线的曲线和虚线的曲线重叠。如果将插入损失表示为-x(dB)的话，则如图17所示，在定向耦合器1中，即使是在以第1使用方式进行使用的情况和以第2使用方式进行使用的情况的任一情况下，在500～3000MHz的频带中，x的值也都是0.2以下的充分小的值。

图18是表示定向耦合器1中的输入口的反射损失的频率特性的特性图。在图18中，横轴是频率，纵轴是反射损失。在图18中，实线的曲线表示以第1使用方式进行使用的时候的定向耦合器1的输入口即第1口11的反射损失。虚线的曲线表示以第2使用方式进行使用的时候的定向耦合器1的输入口即第2口12的反射损失。

图19是表示定向耦合器1中的耦合度的频率特性的特性图。在图19中，横轴是频率，纵轴是耦合度。在图19中，实线的曲线表示以第1使用方式进行使用的时候的定向耦合器1的耦合度。虚线的曲线表示以第2使用方式进行使用的时候的定向耦合器1的耦合度。如图19所示，在定向耦合器1中，即使是在以第1使用方式进行使用的情况和以第2使用方式进行使用的情况的任一情况下，在500～3500MHz的频带中，伴随于频率的变化的耦合度的变化也都充分小。另外，如果将耦合度表示为-c(dB)的话，则在定向耦合器1中，即使是在以第1使用方式进行使用的情况和以第2使用方式进行使用的情况的任一情况下，在500～3500MHz的频带中，c的值也都为20以上的足够的大小。

图20是表示定向耦合器1中的隔离度的频率特性的特性图。在图20中，横轴是频率，纵轴是隔离度。在图20中，实线的曲线表示以第1使用方式进行使用的时候的定向耦合器1的隔离度。虚线的曲线表示以第2使用方式进行使用的时候的定向耦合器1的隔离度。如图20所示，在定向耦合器1中，即使是在以第1使用方式进行使用的情况和以第2使用方式进行使用的情况的任一情况下，在500～3000MHz的频带中，伴随于频率的变化的隔离度的变化也都充分小。另外，如果将隔离度表示为-i(dB)的话，则在定向耦合器1中，即使是在以第1使用方式进行使用的情况和以第2使用方式进行使用的情况的任一情况下，在500～3000MHz的频带中，i的值也都为30以上的足够的大小。

图21是表示定向耦合器1中的方向性的频率特性的特性图。在图21中，横轴是频率，纵轴是方向性。在图21中，实线的曲线表示以第1使用方式进行使用的时候的定向耦合器1的方向性。虚线的曲线表示以第2使用方式进行使用的时候的定向耦合器1的方向性。

图22是表示定向耦合器1中的耦合口的反射损失的频率特性的特性图。在图22中，横轴是频率，纵轴是耦合口的反射损失。在图22中，实线的曲线表示以第1使用方式进行使用的时候的定向耦合器1的耦合口即第3口13的反射损失。虚线的曲线表示以第2使用方式进行使用的时候的定向耦合器1的耦合口即第4口14的反射损失。如果将耦合口的反射损失表示为-r(dB)的话，则在定向耦合器1中，即使是在以第1使用方式进行使用的情况和以第2使用方式进行使用的情况的任一情况下，在500～3500MHz的频带中，r的值也都为15以上的足够的大小。这意味着在500～3500MHz的频带中从第3口13和第4口14的一方看另一方侧的时候的反射系数的绝对值成为0或者其附近的值。

具有图17～图22所表示的特性的定向耦合器1至少能够在500～3000MHz的宽频带中进行使用。因此，该定向耦合器1的使用频带例如设为500～3000MHz。

如图17～图22所示，在本实施方式所涉及的定向耦合器1中，在插入损失的频率特性、输入口的反射损失的频率特性、耦合度的频率特性、隔离度的频率特性、方向性的频率特性以及耦合口的反射损失的频率特性的全部中，在以第1使用方式进行使用的情况和以第2使用方式进行使用的情况下，完全没有差别或者基本上没有差别。还有，在图18所表示的输入口的反射损失的频率特性、图22所表示的耦合口的反射损失的频率特性中，在以第1使用方式进行使用的情况和以第2使用方式进行使用的情况下，存在损失的大小不同的部分。该损失的大小的差异是由定向耦合器1的制造上的偏差而产生的误差。另外，在图18以及图22中，因为损失的单位为dB，所以损失的大小的差异非常小。

如以上所说明的那样，在本实施方式所涉及的定向耦合器1中，即使是在以第1使用方式进行使用的情况和以第2使用方式进行使用的情况的任一情况下，也都能够在宽频带中抑制伴随于被输入到定向耦合器1的频率的变化的耦合度的变化，并且能够获得同样的特性。本实施方式所涉及的定向耦合器1例如对于在CA中被使用的多个频带的多个信号来说能够进行使用。

还有，第1整合部30A内的第2电感器L2A和第2整合部30B内的第2电感器L2B都如以上所述具有0.1nH以上的电感。一般来说，在为了包含被层叠的多层电介质层和多层导体层并且构成电子部件而被使用的层叠体中，被连接于地线的导体层所具有的寄生的电感小于0.1nH。因此，第2电感器L2A,L2B所具有的0.1nH以上的电感与寄生的电感显然被区别。

接着，考虑替代本实施方式中的第1以及第2整合部30A,30B而分别设置了中国专利第102832435B号所记载的那样的低通滤波器的第2比较例的定向耦合器。该第2比较例的定向耦合器在低通滤波器的截止频率以上的频带中不发挥功能。其原因在于，在低通滤波器的截止频率以上的频带中，被输入到低通滤波器的信号的大部分流到地线而不通过低通滤波器。因此，第2比较例的定向耦合器不能够在宽频带中使用。

本实施方式所涉及的定向耦合器1中的第1以及第2整合部30A,30B在比低通滤波器更宽的频带中能够使高频信号通过。

另外，本实施方式所涉及的定向耦合器1不需要日本专利申请公开2014-57207号公报所记载的那样的高频信号的波长的四分之一以上长度的线路。因此，根据本实施方式，能够减小定向耦合器1的占有面积。还有，在定向耦合器1中，第1整合部30A包含电感器L1A,L2A和电容器C1A,C2A，第2整合部30B包含电感器L1B,L2B和电容器C1B,C2B。电感器L1A,L2A,L1B,L2B分别使用层叠体50的多层导体层中的1层以上导体层来构成。电容器C1A,C2A,C1B,C2B分别使用多层导体层中的2层以上导体层来构成。这样，在本实施方式中，使用层叠体50来构成第1以及第2整合部30A,30B。因此，能够减小第1以及第2整合部30A,30B的占有面积。

根据以上所述，根据本实施方式，能够实现在宽频带中能够进行使用并且具有双向性而且能够减小占有面积的定向耦合器1。

在本实施方式中，定向耦合器1的电路结构如果非对称的程度在允许范围内的话则也可以是非对称。在此情况下，也能够实现能够在宽频带中进行使用并且具有双向性的定向耦合器1。

[第2实施方式]

接着，参照图23并就本发明的第2实施方式所涉及的定向耦合器1作如下说明。图23是表示本实施方式所涉及的定向耦合器1的电路结构的电路图。在本实施方式所涉及的定向耦合器1中，第1以及第2整合部30A,30B的结构与第1实施方式不同。

本实施方式所涉及的第1整合电路30A与第1实施方式相同，具有连接其第1端部30A1和第2端部30A2的第1路径31A、连接第1路径31A和地线的第2路径32A。第1路径31A具有第1电感器L21A、相对于第1电感器L21A被串联连接的第3电感器L23A。

在图23中表示第1电感器L21A的一端被连接于第1副线路部20A的第2端部20A2，第3电感器L23A的一端被连接于第2副线路部20B的第1端部20B1，第1电感器L21A的另一端和第3电感器L23A的另一端被互相连接的例子。但是，在本实施方式中，第1电感器L21A和第3电感器L23A的位置可以与图23所表示的例子相反。

第2路径32A包含被串联连接的第1电容器C21A和第2电感器L22A。第2电感器L22A具有在电路结构上最接近于第1路径31A的第1端部L22A1、在电路结构上最接近于地线的第2端部L22A2。第1电容器C21A被设置于第1电感器L21A和第3电感器L23A的连接点与第2电感器L22A的第1端部L22A1之间。第2电感器L22A具有0.1nH以上的电感。第2电感器L22A的电感优选为7nH以下。

本实施方式中的第2整合部30B与第1实施方式相同，具有连接其第1端部30B1和第2端部30B2的第1路径31B、连接第1路径31B和地线的第2路径32B。第1路径31B具有第1电感器L21B、相对于第1电感器L21B被串联连接的第3电感器L23B。

在图23中表示第1电感器L21B的一端被连接于第3副线路部20C的第1端部20C1，第3电感器L23B的一端被连接于第2副线路部20B的第2端部20B2，第1电感器L21B的另一端和第3电感器L23B的另一端被互相连接的例子。但是，在本实施方式中，在第1整合部30A中的第1电感器L21A和第3电感器L23A的位置与图23所表示的例子相反的情况下，第2整合部30B中的第1电感器L21B和第3电感器L23B的位置也成为与图23所表示的例子相反。

第2路径32B包含被串联连接的第1电容器C21B和第2电感器L22B。第2电感器L22B具有在电路结构上最接近于第1路径31B的第1端部L22B1、在电路结构上最接近于地线的第2端部L22B2。第1电容器C21B被设置于第1电感器L21B和第3电感器L23B的连接点与第2电感器L22B的第1端部L22B1之间。第2电感器L22B具有0.1nH以上的电感。第2电感器L22B的电感优选为7nH以下。

虽没有图示，但是本实施方式所涉及的定向耦合器1与第1实施方式相同，具备用于将第1～第4口11～14、主线路10、第1～第3副线路部20A,20B,20C、以及第1以及第2整合部30A,30B一体化的层叠体50。层叠体50包含被层叠的多层电介质层和多层导体层。然后，电感器L21A,L22A,L23A,L21B,L22B,L23B分别使用层叠体50的多层导体层中的1层以上导体层来构成。另外，电容器C21A,C21B分别使用多层导体层中的2层以上导体层来构成。

以下，就定向耦合器1的电路结构为对称的情况进行说明。在此情况下，第3耦合部40C的耦合的强度与第1耦合部40A的耦合的强度相等。另外，第1以及第2整合部30A,30B具有将第2耦合部40B作为中心，也包括元件常数而互相对称的电路结构。具体来说的话，则成对的第1电感器L21A,L21B的电感彼此实质上相等，成对的第2电感器L22A,L22B的电感彼此实质上相等，成对的第3电感器L23A,L23B的电感彼此实质上相等，成对的第1电容器C21A,C21B的电容彼此实质上相等。第1以及第2整合部30A,30B在相同的频率的信号通过它们的时候相对于该信号使相同大小的相位的变化产生。定向耦合器1因为具有将第2耦合部40B作为中心而对称的电路结构，所以定向耦合器1具有双向性。

本实施方式中的第1以及第2整合部30A,30B具有与第1实施方式中的第1以及第2整合部30A,30B相同的功能。本实施方式中的其他结构、作用以及效果与第1实施方向相同。还有，与第1实施方式相同，在本实施方式中，定向耦合器1的电路结构如果非对称的程度在允许范围内的话则也可以是非对称。在此情况下，也能够实现能够在宽频带中进行使用并且具有双向性的定向耦合器1。

还有，本发明并不限定于上述各个实施方式，能够进行各种变更。例如，本发明中的第1以及第2整合部的结构并不限定于各个实施方式所表示的结构，将满足权利要求所述的要件作为前提，能够进行各种变更。

根据以上的说明，能够实施本发明的各种方式或变形例是清楚的。因此，在权利要求范围的均等的范围内，即使是上述最优选的方式以外的方式，也能够实施本发明。