超结器件的利记博彩app
【专利摘要】本实用新型涉及具有变化深度的补偿区域与无源极区的组合的超结器件。一种超结器件包括：半导体主体，其具有第一表面；第一导电类型的内区，其部署在半导体主体中，并且毗连半导体主体的第一表面；漏极区，其毗连内区；第二导电类型的基区，其部署在半导体主体中并且毗连半导体主体的第一表面；包括多个单元的单元阵列：其中，在单元阵列的第一组单元的每个单元中，第一导电类型的源极区部署在基区中并且毗连半导体主体的第一表面，其中，在单元阵列的第二组单元的每个单元中，源极区的面积小于单元阵列的第一组单元的每个单元中的源极区的面积；以及第二导电类型的补偿区域，其部署在半导体主体中并且毗连基区，并且具有变化的深度。
【专利说明】超结器件
【技术领域】
[0001]本实用新型涉及半导体器件领域，具体地说，涉及具有变化深度的补偿区域与无源极区的组合的超结器件。
[0002]
【背景技术】
[0003]现代超结器件的特征在于越来越小的间距大小和器件面积。这个趋势由允许更小的开关损耗的Eoss的减少、导致了对于栅极驱动器的功率和大小更低的要求的减少的栅极电荷驱动，并且甚至由单位芯片面积的导通电阻(Rdson)的减少驱动，其中Eoss是存储在器件的输出电容Coss中的能量。针对大的芯片面积，小的单位芯片面积的Rdson是减少芯片成本的主要因素，并且其允许针对给定的封装大小提供较小的Rdson值。
[0004]对于任何缩小的主要要求在于:器件在极端工作模式下仍然保持其鲁棒性，例如在雪崩条件或短路条件下仍然保持其鲁棒性。
[0005]芯片大小的减少导致了标准工作模式下以及尤其是极端工作模式下(像雪崩条件下)的更高的电流密度。由于电流密度是针对雪崩鲁棒性的限制性因素，所以如果不采取其它措施的话，那么随着芯片的缩小，雪崩鲁棒性将变差。
[0006]随着在完全均匀的器件中不断增加的漏极-源极电压(Vds)，雪崩生成均匀地开始于所有单元中。由于实际上没有制造工艺是完全均匀的，所以雪崩生成将开始于器件中未定义的点，并且具有显著电流的点可能移动到任何其它点。结果，电流丝化(filamentat1n)可能发生。同样，边缘区域中的显著的雪崩生成也不能完全避免。
[0007]实用新型内容
[0008]本实用新型的目的在于提供至少一种方案来解决上述问题。
[0009]根据本实用新型的一个方面，提供了一种超结器件，所述超结器件包括:
[0010]半导体主体，其具有第一表面；
[0011]第一导电类型的内区，其部署在半导体主体中，并且毗连半导体主体的第一表面；
[0012]漏极区，其毗连内区；
[0013]第二导电类型的基区，其部署在半导体主体中并且毗连半导体主体的第一表面；
[0014]包括多个单元的单元阵列:
[0015]其中，在单元阵列的第一组单元的每个单元中，第一导电类型的源极区部署在基区中并且毗连半导体主体的第一表面，
[0016]其中，在单元阵列的第二组单元的每个单元中，源极区的面积小于单元阵列的第一组单元的每个单元中的源极区的面积；以及
[0017]第二导电类型的补偿区域，其部署在半导体主体中并且毗连基区，并且具有变化的深度。
[0018]优选地，单元阵列的第二组单元中的至少一部分邻近超结器件的边缘。
[0019]优选地，单元阵列的第二组单元中的至少一部分对应于具有减少的深度的补偿区域的部分。
[0020]优选地，单元阵列的第二组单元中的至少一部分对应于具有增加的深度的补偿区域的部分。
[0021]优选地，补偿区域的掺杂浓度低于基区的掺杂浓度。
[0022]优选地，补偿区域具有变化的宽度。更进一步，补偿区域的宽度在朝着漏极区的方向上减小。
[0023]优选地，不同单元中的补偿区域的宽度不同。
[0024]优选地，内区的掺杂浓度是变化的。更进一步，内区的掺杂浓度在朝着漏极区的方向上增加或减小。
[0025]优选地，单元阵列具有条纹形的单元。更进一步，在单元阵列的第二组单元的每个单元中，源极区的面积小于单元阵列的第一组单元的每个单元中的源极区的面积的那部分源极区分布在条纹形基区的一侧或两侧。更进一步，在单元阵列的第二组单元的每个单元中，源极区的面积小于单元阵列的第一组单元的每个单元中的源极区的面积的那部分源极区以虚线的方式分布。
[0026]优选地，单元阵列中的至少一部分单元以六边形的方式或正方形的方式布置。
[0027]优选地，邻近超结器件的边缘的补偿区域具有在朝着超结器件的边缘的方向上减小的深度。
【专利附图】
【附图说明】
[0028]本实用新型的这些和其它特征和优点将通过以下参考附图的详细描述而变得明显，在附图中:
[0029]图1示出了根据本实用新型的实施例的超结器件的结构；
[0030]图2示出了根据本实用新型的另一个实施例的超结器件的结构；
[0031]图3示出了根据本实用新型的另一个实施例的超结器件的结构；
[0032]图4示出了根据本实用新型的另一个实施例的超结器件的结构；
[0033]图5示出了根据本实用新型的另一个实施例的超结器件的结构；
[0034]图6示出了根据本实用新型的另一个实施例的超结器件的结构；
[0035]图7示出了根据本实用新型的另一个实施例的超结器件的结构的单元阵列的布局。
【具体实施方式】
[0036]现在将参考示出本实用新型的实施例的附图在下文中更全面地描述本实用新型的实施例。然而，本实用新型可以以许多不同的形式来具体实施并且不应该被解释为受限于本文所阐述的实施例。更确切地说，提供这些实施例是为了使该公开内容更彻底和完整，并且将向本领域技术人员全面地传达本实用新型的范围。遍及全文，相似的数字指代相似的元件。此外，附图中示出的各个层和区只是示意性的并且没有必要按比例绘制。因此本实用新型不限于附图中示出的相对大小、间距和对准。另外，正如本领域技术人员所认识的，本文提到的形成于衬底或其它层上的层可以指直接形成在衬底或其它层上的层，也可以指在衬底或其它层上形成的一个或多个居间层上的层。而且，术语“第一导电类型”和“第二导电类型”指的是相反的导电类型，例如η型或P型，然而，这里所描述和示出的每个实施例也包括其互补实施例。
[0037]在本文中所使用的术语仅仅为了描述特定实施例的目的并且不意图限制本实用新型。如本文所使用的那样，单数形式“一”、“一个”和“该”意图也包括复数形式，除非上下文以其它方式明确指示。还将理解，当在本文使用术语“包括”和/或“包含”时，其指定所叙述的特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组群的存在或添加。
[0038]除非以其它方式限定，本文所使用的所有术语(包括技术和科学术语)具有与如本实用新型所属领域的技术人员通常理解的含义相同的含义。还将理解本文所使用的术语应该被解释为具有与它们在该说明书的背景以及相关领域中的含义一致的含义，并且将不会以理想化或过分形式的方式解释，除非在本文中明确如此限定。
[0039]附图通过在掺杂类型“η”或“p”旁边指示“_”或“ + ”来说明相对掺杂浓度。例如，“η_”表示低于“η”掺杂区域的掺杂浓度的掺杂浓度，而“η+”掺杂区域具有比“η”掺杂区域高的掺杂浓度。相同的相对掺杂浓度的掺杂区域没有必要具有相同的绝对掺杂浓度。例如，两个不同的“η”掺杂区域可以具有相同或不同的绝对掺杂浓度。
[0040]图1示出了根据本实用新型的实施例的超结器件的结构。超结器件包括半导体主体1，半导体主体I具有第一表面2。η_掺杂的内区3部署在半导体主体I内，并且毗连半导体主体I的第一表面2。η+掺杂的漏极区4毗连内区3，并且毗连半导体主体I的第二表面6。漏极电极7毗连漏极区4，位于超结器件的最底部。漏极电极7连接到漏极端子D。
[0041]ρ+掺杂的基区8部署在半导体主体I中，并且毗连半导体主体I的第一表面2，并且形成由多个单元Cl、C2、C3组成的单元阵列。单元阵列中的多个单元Cl、C2、C3可以具有各种形状，例如条纹形、六边形、正方形。
[0042]η+掺杂的源极区9部署在基区8中，并且毗连半导体主体I的第一表面2。在每个单元C1、C2、C3中，p_掺杂的补偿区域13部署在半导体主体I中并且毗连基区8，并且具有变化的深度。例如，在图1中，单元C2中的补偿区域13具有减少的深度。
[0043]此外，通过栅极氧化物12与半导体主体I绝缘的栅极电极11被提供在半导体主体I的第一表面2上。栅极电极11被连接到栅极端子G。栅极电极11可以由例如高掺杂多晶硅构成。基区8和源极区9连接到源极电极10。源极电极10连接到源极端子S。
[0044]如图1所示，由多个单元Cl、C2、C3组成的单元阵列包括第一组单元Cl和第二组单元C2、C3。在第二组单元C2、C3的每个单元中，源极区9的面积小于单元阵列的第一组单元Cl的每个单元中的源极区9的面积。例如，单元C2中的源极区9仅仅位于基区8的左侧，其面积小于单元Cl的源极区9的面积；单元C3中的源极区9则不存在，显然其面积小于单元Cl的源极区9的面积(可以看作是单元C2中的情况的特例)。换一个角度，在第二组单元C2、C3的每个单元中，源极区9的面积相对于单元阵列的第一组单元Cl的每个单元中的源极区9的面积被减小，也可以看作是单元C2、C3中存在所谓的“无源极区”。即在单元C2中，无源极区位于基区8的右侧；在单元C3中，无源极区位于基区8的两侧。有利的是，第二组单元C2、C3的每个单元中的源极区9的面积减小的实现(即无源极区的实现)不需要附加的工艺步骤。
[0045]在超结器件中，源极区的面积的减小将导致那些单元的减少的饱和电流。这导致了短路条件下减少的电流密度，并且因此导致了增加的鲁棒性。
[0046]在超结器件中，P—补偿区域和η—内区被并置，该相反掺杂类型的区域有效地抵消了移动电荷并且形成了“耗尽区域”，该“耗尽区域”在关断状态期间可以支持高电压。另一方面，在导通状态期间，漂移区(即内区3)的更高掺杂使载流子更易流动，从而减少导通电阻。
[0047]在超结器件中，具有较小深度的补偿区域的单元(例如单元C2)提供了具有较低击穿电压的的区域，从而防止了过大的电流以增加鲁棒性。
[0048]图2示出了根据本实用新型的另一个实施例的超结器件的结构。图2中所示的超结器件类似于图1中所示的超结器件。如图2所示，超结器件包括四个单元C1、C2、C3、C4，其中单元C3、C4位于邻近超结器件的边缘处。由多个单元C1、C2、C3组成的单元阵列包括第一组单元Cl、C2和第二组单元C3、C4。在第二组单元C3、C4的每个单元中，源极区的面积小于单元阵列的第一组单元Cl、C2的每个单元中的源极区的面积，即无源极区存在于第二组单元C3、C4中，也就是邻近超结器件的边缘。
[0049]通过该措施，在边缘区域中具有显著电流的条件下，增加了鲁棒性。
[0050]图3示出了根据本实用新型的另一个实施例的超结器件的结构。图3中所示的超结器件类似于图1中所示的超结器件。如图3所示，超结器件包括五个单元C1、C2、C3、C4、C5，其中单元C2、C4具有减少的深度的补偿区域，而单元Cl、C3、C5中的补偿区域更深。由多个单元Cl、C2、C3、C4、C5组成的单元阵列包括第一组单元Cl、C3、C5和第二组单元C2、C4。在第二组单元C2、C4的每个单元中，源极区的面积小于单元阵列的第一组单元C1、C3、C5的每个单元中的源极区的面积，即无源极区存在于第二组单元C2、C4中，也就是对应于具有减少的深度的补偿区域的部分。
[0051]由于单元C2、C4具有减少的深度的补偿区域，所以在雪崩条件下这些单元C2、C4将具有尤其大的电流密度，所以有利的是，减少这些单元C2、C4中的源极电流，以便防止源极区-基区-内区之间的npn双极晶体管被大电流密度激起。
[0052]图4示出了根据本实用新型的另一个实施例的超结器件的结构。图4中所示的超结器件类似于图1中所示的超结器件。如图4所示，超结器件包括五个单元C1、C2、C3、C4、C5，其中五个单元C1、C2、C3、C4、C5中的补偿区域都具有变化的宽度。例如，五个单元Cl、C2、C3、C4、C5中的补偿区域的宽度在朝着漏极区4的方向上减小。由多个单元C1、C2、C3、C4、C5组成的单元阵列包括第一组单元C1、C3、C5和第二组单元C2、C4。在第二组单元C2、C4的每个单元中，源极区的面积小于单元阵列的第一组单元Cl、C3、C5的每个单元中的源极区的面积，即无源极区存在于第二组单元C2、C4中。
[0053]图5示出了根据本实用新型的另一个实施例的超结器件的结构。图5中所示的超结器件类似于图1中所示的超结器件。如图5所示，超结器件包括五个单元C1、C2、C3、C4、C5，其中单元Cl、C5中的补偿区域的宽度大于单元C2、C3、C4中的补偿区域的宽度，而单元C4中的补偿区域最窄。由多个单元C1、C2、C3、C4、C5组成的单元阵列包括第一组单元Cl、C3、C5和第二组单元C2、C4。在第二组单元C2、C4的每个单元中，源极区的面积小于单元阵列的第一组单元Cl、C3、C5的每个单元中的源极区的面积，即无源极区存在于第二组单元C2、C4中。
[0054]图6示出了根据本实用新型的另一个实施例的超结器件的结构。图6中所示的超结器件类似于图1中所示的超结器件。如图6所示，超结器件包括五个单元C1、C2、C3、C4、C5。不同于上面实施例中的超结器件，图6所示的超结器件的内区3的掺杂浓度是变化的。例如，内区3的掺杂浓度在朝着漏极区4的方向上增加，即越靠近漏极区4之处的掺杂浓度越高。可替换地，内区3的掺杂浓度在朝着漏极区4的方向上减小，即越靠近漏极区4之处的掺杂浓度越低。由多个单元Cl、C2、C3、C4、C5组成的单元阵列包括第一组单元Cl、C3、C5和第二组单元C2、C4。在第二组单元C2、C4的每个单元中，源极区的面积小于单元阵列的第一组单元C1、C3、C5的每个单元中的源极区的面积，即无源极区存在于第二组单元C2、C4中。
[0055]图7示出了根据本实用新型的另一个实施例的超结器件的结构的单元阵列的布局。如图7所示，单元阵列具有条纹形的单元C1、C2、C3、C4、C5、C6。每个单元都具有基区8，而源极区9被部署在基区8中。第二组单元C2、C3、C4、C5、C6的每个单元中的源极区9的面积小于第一组单元Cl的每个单元中的源极区9的面积，即无源极区存在于第二组单元C2、C3、C4、C5、C6中。在单元C2中，源极区9的面积小于单元阵列的第一组单元Cl的每个单元中的源极区9的面积的那部分源极区分布在条纹形基区8的一侧(即右侧)，也就是无源极区分布在条纹形基区8的一侧。在单元C3、C4、C5、C6中，源极区9的面积小于单元阵列的第一组单元Cl的每个单元中的源极区9的面积的那部分源极区分布在条纹形基区8的两侧，也就是无源极区分布在条纹形基区8的两侧。在单元C3、C4、C5中，源极区9的面积小于单元阵列的第一组单元Cl的每个单元中的源极区9的面积的那部分源极区以虚线的方式分布。
[0056]此外，单元阵列中的至少一部分单元可以以六边形的方式或正方形的方式布置。以六边形的方式来布置可以提供芯片面积的最优的使用。
[0057]另外，邻近超结器件的边缘处的补偿区域具有在朝着超结器件的边缘的方向上减小的深度。
[0058]尽管上文已经通过示例性实施例详细描述了本实用新型及其优点，但是本领域技术人员应当理解，在不脱离由所附权利要求限定的本实用新型的精神和范围的情况下，可以对本实用新型进行多种替换和变型。
【权利要求】
1.一种超结器件，所述超结器件包括: 半导体主体，其具有第一表面； 第一导电类型的内区，其部署在半导体主体中，并且毗连半导体主体的第一表面； 漏极区，其毗连内区； 第二导电类型的基区，其部署在半导体主体中并且毗连半导体主体的第一表面； 包括多个单元的单元阵列: 其中，在单元阵列的第一组单元的每个单元中，第一导电类型的源极区部署在基区中并且毗连半导体主体的第一表面， 其中，在单元阵列的第二组单元的每个单元中，源极区的面积小于单元阵列的第一组单元的每个单元中的源极区的面积；以及 第二导电类型的补偿区域，其部署在半导体主体中并且毗连基区，并且具有变化的深度。
2.根据权利要求1所述的超结器件，其中， 单元阵列的第二组单元中的至少一部分邻近超结器件的边缘。
3.根据权利要求1所述的超结器件，其中， 单元阵列的第二组单元中的至少一部分对应于具有减少的深度的补偿区域的部分。
4.根据权利要求1所述的超结器件，其中， 单元阵列的第二组单元中的至少一部分对应于具有增加的深度的补偿区域的部分。
5.根据权利要求1所述的超结器件，其中， 补偿区域的掺杂浓度低于基区的掺杂浓度。
6.根据权利要求1所述的超结器件，其中， 补偿区域具有变化的宽度。
7.根据权利要求6所述的超结器件，其中， 补偿区域的宽度在朝着漏极区的方向上减小。
8.根据权利要求1所述的超结器件，其中， 不同单元中的补偿区域的宽度不同。
9.根据权利要求1所述的超结器件，其中， 内区的掺杂浓度是变化的。
10.根据权利要求9所述的超结器件，其中， 内区的掺杂浓度在朝着漏极区的方向上增加或减小。
11.根据权利要求1所述的超结器件，其中， 单元阵列具有条纹形的单元。
12.根据权利要求11所述的超结器件，其中， 在单元阵列的第二组单元的每个单元中，源极区的面积小于单元阵列的第一组单元的每个单元中的源极区的面积的那部分源极区分布在条纹形基区的一侧或两侧。
13.根据权利要求12所述的超结器件，其中， 在单元阵列的第二组单元的每个单元中，源极区的面积小于单元阵列的第一组单元的每个单元中的源极区的面积的那部分源极区以虚线的方式分布。
14.根据权利要求1所述的超结器件，其中，单元阵列中的至少一部分单元以六边形的方式或正方形的方式布置。
15.根据权利要求1所述的超结器件，其中，邻近超结器件的边缘的补偿区域具有在朝着超结器件的边缘的方向上减小的深度。
【文档编号】H01L29/78GK204144264SQ201420180475
【公开日】2015年2月4日 申请日期:2014年4月15日 优先权日:2014年4月15日
【发明者】W.凯因德尔, A.维尔梅罗特 申请人:英飞凌科技奥地利有限公司