无引线球脚表贴式微波薄膜混合集成电路及其集成方法
【专利摘要】无引线球脚表贴式微波薄膜混合集成电路及其集成方法，该集成电路由薄膜陶瓷基片、薄膜导带、薄膜阻带、薄膜电容、薄膜电感、片式元器件、半导体裸芯片和管帽组成；薄膜陶瓷基片正面与底面之间有通孔；薄膜导带、薄膜阻带、薄膜电容、薄膜电感集成在薄膜陶瓷基片的正面，底面用绝缘介质薄膜保护；薄膜陶瓷基片底面为球脚型对外连接端；管帽装贴在薄膜陶瓷基片的正面；正装型半导体裸芯片有键合丝与薄膜阻带连接,倒装型有球脚与金属球的球脚焊接；管帽外层为金属层，内壁为陶瓷涂覆层。集成方法包括备料、造孔、清洗、形成图形网络、焊接、组装、键合、封帽等步骤。使用本发明的器件应用广泛，特别适用于装备系统小型化的领域。
【专利说明】无引线球脚表贴式微波薄膜混合集成电路及其集成方法
【技术领域】
[0001]本发明涉及混合集成电路，具体来说，涉及薄膜混合集成电路，更进一步来说，涉及无引线球脚表贴式微波薄膜混合集成电路。
【背景技术】
[0002]原有薄膜混合电路的集成技术是先将薄膜陶瓷基片装贴在管基上，接着将半导体芯片、片式元器件直接装贴在薄膜基片上，再采用键合丝(金丝或硅铝丝)进行芯片与基片的引线键合，基片和管脚的引线键合，完成整个电器连接，最后在高真空、高纯氮气或高纯氩气等特定的气氛中将管基和管帽进行密封而成。这种集成电路存在以下问题:必须采用管基和管帽对内部电路进行封装，由于管基和管帽的体积大、管脚长、连接管脚的内引线多、而且较长，因此，封装后薄膜混合集成电路的体积较大、高频干扰大，在装备小型化、高频等应用领域受到一定的限制。
[0003]中国专利数据库中涉及的薄膜混合集成电路专利申请件有9件，例如2012104928157号《高密度薄膜混合集成电路的集成方法》、2012105373324号《三维集成功率薄膜混合集成电路的集成方法》、2012103962589号《高灵敏温控薄膜混合集成电路的集成方法》、2011205566949号《高集成高可靠工作温度可控薄膜混合集成电路》等。迄今为止，尚无球脚表贴式微波薄膜混合集成电路的申请件。
【发明内容】
[0004]本发明的目的之一是提供基壳一体化技术，取消封装外壳的管基，薄膜陶瓷基片兼作封装外壳管基，从而取消封装外壳的管基引脚(引线)及引脚到薄膜陶瓷基片的连线，以实现无引线球脚表贴式微波薄膜混合集成电路，以满足装备小型化、高可靠的需要。
[0005]本发明的又一目的是提供无引线球脚表贴式微波薄膜混合集成电路同时具备电磁屏蔽及高频绝缘的集成方法，减少装备应用中庞大的、复杂的电磁屏蔽系统及高频绝缘系统，降低装备成本，缩小装备体积，提升装备的可靠性。
[0006]发明人提供的无引线球脚表贴式微波薄膜混合集成电路由薄膜陶瓷基片、薄膜导带、薄膜阻带、薄膜电容、薄膜电感、片式元器件、半导体裸芯片和管帽组成；薄膜陶瓷基片正面与底面之间有金属化通孔；薄膜导带、薄膜阻带、薄膜电容、薄膜电感集成在薄膜陶瓷基片的正面，在薄膜陶瓷基片的底面用绝缘介质薄膜密封和绝缘保护；对外连接端制作在薄膜陶瓷基片的底面；管帽封焊在薄膜陶瓷基片的正面，以保护内部薄膜导带、薄膜阻带、薄膜电容、薄膜电感、半导体裸芯片；半导体裸芯片包括正装型半导体裸芯片和倒装型半导体裸芯片，前者将键合丝与薄膜陶瓷基片的正面相应的键合区电气连接，后者将倒装型半导体裸芯片的球脚与薄膜陶瓷基片正面球形焊接区上的球脚球焊连接；管帽由内外两层材料组成，外层为金属，用于电磁屏蔽；内层为陶瓷层，用于对外界环境的高频隔离。
[0007]上述管帽的利记博彩app有两种:一是在金属管帽的内壁涂覆三氧化二铝陶瓷浆料，在高纯氮气环境中、900°C ±50°C高温下烧结成型；二是在黑陶瓷管帽的外壁涂覆金属浆料，在高纯氮气环境中、具体金属浆料的烧结温度下烧结成型。上述金属浆料是金浆料或铜浆料或银浆料。
[0008]上述管帽封焊在薄膜陶瓷基片的管帽封焊区。
[0009]上述对外连接端为金属球脚型引出端。
[0010]发明人提供的无引线球脚表贴式微波薄膜混合集成电路的集成方法包括以下步骤:
[0011](I)准备管帽、陶瓷基片、薄膜导带材料、薄膜阻带材料、薄膜电容介质材料、薄膜绝缘介质材料、半导体裸芯片、片式元器件；
[0012](2)在陶瓷基片上形成通孔；
[0013](3)采用电镀工艺对上述通孔进行金属化，用于陶瓷基片正面和底面之间的电气连接；
[0014](4)基片清洗与烘干、管帽清洗与烘干；
[0015](5)在高真空磁控溅射台或电子束蒸发台中，分别在陶瓷基片的正面、底面形成所需阻值的电阻薄膜，光刻和腐蚀，形成阻带。
[0016](6)在高真空磁控溅射台或电子束蒸发台中，形成绝缘介质薄膜，光刻和选择性腐蚀，形成电容介质薄膜。
[0017](7)在高真空磁控溅射台或电子束蒸发台中，形成导体薄膜，光刻和选择性腐蚀，形成所需薄膜导带、键合区、装结区、管帽封焊区、球形焊接区等图形；
[0018](8)修调阻带，形成所需阻值的薄膜电阻；
[0019](9)在高真空磁控溅射台或电子束蒸发台中，在陶瓷基片的底面形成绝缘介质薄膜，光刻和选择性腐蚀，形成绝缘介质保护层；
[0020](10)在半导体芯片球形焊接区域、引出端焊接球形成区域形成金属球；
[0021](11)划片分离；
[0022](12)在薄膜基片上组装半导体芯片和片式元器件；
[0023](13)用硅-铝丝或金丝键合以完成半导体芯片的电路连接；
[0024](14)封管帽；
[0025](15)性能测试；
[0026](16)老化筛选测试、密封性检查；
[0027](17)产品编号打印、包装入库。
[0028]无引线球脚表贴式微波薄膜混合集成电路使用时以贴片式使用，该集成电路具有以下优点:①管基与薄膜陶瓷基片一体化，无封装外壳管基，体积大幅缩小；②无引脚及相应的内引线，减小相应的高频干扰；③用金属球型引出端焊接面代替原有管基中的有引线引脚，可实现高密度引脚；④可实现多层布线与集成，实现高密度集成；⑤可集成更多的电路功能，实现系统集成；⑥实现表贴式安装，缩小装备体积，提升装备的高频性能；⑦内涂陶瓷层金属管帽除保护封装内部电路外，同时起到电磁屏蔽和封装内部和外部的高频绝缘作用，确保微波混合集成电路的可靠使用；⑧提高装备系统的可靠性。
[0029]本发明解决了原有的微波薄膜混合集成电路在装备小型化、高频等应用领域受到限制的难题，使用本发明的器件广泛应用于航天、航空、船舶、电子、通讯、医疗设备、工业控制等领域，特别适用于装备系统小型化、高频、高可靠的领域，具有广阔的市场前景和应用空间。
【专利附图】
【附图说明】
[0030]图1为无引线球脚表贴式微波薄膜混合集成电路结构示意图，图2为薄膜陶瓷基片通孔示意图，图3为薄膜陶瓷基片通孔金属化示意图，图4为薄膜导带、薄膜阻带集成示意图，图5为薄膜绝缘介质保护层示意图，图6为球型焊接区示意图，图7为组装与键合示意图，图8为管帽结构示意图。上述图2-图8为产品形成过程中间结构示意图。
[0031 ] 图中，I为薄膜陶瓷基片，2为陶瓷涂覆层，3为金属层，4为片式元器件，5为薄膜阻带，6为导带/键合区，7为正装型半导体芯片，8为键合丝，9为倒装型半导体芯片，10为封焊层，11为球脚焊接区，12为绝缘介质保护层，13为金属化通孔，14为管帽封焊区，15为引出端焊接球，16为金属球，17为引出端焊接球，18为通孔。
【具体实施方式】
[0032]结构如图1的无引线球脚表贴式微波薄膜混合集成电路，由薄膜陶瓷基片1、薄膜导带、薄膜阻带5、薄膜电容、薄膜电感、片式元器件4、半导体裸芯片和管帽组成；薄膜陶瓷基片正面与底面之间有金属化通孔；薄膜导带、薄膜阻带5、薄膜电容、薄膜电感集成在薄膜陶瓷基片I的正面，在薄膜陶瓷基片I的底面用绝缘介质薄膜12密封并绝缘保护；金属球脚型对外连接端制作在薄膜陶瓷基片I的底面；管帽封焊在薄膜陶瓷基片I的正面，以保护内部薄膜导带、薄膜阻带5、薄膜电容、薄膜电感、半导体裸芯片；半导体裸芯片包括正装型半导体芯片7和倒装型半导体芯片9，前者将键合丝8与薄膜陶瓷基片I正面的键合区6电气连接，后者将球脚与薄膜陶瓷基片I正面的球形焊接区11上的金属球16球脚球焊连接。
[0033]具体实施工艺如下:
[0034](I)准备管帽、陶瓷基片、薄膜导带材料、薄膜阻带材料、薄膜电容介质材料、薄膜绝缘介质材料、半导体裸芯片、片式元器件；
[0035](2)在陶瓷基片上采用激光钻孔的方式形成通孔；
[0036](3)采用电镀工艺对上述通孔进行金属化，金镀层厚度为2?5 μ m，用于陶瓷基片正面和底面之间的电气连接；
[0037](4)基片清洗与烘干、管帽清洗与烘干；
[0038](5)在2X10_3Pa以下的高真空磁控溅射台或电子束蒸发台中，分别在陶瓷基片的正面、底面形成所需阻值的镍-铬合金(80% Ni: 20% Cr)电阻薄膜，光刻和腐蚀，形成阻带。
[0039](6)在2X10_3Pa以下的高真空磁控溅射台或电子束蒸发台中，形成二氧化硅薄膜，光刻和选择性腐蚀，形成电容介质薄膜。
[0040](7)在2X10_3Pa以下的高真空磁控派射台或电子束蒸发台中，形成金导体薄膜，光刻和选择性腐蚀，形成所需薄膜导带、键合区、装结区、管帽封焊区、球形焊接区等图形；
[0041](8)用激光法修调阻带，形成所需阻值的薄膜电阻；
[0042](9)在2X10_3Pa以下的高真空磁控溅射台或电子束蒸发台中，在陶瓷基片的底面形成三氧化二铝绝缘介质薄膜，光刻和选择性腐蚀，形成绝缘介质保护层；
[0043](10)在半导体芯片球形焊接区域、引出端焊接球形成区域采用印刷金浆料再高温回流或采用金丝键合机对金丝高压打火的方式形成金球；
[0044](11)划片分离；
[0045](12)在薄膜基片上组装半导体芯片和片式元器件；
[0046](13)用硅-铝丝或金丝键合以完成半导体芯片的电路连接；
[0047](14)封管帽；
[0048](15)性能测试；
[0049](16)老化筛选测试、密封性检查；
[0050](17)产品编号打印、包装入库。
【权利要求】
1.无引线球脚表贴式微波薄膜混合集成电路，其特征在于该集成电路由薄膜陶瓷基片、薄膜导带、薄膜阻带、薄膜电容、薄膜电感、片式元器件、半导体裸芯片和管帽组成；薄膜陶瓷基片正面与底面之间有金属化通孔；薄膜导带、薄膜阻带、薄膜电容、薄膜电感集成在薄膜陶瓷基片正面，在薄膜陶瓷基片底面用绝缘介质薄膜进行密封和绝缘保护；对外连接端制作在薄膜陶瓷基片底面；管帽封焊在薄膜陶瓷基片正面，保护内部薄膜导带、薄膜阻带、薄膜电容、薄膜电感、半导体裸芯片；半导体裸芯片包括正装型半导体裸芯片和倒装型半导体裸芯片，前者将键合丝与薄膜陶瓷基片正面的键合区电气连接，后者将倒装型半导体裸芯片的球脚与薄膜陶瓷基片正面的球形焊接区上的球脚球焊连接；管帽由内外两层材料组成，外层为金属，用于电磁屏蔽；内层为陶瓷层，用于对外界环境的高频隔离。
2.如权利要求1所述的无引线球脚表贴式微波薄膜混合集成电路，其特征在于所述管帽的利记博彩app有二:一是在金属管帽的内壁涂覆三氧化二铝陶瓷浆料，在高纯氮气环境中、9001: ±501:高温下烧结成型；二是在黑陶瓷管帽的外壁涂覆金属浆料，在高纯氮气环境中、金属浆料的烧结温度下烧结成型；所述金属浆料是金浆料或铜浆料或银浆料。
3.如权利要求1所述的无引线球脚表贴式微波薄膜混合集成电路，其特征在于所述管帽封焊在薄膜陶瓷基片的管帽封焊区以固定并密封。
4.如权利要求1所述的无引线球脚表贴式微波薄膜混合集成电路，其特征在于所述对外连接端为金属球脚型引出端。
5.如权利要求1所述的无引线球脚表贴式微波薄膜混合集成电路的集成方法，其特征包括以下步骤: 准备管帽、陶瓷基片、薄膜导带材料、薄膜阻带材料、薄膜电容介质材料、薄膜绝缘介质材料、半导体裸芯片、片式元器件； 在陶瓷基片上采用激光钻孔的方式形成通孔； 采用电镀工艺对上述通孔进行金属化，用于陶瓷基片正面和底面之间的电气连接； 基片清洗与烘干、管帽清洗与烘干； 在高真空磁控溅射台或电子束蒸发台中，分别在陶瓷基片的正面、底面形成所需阻值的电阻薄膜，光刻和腐蚀，形成阻带； 在高真空磁控溅射台或电子束蒸发台中，形成绝缘介质薄膜，光刻和选择性腐蚀，形成电容介质薄膜； 在高真空磁控溅射台或电子束蒸发台中，形成导体薄膜，光刻和选择性腐蚀，形成所需薄膜导带、键合区、装结区、管帽封焊区、球形焊接区图形； 修调阻带，形成所需阻值的薄膜电阻； 在高真空磁控溅射台或电子束蒸发台中，在陶瓷基片的底面形成绝缘介质薄膜，光刻和选择性腐蚀，形成绝缘介质保护层； 在半导体芯片球形焊接区域、引出端焊接球形成区域形成金属球； 划片分尚； 在薄膜基片上组装半导体芯片和片式元器件； 用硅-铝丝或金丝键合以完成半导体芯片的电路连接； 封管帽； 性能测试；老化筛选测试、密封性检查；产品编号打印、包装入库。
【文档编号】H01L25/00GK104485324SQ201410775738
【公开日】2015年4月1日 申请日期:2014年12月15日 优先权日:2014年12月15日
【发明者】杨成刚, 黄晓山, 刘学林, 卢生贵, 赵晓辉, 徐勇 申请人:贵州振华风光半导体有限公司