嵌入式碳化硅的制备方法
【专利摘要】本发明公开了一种嵌入式碳化硅的制备方法，包括：对形成有半导体器件的衬底NMOS区域进行低温离子注入，以在硅衬底形成非晶硅层；刻蚀所述非晶硅层，形成沟槽；清洗沟槽表面；原位腐蚀沟槽表面；碳化硅沉积，以形成嵌入式碳化硅。本发明通过对衬底NMOS区域进行低温离子注入，以在衬底NMOS区域形成非晶硅层；刻蚀所述衬底NMOS区域的非晶硅层得到NMOS源漏区的沟槽,然后在所述NMOS源漏区的沟槽内形成低位错缺陷的嵌入式SiC，可以在确保碳化硅薄膜低缺陷的前提下，提高NMOSFET的电子迁移率，从而提高它的电流驱动能力。
【专利说明】嵌入式碳化娃的制备方法
【技术领域】
[0001] 本发明涉及半导体领域，具体涉及一种嵌入式碳化硅的制备方法。
【背景技术】
[0002] 在45纳米及45纳米以下半导体制造流程中，嵌入式碳化娃（Embedded SiC)技 术通过在沟道中产生单轴压应力来提高NM0SFET的电子迁移率，从而提高它的电流驱动能 力。其具体原理是：通过在Si衬底上刻蚀凹槽，选择性地外延生长SiC层，由于SiC晶格常 数与Si不匹配，在垂直沟道方向Si晶格受到压缩产生压应力，而沿沟道方向Si晶格受到 拉伸产生张应力。
[0003] 目前，SiC内的C含量对嵌入式碳化硅技术具有较大的影响。这是因为SiC薄膜 中的应变（应力）会随着层厚的增加而增加，当层厚超过某一临界值0〇时，SiC将不能形 成很好的单晶结构，在生长过程中就会发生弛豫，薄膜中积累的应变会引起晶面滑移，使界 面原子排列错开，应变急剧释放，以失配位错或者表面起伏的形式释放出来，在薄膜中产生 大量缺陷。该临界值GO与薄膜生长条件相关，而薄膜中c浓度是对薄膜生长条件影响最 大的因素之一。C组分越大，SiC薄膜厚度的临界值越小。但由于C在Si中的固浓度的限 制，目前的业界SiC选择性外延的C的含量为1 %?2%。因此，如何改善嵌入式碳化硅技 术中碳化硅薄膜的缺陷，是本领域技术人员亟待解决的一个技术问题。
【发明内容】
[0004] 本发明提供一种嵌入式氮化硅的制备方法，以解决碳化硅薄膜缺陷较大的问题。
[0005] 为解决上述技术问题，本发明提供一种嵌入式碳化硅的制备方法，包括：对形成有 半导体器件的衬底NM0S区域进行低温离子注入，以在硅衬底表面形成非晶硅层；刻蚀所述 非晶硅层，形成沟槽；清洗沟槽表面；原位腐蚀沟槽表面；碳化硅沉积，以形成嵌入式碳化 硅。本发明通过对衬底NM0S区域进行低温离子注入，以在衬底NM0S区域形成非晶硅层；刻 蚀所述衬底NM0S区域的非晶硅层得到NM0S源漏区的沟槽，然后在所述NM0S源漏区的沟 槽内形成低位错缺陷的嵌入式SiC，可以在确保碳化硅薄膜低缺陷的前提下，提高NM0SFET 的电子迁移率，从而提高它的电流驱动能力。
[0006] 作为优选，采用SiCoNi预清洗沟槽表面，其可以在没有电浆和粒子轰击的环境中 去除氧化膜，降低了对硅衬底的破坏。
[0007] 作为优选，使用HC1、C12或HC1与C12的混合气体原位腐蚀沟槽表面，改善沟槽表 面的粗糙度，进而降低碳化硅的缺陷。
[0008] 作为优选，所述低温离子注入中的注入离子为硅离子、氩离子、锗离子或者氮离 子。
[0009] 作为优选，所述非晶硅层的厚度为200A?700A。
[0010] 作为优选，所述非晶硅层的厚度为460A?500A。
[0011] 作为优选，所述低温离子注入的温度为-100?〇摄氏度。
[0012] 作为优选，对形成有半导体器件的衬底NM0S区域进行低温离子注入步骤之前，在 衬底的PM0SFET上形成光阻；在形成沟槽之后，使用酸槽将光阻去除。
[0013] 作为优选，去除光阻后，外延前清洗沟槽表面。
[0014] 作为优选，刻蚀所述非晶硅层，以形成沟槽的步骤中，所述非晶硅层部分保留在所 述沟槽表面。
[0015] 进一步的，通过使用HC1、Cl2或HC1与Cl2混合气体，在与嵌入式碳化硅生长的同 一腔室内原位刻蚀所述沟槽的表面以去除保留的所述非晶硅层。
[0016] 与现有技术相比，本发明具有以下优点：本发明通过对衬底NM0S区域进行低温离 子注入，以在衬底NM0S区域形成非晶硅层；刻蚀所述衬底NM0S区域的非晶硅层得到NM0S 源漏区的沟槽，然后在所述NM0S源漏区的沟槽内形成低位错缺陷的嵌入式SiC，进而可以 在确保碳化硅薄膜低缺陷的前提下，提高NM0SFET的电子迁移率，从而提高它的电流驱动 能力。
【专利附图】
【附图说明】
[0017] 图1为本发明一【具体实施方式】中低温离子注入衬底结构示意图；
[0018] 图2为本发明一【具体实施方式】中去除光阻后器件的结构示意图；
[0019] 图3为本发明一【具体实施方式】中沟槽结构示意图；
[0020] 图4为本发明一【具体实施方式】中碳化硅沉积后沟槽结构示意图。
【具体实施方式】
[0021] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明 的【具体实施方式】做详细的说明。需说明的是，本发明附图均采用简化的形式且均使用非精 准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0022] 请参照图1至图4,所述嵌入式碳化硅的制备方法，包括：
[0023] 首先，对形成有半导体器件的衬底NM0S区域进行低温离子注入，以在硅衬底形成 非晶硅层2。具体地，如图1所示，在PM0SFET 10上形成光阻1;对另一侧的NM0SFET 20进 行低温离子注入。具体地，低温离子注入的温度范围为零下l〇〇°C至0°C，采用的注入离子 为硅离子、氩离子、锗离子或者氮离子。进行离子注入时，根据离子类型调节离子的注入能 量、注入剂量、注入角度和注入旋转次数等工艺条件，在硅衬底表面形成200?700人的非晶 娃层2。
[0024] 如图2所示，刻蚀所述非晶硅层2,形成沟槽3,此时沟槽3的表面具有较大的粗糙 度；需要说明的是，此步骤中，所述非晶硅层2未被完全刻蚀，即还存在部分非晶硅层2保留 在所述沟槽3的表面。
[0025] 接着，如图3所示，酸槽清洗去除光阻1。
[0026] 接着，外延前清洗沟槽3表面，去除酸槽清洗后的残留物；
[0027] 接着，采用SiCoNi预清洗沟槽3表面，使用SiCoNi预清洗可以在没有电浆和粒子 轰击的环境中去除氧化膜，降低了对硅衬底的破坏。
[0028] 接着，使用HC1、Cl2或HC1与Cl2的混合气体原位腐蚀沟槽3表面。具体地，该步 骤与后续的嵌入式碳化硅生长在同一腔室内完成，用于刻蚀去除所述沟槽3表面保留的部 分非晶硅层2,达到改善沟槽3表面的粗糙度的目的。
[0029] 最后，如图4所示，进行碳化硅沉积，以形成嵌入式碳化硅4,沉积温度为525? 575摄氏度。
[0030] 本发明通过对形成有半导体器件的衬底NM0S区域进行低温离子注入，以在衬底 NM0S区域形成非晶硅层2 ;刻蚀所述衬底NM0S区域的非晶硅层2得到NM0S源漏区的沟槽 3,然后在所述NM0S源漏区的沟槽3内形成低位错缺陷的嵌入式碳化硅4,可以在确保碳化 硅薄膜低缺陷的前提下，提高NM0SFET20的电子迁移率，从而提高它的电流驱动能力。
[0031] 请继续参照图1至图4所示，下面以在28LP的嵌入式碳化硅制备工艺为例，本发 明的具体实施方案如下：
[0032] 首先，在零下50°C温度下，使用N+离子对形成有半导体器件的衬底NM0S区域进行 离子注入，注入能量为16Kev，注入剂量为1 X 1015,注入角度为0度，注入旋转次数1次，在 硅衬底表面形成460?500A的非晶硅层2。
[0033] 接着，使用干法选择性刻蚀去除非晶硅层2,在NM0SFET 20上形成沟槽3 ;
[0034] 接着，使用酸槽将用作掩模的光阻1去除；
[0035] 接着，使用外延前清洗处理沟槽3表面，去除沟槽3表面残留；
[0036] 接着，使用SiCoNi预清洗沟槽3表面；
[0037] 接着，使用HC1、C12或HC1与C12的混合气原位（in-situ)腐蚀沟槽3表面；
[0038] 最后，SiC沉积，形成低位错缺陷的嵌入式碳化娃4。
[0039] 综上所述，本发明的嵌入式碳化硅的制备方法，包括：对形成有半导体器件的衬底 进行刻蚀NM0S区域进行低温离子注入，以在硅衬底表面形成非晶硅层2 ;刻蚀所述非晶硅 层2,形成沟槽3 ;清洗沟槽3表面；原位腐蚀沟槽3表面；碳化硅沉积，以形成嵌入式碳化 硅4。本发明通过在衬底NM0S区域形成非晶硅层2 ;刻蚀所述衬底NM0S区域的非晶硅层2 得到NM0S源漏区的沟槽3,然后在所述NM0S源漏区的沟槽3内形成低位错缺陷的嵌入式碳 化硅4,可以在确保碳化硅薄膜低缺陷的前提下，提高NM0SFET 20的电子迁移率，从而提高 它的电流驱动能力。
[0040] 显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神 和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之 内，则本发明也意图包括这些改动和变型在内。
【权利要求】
1. 一种嵌入式碳化娃的制备方法，其特征在于，包括： 对形成有半导体器件的衬底NMOS区域进行低温离子注入，以在硅衬底形成非晶硅层； 刻蚀所述非晶硅层，形成沟槽； 清洗沟槽表面； 原位腐蚀沟槽表面； 碳化硅沉积，以形成嵌入式碳化硅。
2. 如权利要求1所述的嵌入式碳化硅的制备方法，其特征在于，采用SiCoNi预清洗沟 槽表面。
3. 如权利要求1所述的嵌入式碳化硅的制备方法，其特征在于，使用HC1、C12或HC1与 Cl2的混合气体原位腐蚀沟槽表面。
4. 如权利要求1所述的嵌入式碳化硅的制备方法，其特征在于，所述低温离子注入采 用的注入离子为硅离子、氩离子、锗离子或者氮离子。
5. 如权利要求1所述的嵌入式碳化硅的制备方法，其特征在于，所述非晶硅层的厚度 为 200A?700A。
6. 如权利要求1所述的嵌入式碳化硅的制备方法，其特征在于，所述非晶硅层的厚度 为 46〇A?50〇A。
7. 如权利要求1所述的嵌入式碳化硅的制备方法，其特征在于，所述低温离子注入的 温度为-100?〇摄氏度。
8. 如权利要求1所述的嵌入式碳化硅的制备方法，其特征在于，对形成有半导体器件 的衬底NM0S区域进行低温离子注入步骤之前，在衬底的PM0SFET上形成光阻；在形成沟槽 之后，使用酸槽将光阻去除。
9. 如权利要求8所述的嵌入式碳化硅的制备方法，其特征在于，去除光阻后，外延前清 洗沟槽表面。
10. 如权利要求1所述的嵌入式碳化硅的制备方法，其特征在于，刻蚀所述非晶硅层， 以形成沟槽的步骤中，所述非晶硅层部分保留在所述沟槽表面。
11. 如权利要求10所述的嵌入式碳化硅的制备方法，其特征在于，通过使用HC1、C12* HC1与(：12混合气体，在与嵌入式碳化硅生长的同一腔室内原位刻蚀所述沟槽的表面以去除 保留的所述非晶硅层。
【文档编号】H01L21/20GK104409354SQ201410697237
【公开日】2015年3月11日 申请日期:2014年11月26日 优先权日:2014年11月26日
【发明者】肖天金, 邱裕明, 康俊龙 申请人:上海华力微电子有限公司