感测装置制造方法
【专利摘要】本发明公开一种感测装置，该感测装置包括多个感测像素，所述多个感测像素排列成阵列，且各感测像素包括主动元件以及感测元件。感测元件与主动元件电性连接，其中感测元件包括第一电极层、非晶硅层、第二电极层以及石墨烯层。非晶硅层配置在第一电极层上。第二电极层配置在非晶硅层上，其中第二电极层具有开口。石墨烯层与该第二电极层及非晶硅层接触。本发明的感测装置可通过减少的光刻蚀刻工艺数来制造，藉此可降低工艺复杂度及工艺时间。
【专利说明】感测装置
【技术领域】
[0001]本发明是涉及一种感测装置，且特别涉及一种感测元件包括非晶硅层及石墨烯层的感测装置。
【背景技术】
[0002]在现今的图像检测阵列(image sensing array)中，每一感测像素主要包括一个薄膜晶体管(thin film transistor, TFT)以及一个PIN 二极管(PIN d1de),其中薄膜晶体管作为读取的开关元件，PIN 二极管则扮演将光能转换成电子信号的感测元件。
[0003]一般而言，为了使图像检测阵列具有良好的量子效率(Quantum Efficiency, QE)，又称入射光子 _ 电子转换效率(Incident Photon-to-electron Convers1n Efficiency,IPCE)，通常需要沉积足够厚的PIN层(厚度大约为1.0 μ m?1.5 μ m)，此使得用以保护PIN层的保护层也需要足够厚的厚度(大约1.5 μ m)。如此一来，公知的图像检测阵列不但具有较厚的厚度，且沉积PIN层的工艺时间长、费用高。此外，公知的图像检测阵列一般需要11道光刻蚀刻工艺(Photolithography and Etching Process,PEP)才能完成制作，使得工艺复杂度高。因此，如何减少制造图像检测阵列所使用的光刻蚀刻工艺数及降低工艺复杂度是目前研发的重点之一。
【发明内容】
[0004]本发明提供一种感测装置，其易于大面积制造，并且可减少光刻蚀刻的工艺数。
[0005]本发明的感测装置包括多个感测像素，所述多个感测像素排列成阵列，其中各感测像素包括主动元件以及感测元件。感测元件与主动元件电性连接，其中感测元件包括第一电极层、非晶硅层、第二电极层以及石墨烯层。非晶硅层配置在第一电极层上。第二电极层配置在非晶硅层上，其中第二电极层具有开口。石墨烯层与第二电极层及非晶硅层接触。
[0006]基于上述，在本发明的感测装置中，由于感测元件通知使用非晶硅层与石墨烯层构成的接面来达成感测光线的目的，使得感测装置能够符合大面积化生产的要求。另外，本发明的感测装置可通过减少的光刻蚀刻工艺数来制造，藉此可降低工艺复杂度及工艺时间。
[0007]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
【专利附图】
【附图说明】
[0008]图1是本发明一实施方式的感测装置的俯视示意图。
[0009]图2A至图2H是本发明一实施方式的感测装置制造方法的流程俯视图。
[0010]图3A至3H是本发明一实施方式的感测装置制造方法的流程剖面图。
[0011]图4是本发明另一实施方式的感测装置的剖面示意图。
[0012]图5A至图5B是本发明又一实施方式的感测装置制造方法的流程俯视图。
[0013]图6A至6B是本发明又一实施方式的感测装置制造方法的流程剖面图。
[0014]图7是本发明再一实施方式的感测装置的俯视示意图。
[0015]其中，附图标记说明如下:
[0016]10、20、30、40:感测装置
[0017]100:基板
[0018]102:第一电极层
[0019]104、306、406:第二电极层
[0020]106,206,304:石墨烯层
[0021]AS:非晶硅层
[0022]BPl:第一保护层
[0023]BP2、BP2’:第二保护层
[0024]BP3:第三保护层
[0025]CH:沟道层
[0026]CL、CL’、CL”:覆盖层
[0027]D:漏极
[0028]G:栅极
[0029]G1:栅极绝缘层
[0030]L1:第一信号线
[0031]L2:第二信号线
[0032]L3、L3’、L3”:第三信号线
[0033]0P1:第一开口
[0034]0P2、0P2，:第二开口
[0035]0P3:开口
[0036]P、P’、P”:感测像素
[0037]S:源极
[0038]SE、SE’:感测元件
[0039]TFT:主动元件
【具体实施方式】
[0040]图1是本发明一实施方式的感测装置的俯视示意图。
[0041]请参照图1，感测装置10包括基板100及多个感测像素P。基板100的材质例如是玻璃、石英、有机聚合物、或是不透光/反射材料(例如:导电材料、金属、晶圆、陶瓷、或其它可适用的材料)、或是其它可适用的材料。感测像素P配置在基板100上。
[0042]在下文中，将参照图2A至图2H以及图3A至图3H，针对感测装置10的利记博彩app作详细说明。值得一提的是，感测装置10包括多个感测像素P，并且所述多个感测像素P彼此邻接排列成多列与多行，以形成一阵列，然而为了清楚说明本发明，图2A至图2H以及图3A至图3H仅绘示出感测装置10中的其中一个感测像素P。
[0043]图2A至图2H是本发明一实施方式的感测装置制造方法的流程俯视图。图3A至图3H是本发明一实施方式的感测装置制造方法的流程剖面图。图3A至图3H的剖面位置对应于图2A至图2H的剖面线1-1’的位置。
[0044]请同时参照图2A及图3A，于基板100上形成栅极G与第一信号线LI，其中栅极G与第一信号线LI电性连接。详细而言，栅极G与第一信号线LI可通过第一道光刻蚀刻工艺而形成。基于导电性的考量，栅极G与第一信号线LI 一般是使用金属材料。然而，本发明并不限于此，栅极G与第一信号线LI也可以使用金属以外的其他导电材料，例如:合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆叠层。在本实施方式中，栅极G与第一信号线LI属于同一膜层。也就是说,栅极G与第一信号线LI是由同一金属层所构成。
[0045]接着，请同时参照图2B及图3B，于基板100上形成栅极绝缘层GI，栅极绝缘层GI覆盖栅极G与第一信号线LI。栅极绝缘层GI通常可以利用物理气相沉积法或化学气相沉积法全面性地沉积在基板100上。栅极绝缘层GI的材质例如是氧化硅(S1x)、氮化硅(SiNx)或氮氧化硅等无机材质。为了附图清楚，在图2B中省略栅极绝缘层GI的绘示。
[0046]接着，于栅极绝缘层GI上形成沟道层CH，沟道层CH于垂直投影方向与栅极G至少部分重叠。在本实施例中，沟道层CH位于栅极G的上方，且覆盖栅极G。详细而言，沟道层CH可通过第二道光刻蚀刻工艺而形成。在本实施方式中，沟道层CH的材质为非晶硅半导体材料。
[0047]另外一提的是，于栅极绝缘层GI上形成沟道层CH后，感测装置10的利记博彩app可还包括于基板100的周边区内的栅极绝缘层GI中形成一接触窗(未绘示)，以于后续工艺中形成用以与外部电路连接的连接线，其中外部电路例如是驱动芯片或柔性印刷电路(flexible printed circuit, FPC)。详细而言,所述接触窗可通过第三道光刻蚀刻工艺而形成。
[0048]接着，请同时参照图2C及图3C，于基板100上形成源极S、漏极D、第二信号线L2及第一电极层102，其中源极S与第二信号线L2电性连接，漏极D与第一电极层102电性连接，且位于沟道层CH两侧。
[0049]详细而言，源极S、漏极D、第二信号线L2及第一电极层102可通过第四道光刻蚀刻工艺而形成。基于导电性的考量，源极S、漏极D、第二信号线L2及第一电极层102—般是使用金属材料。然而，本发明并不限于此，源极S、漏极D、第二信号线L2及第一电极层102也可以使用金属以外的其他导电材料，例如:合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆叠层。在本实施方式中，源极S、漏极D、第二信号线L2及第一电极层102属于同一膜层。也就是说，源极S、漏极D、第二信号线L2及第一电极层102是由同一金属层所构成。
[0050]另外，第一信号线LI和第二信号线L2彼此交错设置。也就是说，第一信号线LI的延伸方向与第二信号线L2的延伸方向不平行。在图2C中，第一信号线LI的延伸方向与第二信号线L2的延伸方向例如是大致上垂直。
[0051]值得说明的是，在本实施方式中，在制作完源极S以及漏极D之后，主动元件TFT便初步制作完成，其中主动元件TFT包括栅极G、栅极绝缘层G1、沟道层CH、源极S以及漏极D。进一步而言，由于沟道层CH的材质为非晶硅半导体材料，因此主动元件TFT即为一种非晶硅薄膜晶体管。
[0052]接着，请同时参照图2D及图3D，于基板100上形成第一保护层BP1，以覆盖主动元件TFT以及第一电极层102，其中第一保护层BPl具有第一开口 OPl，且第一开口 OPl暴露出部分的第一电极层102。详细而言，第一保护层BPl可通过第五道光刻蚀刻工艺而形成。第一保护层BPl的材质例如是氧化硅、氮化硅或氮氧化硅等无机材质。
[0053]接着，请同时参照图2E及图3E，于第一保护层BPl上形成非晶硅层AS，其中非晶娃层AS填入第一开口 OPl以与第一电极层102接触。详细而言,非晶娃层AS可通过第六道光刻蚀刻工艺而形成。非晶硅层AS的厚度介于500埃(A)至15000埃(A)之间，且较佳介于2OOO埃(A)至10000挨(A)之间。
[0054]接着，请同时参照图2F及图3F，于基板100上形成第二保护层BP2，以覆盖第一保护层BPl以及非晶硅层AS，其中第二保护层BP2具有第二开口 0P2，且第二开口 0P2对应于第一保护层BPl的第一开口 OPl并暴露出部分的非晶娃层AS。详细而言,第二保护层BP2可通过第七道光刻蚀刻工艺而形成。第二保护层BP2的材质例如是氧化硅、氮化硅或氮氧化硅等无机材质。第二保护层BP2的厚度介于500 A至15000 A之间，且较佳介于2000埃(A)至10000埃(A)之间。详细而言，由于非晶硅层AS的厚度可降低至500
A至15000 A之间，故用以保护非晶硅层AS的第二保护层BP2的厚度也可降低，藉此可减少沉积工艺所花费的时间及费用。
[0055]接着，请同时参照图2G及图3G，于第二保护层BP2上形成第二电极层104与第三信号线L3，其中第二电极层104具有开口 0P3，且开口 0P3对应于第二保护层BP2的第二开口 0P2暴露出部分的非晶硅层AS。此外，在本实施方式中，于第二保护层BP2上还包含覆盖层CL，覆盖层CL设置于主动元件TFT的上方，且覆盖主动元件TFT的沟道层CH。覆盖层CL与第二电极层104连接在一起，也就是第二电极层104与覆盖层CL彼此电性连接。由于主动元件TFT的沟道层CH材质为非晶硅，非晶硅为具有光电转换的半导体材质，若无覆盖层CL将沟道层CH遮蔽，在照光时容易在沟道层CH产生光载子，光载子会使沟道导通，而将使主动元件TFT无法关闭而失去开关的功能。另外，在本实施方式中，第三信号线L3与第二电极层104是连接在一起的导电图案。因此，第二电极层104与第三信号线L3彼此电性连接。
[0056]详细而言，在本实施方式中，第二电极层104、覆盖层CL与第三信号线L3可通过第八道光刻蚀刻工艺而形成。第二电极层104、覆盖层CL与第三信号线L3可以是单层结构，或是由多层彼此堆叠的堆叠结构。当第二电极层104、覆盖层CL与第三信号线L3为单层结构时，第二电极层104、覆盖层CL与第三信号线L3的材质例如是铜、镍、铁、金、铜镍合金或金镍合金；当第二电极层104、覆盖层CL与第三信号线L3为堆叠结构时，第二电极层104、覆盖层CL与第三信号线L3例如是镍/金双层金属层、钛/金双层金属层、钛/铝/钛三层金属层或钥/铝/钥三层金属层。
[0057]另外一提的是，在本实施方式中，第二保护层BP2是通过第七道光刻蚀刻工艺而形成，而第二电极层104、覆盖层CL与第三信号线L3是通过第八道光刻蚀刻工艺而形成，亦即第二保护层BP2和第二电极层104、覆盖层CL与第三信号线L3是通过不同道光刻蚀刻工艺形成，但本发明并不限于此。在其他实施方式中，第二保护层BP2和覆盖层CL、第二电极层104与第三信号线L3也可以通过同一道光刻蚀刻工艺形成。
[0058]接着，请同时参照图2H及图3H，于第二电极层104、覆盖层CL与第三信号线L3上形成石墨烯层106，其中石墨烯层106全面覆盖第二电极层104、覆盖层CL、第三信号线L3与非晶硅层AS，且与非晶硅层AS接触。一般而言，石墨烯是由碳原子以Sp2混成轨道组成六角型呈蜂巢晶格(honeycomb crystal lattice)的薄层。也就是说，单层石墨烯是只有一个碳原子厚度的二维材料。在本实施方式中，石墨烯层106的层数介于一层至五层之间。
[0059]另外，石墨烯层106可以是掺杂三族元素的P型石墨烯层，也可以是未经掺杂的石墨烯层。石墨烯层106可以采用化学气相沉积工艺或等离子辅助化学气相沉积工艺加以制作。具体而言，形成石墨烯层106的方法例如是通过在化学气相沉积系统腔体或等离子辅助化学气相沉积系统腔体中通入例如甲烷或乙炔等含有碳原子的反应气体以及氢气、氩气来沉积未掺杂的石墨烯层；或是在前述反应气体中加入乙硼烷(B2H6)或三甲基硼(B(CH3)3)等含有三族元素的反应气体来沉积P型石墨烯层，其中化学气相沉积温度区间为200°C至400。。。
[0060]值得说明的是，在本实施方式中，在制作完石墨烯层106之后，感测元件SE便初步制作完成，其中感测元件SE包括第一电极层102、非晶硅层AS、第二电极层104以及石墨烯层106。详细而言，由于非晶硅层AS本身的电特性偏向微量掺杂的N型半导体材料(slightly n-type semiconductor),而当石墨烯层106为P型石墨烯层时，其本身的特性为P型半导体材料，故此时非晶硅层AS与石墨烯层106的接触表面为一 PN接面(PNjunct1n),而感测元件SE为一具有感光功能的PN 二极管(PN d1de)感测元件。详细而言，感测元件SE的电流-电压特性曲线(1-V curve)在反向电压区的暗态漏电流小，且照光电流正比于照射的光子量，故可作为用以感测光线的光感测元件。另外，当石墨烯层106为未经掺杂的石墨烯层时，其本身的特性则为零能阶的金属层，故此时非晶硅层AS与石墨烯层106接触表面为一肖特基接面(Schottky junct1n),而感测元件SE即为一具有感光功能的肖特基二极管(Schottky d1de)感测元件，且亦可作为用以感测光线的光感测元件。另外一提的是，虽然非晶硅层AS本身的电特性已是偏向微量掺杂的N型半导体材料，但是根据实际上元件特性的需要，也可以对非晶硅层AS掺杂五族元素以形成特性为N型半导体材料的N型非晶硅层。
[0061]从另一观点而言，感测装置10是以包括由非晶硅层AS与可以是P型石墨烯或未经掺杂的石墨烯层的石墨烯层106构成PN 二极管或肖特基二极管的感测元件SE来取代公知感测装置所使用的PIN 二极管或肖特基二极管。由于非晶硅层AS的厚度介于
500 A至15000 A之间且石墨烯层106的层数介于一层至五层之间，所以本发明的感测装置10与公知感测装置相比，在厚度减少的情况下，感测元件SE仍可提供良好的入射光子_电子转换效率。
[0062]另外，在本实施方式中，形成第二电极层104与第三信号线L3的同时，更形成覆盖沟道层CH的覆盖层CL。也就是说，在本实施方式中，不需额外进行光刻蚀刻工艺来形成覆盖层CL,而可在一道光刻蚀刻工艺中，同时制作出第二电极层104、覆盖层CL与第三信号线L3。
[0063]接着，请继续参照图2H及图3H，在制作完石墨烯层106之后，于基板100上可还包括形成第三保护层BP3。第三保护层BP3覆盖主动元件TFT以及感测元件SE，用以防止主动元件TFT以及感测元件SE受到外界的湿气、热量及噪声等影响，并保护主动元件TFT以及感测元件SE免于外力的破坏。第三保护层BP3通常可以利用物理气相沉积法或化学气相沉积法全面性地沉积在基板100上。第三保护层BP3的材质例如是氧化硅、氮化硅或氮氧化硅等无机材质。为了附图清楚，在图2H中省略第三保护层BP3的绘示。
[0064]另外，于基板100上全面性地沉积第三保护层BP3后，感测装置10的利记博彩app可还包括在位于周边区内的第三保护层BP3中形成一接触窗(未绘示)，以作为第一信号线L1、第二信号线L2与第三信号线L3和例如是驱动芯片或柔性印刷电路等的外部电路连接之用。详细而言，所述接触窗可通过第九道光刻蚀刻工艺而形成。
[0065]通知进行上述所有步骤(图2A至图2H及图3A至图3H)后，将可完成本发明一实施方式的感测装置10的制作。详细而言，在上述实施方式中，感测装置10可通知九道光刻蚀刻工艺来完成制作。也就是说，感测装置10可通过光刻蚀刻工艺数较少于公知的光刻蚀刻工艺数来制造，藉此可降低工艺复杂度及工艺时间。
[0066]接着，在下文中，将参照图1、图2H及图3H对本发明一实施方式的感测装置10的结构进行说明。
[0067]请再次参照图1、图2H及图3H，感测装置10包括排列成阵列的多个感测像素P，其中每一感测像素P包括第一信号线L1、第二信号线L2、第三信号线L3、主动元件TFT以及感测元件SE。主动元件TFT包括栅极G、栅极绝缘层G1、沟道层CH、源极S以及漏极D。感测元件SE与主动元件TFT电性连接。感测元件SE包括第一电极层102、非晶硅层AS、第二电极层104以及石墨烯层106。非晶硅层配置在第一电极层上102。第二电极层104配置在非晶硅层AS上。石墨烯层106覆盖第二电极层104，且与非晶硅层AS接触。此外，感测装置10可还包括覆盖层CL、第一保护层BP1、第二保护层BP2及第三保护层BP3。此外，感测装置10中各构件的材质、形成方法、功效与相关描述已于上文中进行详尽地说明，故于此不再赘述。
[0068]进一步而言，感测装置10是通过第一电极层102与漏极D是连接在一起的导电图案，以实现感测元件SE电性连接于主动元件TFT的连接方式。另外，感测装置10是通过栅极G与第一信号线LI是连接在一起的导电图案及源极S与第二信号线L2是连接在一起的导电图案，以实现第一信号线LI与第二信号线L2传递主动元件TFT产生的信号的作用；以及感测装置10是通过第二电极层104与第三信号线L3是连接在一起的导电图案，以实现通过第三信号线L3对感测像素P提供一共用电压的作用。
[0069]另外，在非晶硅层AS的厚度介于500 A至15000 A之间且石墨烯层106的层数介于一层至五层之间的情况下，感测元件SE即可提供良好的入射光子-电子转换效率，藉此与公知使用PIN 二极管的感测装置相比，感测装置10的整体厚度可降低。
[0070]另外，在本实施方式中，由于主动元件TFT为一种非晶硅薄膜晶体管，且感测元件SE包括由非晶硅层AS与属于P型半导体的石墨烯层106构成的PN 二极管或非晶硅层AS与属于未掺杂的石墨烯层106构成的肖特基二极管，藉此使得感测装置10能够符合大面积化生产的要求，进而增加感测装置10的应用性及商业价值。举例而言，感测装置10可应用于14英寸xl7英寸或17英寸xl7英寸的医疗用数字X光放射摄影、检查旅客行李内容物的海关X光机等的大尺寸感光装置)。
[0071]图4是本发明另一实施方式的感测装置的剖面示意图。请同时参照图3H及图4，此实施方式的感测装置20与图3H的感测装置10相似，因此与图3H相同或相似的元件以相同或相似的符号表示，且不再重复赘述。图4的感测装置20与图3H的感测装置10的差异仅在于:图4的石墨烯层206仅局部覆盖第二电极层104，并且由开口 OP2的边缘延伸至开口 OP2内，而覆盖于开口 OP2暴露出的非晶硅层AS上；反观图3H，图3H的石墨烯层106全面覆盖第二电极层104。也就是说，本实施方式的石墨烯层106为具有图案化的膜层，其形成方法例如是进行图案化工艺或局部成长。
[0072]图5A至图5B是本发明又一实施方式的感测装置制造方法的流程俯视图。图6A至图6B是本发明又一实施方式的感测装置制造方法的流程剖面图。图6A至6B的剖面位置对应于图5A至图5B的剖面线1-1’的位置，且图5A、图6A为接续图2E、图3E之后所进行的步骤。此外，通知进行图5A至图5B及图6A至图6B所示的所有步骤后，将可完成本发明又一实施方式的感测装置30的制作，其中感测装置30的俯视示意图请参考图1。制作感测装置30的详细描述如下。
[0073]首先，请同时参照图5A及图6A，于非晶硅层AS上形成石墨烯层304，其中石墨烯层304局部覆盖非晶硅层AS。也就是说，于垂直投影方向上，石墨烯层304的面积小于非晶硅层AS的面积。一般而言，石墨烯是由碳原子以SP2混成轨道组成六角型呈蜂巢晶格(honeycomb crystal lattice)的薄层。也就是说,单层石墨烯是只有一个碳原子厚度的二维材料。在本实施方式中，石墨烯层304的层数介于一层至五层之间。
[0074]另外，石墨烯层304可以是掺杂三族元素的P型石墨烯层，也可以是未经掺杂的石墨烯层。石墨烯层304可以采用转印方式来形成。详细而言，形成石墨烯层304的方法例如是先使用高分子材料制作的周期性印章(stamp)，接着以微米压印方式将预先成长的P型石墨烯层或未掺杂的石墨烯层吸附在所述印章上，再转印到非晶硅层AS上。
[0075]接着，请同时参照图5B及图6B，于第一保护层BPl上形成第二电极层306与第三信号线L3’。第二电极层306局部覆盖石墨烯层304，且具有第二开口 0P2’，其中第二开口0P2’对应于第一保护层BPl的第一开口 OPl并暴露出部分的石墨烯层304。详而言之，第二电极层306系覆盖于石墨烯层304的侧边，以及围绕石墨烯层304周边而覆盖于石墨烯层304的部分的上表面。此外，在本实施方式中，于第一保护层BPl上还包含覆盖层CL’，覆盖层CL’设置于主动元件TFT的上方，覆盖主动元件TFT的沟道层CH。覆盖层CL’与第二电极层104连接在一起，也就是第二电极层104与覆盖层CL彼此电性连接。由于主动元件TFT的沟道层CH材质为非晶硅，非晶硅为具有光电转换的半导体材质，若无覆盖层CL’将沟道层CH遮蔽，在照光时容易在沟道层CH产生光载子，光载子会使沟道导通，而使得主动元件TFT将无法关闭而失去开关的功能。另外，在本实施方式中，第三信号线L3’与第二电极层306是连接在一起的导电图案。因此，第二电极层306与第三信号线L3’彼此电性连接。
[0076]第二电极层306、覆盖层CL’与第三信号线L3’可以是单层结构，或是由多层彼此堆叠的堆叠结构。当第二电极层306、覆盖层CL’与第三信号线L3’为单层结构时，第二电极层306、覆盖层CL’与第三信号线L3’的材质例如是铜、镍、铁、金、铜镍合金或金镍合金；当第二电极层306、覆盖层CL’与第三信号线L3’为堆叠结构时，第二电极层306、覆盖层CL’与第三信号线L3’例如是镍/金双层金属层、钛/金双层金属层、钛/铝/钛三层金属层或钥/铝/钥三层金属层。
[0077]值得说明的是，在本实施方式中，在制作完第二电极层306之后，感测元件SE’便初步制作完成，其中感测元件SE’包括第一电极层102、非晶硅层AS、第二电极层306以及石墨烯层304。详细而言，由于非晶硅层AS本身的电特性偏向微量掺杂的N型半导体材料(slightly n-type semiconductor),而当石墨烯层304为P型石墨烯层时，其本身的特性为P型半导体材料，故此时非晶硅层AS与石墨烯层304的接触表面为一 PN接面(PNjunct1n),而感测元件SE’为一具有感光功能的PN 二极管(PN d1de)感测元件。感测元件SE’的电流-电压特性曲线(1-V curve)在反向电压区的暗态漏电流小，且照光电流正比于照射的光子量，故可作为用以感测光线的光感测元件SE。另外，当石墨烯层304为未经掺杂的石墨烯层时，其本身的特性则为零能阶的金属层，故此时非晶硅层AS与石墨烯层106接触表面为一肖特基接面(Schottky junct1n),而感测元件SE’则为一具有感光功能的肖特基二极管(Schottky d1de)感测元件，且亦可作为用以感测光线的光感测元件。另外一提的是，虽然非晶硅层AS本身的电特性已是偏向微量掺杂的N型半导体材料，但是根据实际上元件特性的需要，也可以对非晶硅层AS掺杂五族元素以形成特性为N型半导体金属材料的N型非晶硅层。
[0078]在本实施方式中，由于主动元件TFT为一种非晶娃薄膜晶体管,且感测元件SE’包括由非晶硅层AS与属于P型石墨烯层的石墨烯层304构成的PN 二极管或非晶硅层AS与属于未掺杂的石墨烯层的石墨烯层304构成的肖特基二极管，藉此使得感测装置30能够符合大面积化生产的要求，进而增加感测装置30的应用性及商业价值。举例而言，感测装置30可应用于14英寸xl7英寸或17英寸xl7英寸的医疗用数字X光放射摄影、检查旅客行李内容物的海关X光机等的大尺寸感光装置)。
[0079]此外，在非晶硅层AS的厚度介于500 A至15000 A之间且石墨烯层304的层数介于一层至五层之间的情况下，感测元件SE’即可提供良好的入射光子-电子转换效率，此表示与公知使用PIN 二极管的感测装置相比，感测装置30的整体厚度可降低。
[0080]另外，在本实施方式中，形成第二电极层306与第三信号线L3’的同时，更形成覆盖沟道层CH的覆盖层CL’。也就是说，在本实施方式中，不需额外进行光刻蚀刻工艺来形成覆盖层CL’，而可在一道光刻蚀刻工艺中，同时制作出第二电极层306、覆盖层CL’与第三信号线L3’。
[0081]另外，感测装置30是通过第二电极层306、覆盖层CL’与第三信号线L3’是连接在一起的导电图案，以实现通过第三信号线L3’对感测像素P’提供一共用电压的作用。
[0082]接着，请继续参照图5B及图6B，在制作完第二电极层306、覆盖层CL’与第三信号线L3’之后，于基板100上可还包括形成第二保护层BP2’。第二保护层BP2’覆盖主动元件TFT以及感测元件SE’，用以防止主动元件TFT以及感测元件SE’受到外界的湿气、热量及噪声等影响，并保护主动元件TFT以及感测元件SE’免于外力的破坏。第二保护层BP2’通常可以利用物理气相沉积法或化学气相沉积法全面性地沉积在基板100上。第二保护层BP2’的材质例如是氧化硅、氮化硅或氮氧化硅等无机材质。为了附图清楚，在图5B中省略第二保护层BP2’的绘示。
[0083]另外，于基板100上全面性地沉积第二保护层BP2’后，感测装置30的利记博彩app可还包括在位于周边区内的第二保护层BP2’中形成一接触窗(未绘示)，以作为第一信号线L1、第二信号线L2与第三信号线L3’和例如是驱动芯片或柔性印刷电路等的外部电路连接之用。
[0084]图7是本发明再一实施方式的感测装置的俯视示意图。请同时参照图5B及图7，此实施方式的感测装置40与图5B的感测装置30相似，因此与图5B相同或相似的元件以相同或相似的符号表示，且不再重复赘述。
[0085]详细而言，图7的感测装置40与图5B的感测装置30的差异在于:图7的覆盖层CL”与第二电极层406不相接。也就是说，在图7的实施方式中，覆盖层CL”与第二电极层406为分离的导电图案，而在图5B的实施方式中，覆盖层CL’与第二电极层306为一连续的导电图案。另外，图7的第三信号线L3”通过接触窗C与第二电极层406电性连接，第二电极层406与第三信号线L3”属于不同膜层，且具有接触窗C的第二保护层(未绘示)位于第二电极层406与第三信号线L3”之间，而在图5B的实施方式中，第二电极层306与第三信号线L3’以及覆盖层CL’属于同一膜层，为彼此连接在一起的导电图案。从另一观点而言，在图7的实施方式中，感测装置40是通过接触窗C连接第二电极层406与第三信号线L3”，以实现通知第三信号线L3”提供感测像素P” 一共用电压的作用，而在图5B的实施方式中，感测装置30是通过第二电极层306与第三信号线L3’是连接在一起的导电图案，以实现通知第三信号线L3’提供感测像素P’ 一共用电压的作用。
[0086]综上所述，在本发明的感测装置中，感测像素包括第一信号线、第二信号线、第三信号线、主动元件及感测元件，其中感测元件包括由非晶硅层与石墨烯层构成的PN 二极管或肖特基二极管，藉此使得感测装置能够在具有良好入射光子-电子转换效率的情况下，降低其整体厚度，并且使得感测装置能够符合大面积化生产的要求。另外，由于在一道光刻蚀刻工艺中，可同时制作第二电极层及定义出覆盖层，以及可通过化学气相沉积工艺或转印方式等来形成石墨烯层，本发明的感测装置通过较少的光刻蚀刻步骤即可完成制作，藉此可降低工艺复杂度及工艺时间。
[0087]虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求所界定的为准。
【权利要求】
1.一种感测装置，包括多个感测像素，所述多个感测像素排列成阵列，且各该感测像素包括: 一主动元件；以及 一感测元件，与该主动元件电性连接，其中该感测元件包括: 一第一电极层； 一非晶娃层，配置在该第一电极层上； 一第二电极层，配置在该非晶硅层上，其中该第二电极层具有一开口 ；以及 一石墨烯层，与该第二电极层及该非晶硅层接触。
2.如权利要求1所述的感测装置，其中该开口暴露该非晶硅层，且该石墨烯层全面覆盖该第二电极层与该非晶硅层。
3.如权利要求1所述的感测装置，其中该石墨烯层局部覆盖该第二电极层，并且由该开口的边缘延伸至该开口内，覆盖于该开口暴露的该非晶硅层上。
4.如权利要求1所述的感测装置，其中该石墨烯层位于该非晶硅层与第二电极层之间，该石墨烯层局部覆盖该非晶硅层，该第二电极层局部覆盖该石墨烯层上，使得该开口暴露该石墨稀层。
5.如权利要求1所述的感测装置，还包含一覆盖层，设置于该主动元件上方。
6.如权利要求5所述的感测装置，其中该覆盖层与该第二电极层电性相接。
7.如权利要求1所述的感测装置，其中该第二电极层的材质包括铜、镍、铁、金、镍/金双层金属层、钛/金双层金属层、铜镍合金、金镍合金、钛/铝/钛三层金属层或钥/铝/钥三层金属层。
8.如权利要求1所述的感测装置，其中该非晶硅层的厚度介于500埃至15000埃之间，该石墨烯层的层数介于一层至五层之间。
9.如权利要求1所述的感测装置，其中该石墨烯层可为P型石墨烯层或未掺杂的石墨烯层。
10.如权利要求1所述的感测装置，还包括一第一保护层，覆盖该主动元件以及该感测兀件的该第一电极层，其中该第一保护层具有一第一开口，该第一开口暴露该第一电极层，且该非晶硅层填入该第一开口以与该第一电极层接触。
11.如权利要求10所述的感测装置，还包括一第二保护层，覆盖该第一保护层以及该非晶硅层，其中该第二保护层具有一第二开口，该第二开口对应该第二电极层的该开口且暴露该非晶娃层。
12.如权利要求11所述的感测装置，其中该第二保护层的厚度介于500埃至15000埃之间。
13.如权利要求10所述的感测装置，还包括一第二保护层，覆盖该第二电极层以及该石墨烯层，其中该第二保护层具有一接触窗，暴露出该第二电极层。
14.如权利要求13所述的感测装置，还包括一信号线，其中该信号线通过该接触窗电性连接于该第二电极层。
15.如权利要求1所述的感测装置，其中该主动元件包括: 一栅极、一栅极绝缘层与一沟道层，其中该栅极绝缘层位于该栅极与该沟道层之间，该沟道层于垂直投影方向与该栅极至少部分重叠；以及 一源极以及一漏极，位于该沟道层两侧，其中该感测元件的该第一电极层与该漏极电性连接。
16.如权利要求15所述的感测装置，还包含一覆盖层，设置于该沟道层上方。
【文档编号】H01L31/08GK104183655SQ201410436621
【公开日】2014年12月3日 申请日期:2014年8月29日 优先权日:2014年6月27日
【发明者】陈宗汉, 林钦茂 申请人:友达光电股份有限公司