一种用于esd防护的具有强抗闩锁能力的scr_pnp结构的利记博彩app
【专利摘要】一种用于ESD防护设计具有强抗闩锁能力的SCR_PNP结构，属于电子科学与【技术领域】，当IC芯片在生产、封装、测试等过程中，处于不上电状态，SCR结构开启，其具有很强的静电防护能力；当芯片处于上电状态时，PNP结构开启，其具有很强的抗闩锁能力；从而保证该静电防护器件即具有较强的静电防护能力，又具有很强的抗闩锁能力，能够满足高压ESD防护设计需求。该结构即保证该静电防护器件具有较强的静电防护能力，又具有很强的抗闩锁能力，能够满足高压ESD防护设计需求，同时节省了芯片面积。
【专利说明】-种用于ESD防护的具有强抗闩锁能力的SCR_PNP结构
【技术领域】
[0001] 本发明属于电子【技术领域】，涉及SCR器件，尤其涉及用于1C芯片的静电防护 (Electrostatic Discharge，简称为ESD)的具有强抗闩锁能力的SCR_PNP结构。
【背景技术】
[0002] 在1C芯片生产、封装、测试等过程中，会接触到大量外界静电电荷，从而形成静电 放电的现象。随着制程的缩小和各种先进工艺的使用，1C芯片越来越容易遭受静电放电的 损伤。为了保证1C芯片在静电放电过程中免受损伤，提高芯片的良品率，静电防护设计越 来越受到1C设计者的重视。
[0003] 如图1所示即为传统的SCR器件，其因在单位面积下具有最强的电流泄放能力和 静电防护能力而被设计者广泛应用；但其具有很低的维持电压，不容易达到电源电压值以 上，因此存在较大的闩锁隐患，容易造成1C芯片无法正常工作，甚至损毁。传统方法常常以 牺牲SCR器件的静电防护能力为代价，来换取其较强的抗闩锁能力，但是在高压电路中，仍 很难达到抗闩锁的设计要求，使得SCR器件很难应用于高压电路的ESD防护设计中。
[0004] 如图2所示，为了使SCR结构能够满足高压电路的抗Η锁要求，我们提出了一种选 择性开启SCR和ΡΝΡ的结构。1C芯片在生产、封装、测试等过程中，处于不上电状态，SCR结 构开启，其具有很强的静电防护能力；当芯片处于上电状态时，ΡΝΡ结构开启，其具有很强 的抗闩锁能力；从而保证该静电防护器件即具有较强的静电防护能力，又具有很强的抗闩 锁能力，能够满足高压ESD防护设计需求。
【发明内容】
[0005] 本发明提供了一种用于ESD防护设计的具有强抗闩锁能力的SCR_PNP结构。该器 件在生产、封装、测试等过程中，SCR结构开启，通过其进行静电放电，单位面积下的ESD防 护能力最强；在上电情况下，SCR结构不会开启，静电放电电流通过其并联支路的PNP结构 泄放，PNP结构不会发生折回现象，其静电放电时的电压始终在电源电压以上，因此具有很 强的抗闩锁能力。
[0006] 本发明技术方案如下：
[0007] -种用于ESD防护设计的具有强抗闩锁能力的SCR_PNP结构，如图2所示，包括：P 型衬底、衬底上绝缘层区、N外延层区、N外延层上的P型阱区、N外延层上的N型阱区、场氧 化层区、多晶硅栅区、薄氧化层区、用于隔离高压器件与低压器件的隔离区、N型重掺杂区、 P型重掺杂区。绝缘层区位于P型衬底顶部，N型外延区位于绝缘层区的顶部，第一 P型阱 区、第二P型阱区和第一 N型阱区位于N型外延区的顶部，并且第一 P型阱区在第二P型阱 区和第一 N型阱区之间，第一 P型阱区和第二P型阱区之间有绝缘层。第一 N型重掺杂区 和第一 P型重掺杂区位于第一 P型阱区的顶部，第一 P型重掺杂区位于第一 N型重掺杂区 和第一 N型阱区之间，第一 P型重掺杂区和第一 N型阱区之间表面有部分第一多晶硅区和 场氧化层区。第二N型重掺杂区和第三N型重掺杂区位于第二P型阱区的顶部，第二N型 重掺杂区和第三N型重掺杂区之间有第二多晶硅区。第二P型重掺杂区位于N型阱区的顶 部，第二P型重掺杂区作为阳极；第一 N型重掺杂区和第三N型重掺杂区以及第一多晶硅区 通过金属导线连载一起作为器件的阴极，第二N型重掺杂区和第一 P型重掺杂区通过导线 连接；第二多晶硅区通过导线连接到低压电源端。应用时，器件阳极接至需要被保护的芯片 的引脚端口，器件阴极接至地电位。
[0008] 本发明提供的用于ESD防护设计的具有强抗闩锁能力的SCR_PNP结构，是将常规 SCR器件的阴极N+和P阱接触位置互换，同时在P阱接触上通过开关管低压NM0S与阴极N+ 相连。其等效电路如图3所示，当器件在生产、封装、测试等过程中，芯片处于不上电情况， 低压电源悬空，低压NM0S处于关闭状态，此时SCR结构很容易开启，电流泄放路径为pathl， 通过SCR器件进行静电放电，单位面积下的ESD防护能力最强；在上电情况下，低压电源接 高电位，低压NM0S开启，它会抑制SCR结构的开启，静电放电电流通过其并联支路的PNP结 构泄放，电流泄放路径为path2, PNP结构不会发生折回现象，其静电放电时的电压始终在 电源电压以上，因此具有很强的抗闩锁能力。
[0009] 上述方案的一些变形方案：
[0010] (一）如图4所示，在图2所示结构的基础上，将P阱接触P+条变成P+和N+相间 分布。
[0011](二）如图5所示，在图2所示结构的基础上，将P阱接触P+条变成P+和N+相间 分布，阴极N+条变成N+和P+相间分布。
[0012] 本发明的有益效果是：
[0013] 本发明提供一种用于ESD防护设计的具有强抗闩锁能力的SCR_PNP结构。1C芯片 在生产、封装、测试等过程中，处于不上电状态，SCR结构开启，其具有很强的静电防护能力； 当芯片处于上电状态时，PNP结构开启，其具有很强的抗闩锁能力；从而保证该静电防护器 件即具有较强的静电防护能力，又具有很强的抗闩锁能力，能够满足高压ESD防护设计需 求。该结构即保证该静电防护器件具有较强的静电防护能力，又具有很强的抗闩锁能力，能 够满足高压ESD防护设计需求，同时节省了芯片面积。
【专利附图】
【附图说明】
[0014] 图1为常用SCR器件剖面示意图。
[0015] 图2为第一种改进的具有强抗闩锁能力的SCR_PNP剖面示意图。
[0016] 图3为第一种改进的具有强抗闩锁能力的SCR_PNP等效电路图。
[0017] 图4为第二种改进的具有强抗闩锁能力的SCR_PNP剖面示意图。
[0018] 图5为第三种改进的具有强抗闩锁能力的SCR_PNP剖面示意图。
【具体实施方式】
[0019] 为了使本发明所要解决的技术问题、技术方案及积极效果更加清楚明白，以下结 合附图对本发明进行进一步详细说明。
[0020] -种用于ESD防护设计的具有强抗闩锁能力的SCR_PNP结构，如图2所示，包括：P 型衬底、衬底上绝缘层区、N外延层区、N外延层上的P型阱区、N外延层上的N型阱区、场氧 化层区、多晶硅栅区、薄氧化层区、用于隔离高压器件与低压器件的隔离区、N型重掺杂区、 P型重掺杂区。绝缘层区位于P型衬底顶部，N型外延区位于绝缘层区的顶部，第一 P型阱 区、第二P型阱区和第一 N型阱区位于N型外延区的顶部，并且第一 P型阱区在第二P型阱 区和第一 N型阱区之间，第一 P型阱区和第二P型阱区之间有绝缘层。第一 N型重掺杂区 和第一 P型重掺杂区位于第一 P型阱区的顶部，第一 P型重掺杂区位于第一 N型重掺杂区 和第一 N型阱区之间，第一 P型重掺杂区和第一 N型阱区之间表面有部分第一多晶硅区和 场氧化层区。第二N型重掺杂区和第三N型重掺杂区位于第二P型阱区的顶部，第二N型 重掺杂区和第三N型重掺杂区之间有第二多晶硅区。第二P型重掺杂区位于N型阱区的顶 部，第二P型重掺杂区作为阳极；第一 N型重掺杂区和第三N型重掺杂区以及第一多晶硅区 通过金属导线连载一起作为器件的阴极，第二N型重掺杂区和第一 P型重掺杂区通过导线 连接；第二多晶硅区通过导线连接到低压电源端。应用时，器件阳极接至需要被保护的芯片 的引脚端口，器件阴极接至地电位。
[0021] 本发明提供的用于ESD防护设计的具有强抗闩锁能力的SCR_PNP结构，是将常规 SCR器件的阴极N+和P阱接触位置互换，同时在P阱接触上通过开关管低压NM0S与阴极N+ 相连。其等效电路如图3所示，当器件在生产、封装、测试等过程中，芯片处于不上电情况， 低压电源悬空，低压NM0S处于关闭状态，此时SCR结构很容易开启，电流泄放路径为pathl， 通过SCR器件进行静电放电，单位面积下的ESD防护能力最强；在上电情况下，低压电源接 高电位，低压NM0S开启，它会抑制SCR结构的开启，静电放电电流通过其并联支路的PNP结 构泄放，电流泄放路径为path2, PNP结构不会发生折回现象，其静电放电时的电压始终在 电源电压以上，因此具有很强的抗闩锁能力。
[0022] 上述方案的一些变形方案：
[0023] ( -）如图4所示，在图2所示结构的基础上，将P阱接触P+条变成P+和N+相间 分布。
[0024] (二）如图5所示，在图2所示结构的基础上，将P阱接触P+条变成P+和N+相间 分布，阴极N+条变成N+和P+相间分布。
[0025] 综上所述，本发明提供一种用于ESD防护设计的具有强抗闩锁能力的SCR_PNP结 构。1C芯片在生产、封装、测试等过程中，处于不上电状态，SCR结构开启，其具有很强的静 电防护能力；当芯片处于上电状态时，PNP结构开启，其具有很强的抗闩锁能力；从而保证 该静电防护器件即具有较强的静电防护能力，又具有很强的抗闩锁能力，能够满足高压ESD 防护设计需求。该结构即保证该静电防护器件具有较强的静电防护能力，又具有很强的抗 闩锁能力，能够满足高压ESD防护设计需求，同时节省了芯片面积。
[0026] 以上所述仅为本发明的部分【具体实施方式】而已，仅用于说明本发明而非限制本发 明，凡是本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明 的保护范围之内。
【权利要求】
1. 一种用于ESD防护设计的具有强抗闩锁能力的SCR_PNP结构，包括：P型衬底、衬底 上绝缘层区、N外延层区、N外延层上的P型阱区、N外延层上的N型阱区、场氧化层区、多 晶硅栅区、薄氧化层区、用于隔离高压器件与低压器件的隔离区、N型重掺杂区、P型重掺杂 区。绝缘层区位于P型衬底顶部，N型外延区位于绝缘层区的顶部，第一 P型阱区、第二P型 阱区和第一 N型阱区位于N型外延区的顶部，并且第一 P型阱区在第二P型阱区和第一 N 型阱区之间，第一 P型阱区和第二P型阱区之间有绝缘层。第一 N型重掺杂区和第一 P型 重掺杂区位于第一 P型阱区的顶部，第一 P型重掺杂区位于第一 N型重掺杂区和第一 N型 阱区之间，第一 P型重掺杂区和第一 N型阱区之间表面有部分第一多晶硅区和场氧化层区。 第二N型重掺杂区和第三N型重掺杂区位于第二P型阱区的顶部，第二N型重掺杂区和第 三N型重掺杂区之间有第二多晶硅区。第二P型重掺杂区位于N型阱区的顶部，第二P型 重掺杂区作为阳极；第一 N型重掺杂区和第三N型重掺杂区以及第一多晶硅区通过金属导 线连载一起作为器件的阴极，第二N型重掺杂区和第一 P型重掺杂区通过导线连接；第二多 晶硅区通过导线连接到低压电源端。应用时，器件阳极接至需要被保护的芯片的引脚端口， 器件阴极接至地电位。
2. -种具有强抗闩锁能力的可控LIGBT ESD保护器件，是在权利要求1的基础上，将P 阱接触P+条变成P+和N+相间分布。其它相同。
3. -种具有强抗闩锁能力的可控LIGBT ESD保护器件，是在权利要求1的基础上，将P 阱接触P+条变成P+和N+相间分布，阴极N+条变成N+和P+相间分布。其它相同。
【文档编号】H01L27/02GK104124243SQ201410384998
【公开日】2014年10月29日 申请日期:2014年8月7日 优先权日:2014年8月7日
【发明者】杨变霞, 刘洋, 吴欣昱 申请人:杨变霞, 刘洋, 吴欣昱