一种瞬态抑制二极管芯片及其制造方法
【专利摘要】本发明公开了一种瞬态抑制二极管芯片，包含：P型衬底硅片；设置在P型衬底上侧的N-型反型层；设置在N-型反型层上侧的N+型浅结区；设置在N+型浅结区四周的N型深环区，所述N型深环区的顶部与所述N+型浅结区的顶部齐平；氧化层，所述氧化层设置在N-型反型层上方并覆盖部分N型深环区；设置在N+型浅结区上侧的第一金属化电极，其宽度范围延伸至氧化层；设置在P型衬底下侧的P+补硼区；设置在P+补硼区下侧的第二金属化电极；其中，所述N-型反型层是通过在P型衬底硅片上高温长时间氧化制得。本发明还公开了一种瞬态抑制二极管芯片的制造方法。本发明实现器件的穿通击穿，达到器件在低击穿电压下低漏电的目的。
【专利说明】一种瞬态抑制二极管芯片及其制造方法
【技术领域】
[0001] 本发明涉及半导体功率器件【技术领域】，具体涉及一种瞬态抑制二极管芯片及其制 造方法。
【背景技术】
[0002] 来自于电力设备的起停操作、交流电网的不稳定、雷击干扰及静电放电等原因造 成的电压及电流的瞬态干扰，是造成电子电路及设备损坏的主要原因，常给人们带来无法 估量的损失。瞬态干扰几乎无处不在、无时不有。为此，一种高效能的电路保护器件-称 瞬态抑制二极管（Transient Voltage Suppressor, TVS)的出现，使瞬态干扰得到了有效抑 制。TVS是利用硅半导体材料制成的特殊功能的二极管，当TVS管两端经受瞬间的高能量冲 击时，它能以极高的速度使其阻抗骤然降低，同时吸收一个大电流，将其两端间的电压箝位 在一个预定的数值上，从而确保后面的电路元件免受瞬态高能量的冲击而损坏。干扰脉冲 过去后，TVS又转入反向截止状态。由于在反向导通时，其箝位电压低于电路中其它器件的 最高耐压，因此起到了对其它元器件的保护作用。TVS能承受的瞬时脉冲功率可达上千瓦， 其箝位时间〈Ins。TVS根据极性可分为单向TVS和双向TVS。由于TVS起保护作用时动作 迅速、寿命长、使用方便，因此TVS器件在瞬变电压防护领域有着非常广泛的应用。
[0003] 当今国内现有技术生产TVS器件多使用较低电阻率的N型或P型硅片，采用深结 扩散结方式，台面深槽结构，传统单向TVS器件结构图如图1所示，双向TVS器件如图2所 示。以图1为例，自上向下依次为正面金属化电极Γ，P型深结区2'，台面钝化区3'，N型 衬底4'，矿欧姆接触区5'，背面金属化电极6'。以图2为例，自上向下依次为正面金属化 电极Γ '，P型深结区2' '，台面钝化区3' '，N型衬底4' '，台面钝化区3' '，P型深结区2' '， 背面金属化电极5''。
[0004] 其工艺流程一般为酸腐，清洗，扩散，刻槽，玻璃钝化，金属化，合金，反刻，测试，划 片，裂片。该工艺流程只适用于制备高压TVS器件，难以制备性能优良的低压TVS器件。这 是由于对于低压TVS器件，尤其是单结电压低于6. 8V的TVS器件，其PN结两侧是由高浓度 的P+区和N+区构成，在低压击穿时属于齐纳击穿(或称隧道击穿)，I-V特性击穿点软，反 向漏电大。故采用传统扩散方式制备的低压TVS器件，漏电通常会达到数百微安，无法形成 性能良好的低压TVS器件。
【发明内容】
[0005] 本发明的目的在于提供一种瞬态抑制二极管芯片及其制造方法，实现器件的穿通 击穿，达到器件在低击穿电压下（5飞.8V)低漏电（< 20uA)的目的，制备性能良好的低压 TVS器件。
[0006] 为了达到上述目的，本发明通过以下技术方案实现：一种单向瞬态抑制二极管芯 片，其特点是，包含： P型衬底硅片； 设置在P型衬底硅片上侧的f型反型层； 设置在f型反型层上的N+型浅结区； 设置在N+型浅结区四周的N型深环区，所述N型深环区的顶部与所述N+型浅结区的顶 部齐平； 氧化层，所述氧化层设置在f型反型层上方并覆盖部分N型深环区； 设置在N+型浅结区上侧的第一金属化电极，其宽度范围延伸至氧化层； 设置在P型衬底硅片下侧的P+补硼区； 设置在P+补硼区下侧的第二金属化电极； 其中，所述f型反型层是通过在P型衬底硅片上高温长时间氧化制得。
[0007] 较佳地，所述的N+型浅结区的深度小于f型反型层的深度。
[0008] 较佳地，所述的N型深环区的深度大于N+型浅结区的深度。
[0009] 本发明的另一个技术方案是提供一种双向瞬态抑制二极管芯片，其特点是，包 含： P型衬底硅片； 对称设置在P型衬底硅片上侧及下侧的f型反型层； 每一 f型反型层上设置一 N+型浅结区； 设置在每一 N+型浅结区两侧的N型深环区，所述N型深环区的顶部与所述N+型浅结区 的顶部齐平； 每一 N型深环区上方设置一氧化层，且所述氧化层设置在f型反型层上方并覆盖部分 N型深环区； 每一 N+型浅结区的上侧设置一金属化电极，其宽度范围延伸至对应氧化层； 其中，所述f型反型层是通过在P型衬底硅片上高温长时间氧化制得。
[0010] 本发明的一个技术方案是提供一种用于制造单向瞬态抑制二极管芯片的方法，其 特点是，包含以下步骤： 51、 提供衬底硅片，进行正面研磨及抛光； 52、 将衬底硅片进行高温长时间湿氧氧化，在硅片衬底正面形成f型反型层； 53、 正面光刻N型深环区窗口，并去除掉N型深环区窗口上的氧化层和硅片背面氧化 层； 54、 磷预扩及再分布形成N型深环区，硅片背面补硼扩散形成P+补硼区； 55、 正面光刻N+型浅结区； 56、 N+型浅结区掺杂； 57、 正背面金属化，正面形成第一金属化电极，背面形成第二金属化电极； 58、 正背面金属反刻，并合金。
[0011] 较佳地，所述P型衬底硅片电阻率为0. 〇〇1~〇. 5欧姆·厘米。
[0012] 较佳地，所述的高温长时间湿氧氧化的温度为120(n250°C，时间为6~10小时。
[0013] 较佳地，所述的N+浅结掺杂的方法为离子注入磷或高温扩散三氯氧磷。
[0014] 较佳地，进一步所述磷预沉积步骤与磷再分布步骤之间还包含背面补硼扩散的步 骤。
[0015] 本发明提供的另一技术方案是，提供一种制造双向瞬态抑制二极管的方法，包括 如下步骤： 步骤1、提供衬底硅片，双面研磨及抛光； 步骤2、将衬底硅片进行高温长时间湿氧氧化，在衬底硅片双向形成f型反型层； 步骤3、双面光刻N型深环区窗口，并去除掉N型深环区窗口上的氧化层； 步骤4、双面磷预扩及再分布形成N型深环区； 步骤5、双面光刻N+型浅结区； 步骤6、N+型浅结区掺杂； 步骤7、双面金属化，形成金属化电极； 步骤8、双面金属反刻，并合金。
[0016] 本发明一种瞬态抑制二极管芯片及其制造方法与现有技术相比具有以下优点：实 现器件的穿通击穿，避免了高浓度结在低压击穿时由于齐纳击穿(或称隧道击穿）导致的漏 电大问题，可以制备低击穿电压（5飞.8V)低漏电（< 20uA)的单、双向TVS器件；采用N型 深环有效保护了浅结的终端部分，保证首先发生穿通击穿，提高TVS器件的浪涌能力；采用 高温长时间氧化方式制备『反型层，节约工艺成本。
【专利附图】
【附图说明】
[0017] 图1为现有技术中台面型深结单向TVS结构图。
[0018] 图2为现有技术中台面型深结双向TVS结构图。
[0019] 图3为本发明一种单向TVS结构图。
[0020] 图4为本发明一种双向TVS结构图。
【具体实施方式】
[0021] 以下结合附图，通过详细说明一个较佳的具体实施例，对本发明做进一步阐述。
[0022] 实施例1 如图3所示，一种单向瞬态抑制二极管芯片，单向TVS，包含：P型衬底101、N_型反型层 102、N+型浅结区103、N型深环区104、氧化层105、第一金属化电极106、第二金属化电极 107、P+补硼区 108。
[0023] 位于芯片中间为P型衬底101，上下侧分别为f型反型层102、P+补硼区108。N+ 型浅结区103设置在f型反型层102的上部，且N+型浅结区103深度不超过f型反型层 102深度，典型值为1?2um，由N+型浅结区103、N_型反型层102、P型衬底101构成N+ N-P穿 通结构，实现器件穿通击穿，从而避免齐纳击穿，达到降低漏电的目的。『型反型层102是 通过P型衬底101 ( P =0. 001?〇· 5 Ω · cm)在120(Tl250°C温度下6?10h长时间湿氧氧化 方式制成；N+型浅结区103的R 5~40 Ω / □，是通过在f型反型层102上离子注入剂量 为1E14?1E16磷杂质或高温扩散三氯氧磷（P0C13)，然后推结制成。
[0024] N型深环区104对称设置在N+型浅结区103的四周，N型深环区104典型结深 5~10um，击穿电压> 8V，从而有效保护结终端，避免球面结提前击穿，有利于提高器件的浪 涌能力。氧化层105设置在每一 N型深环区104的上方，且所述氧化层105设置在f型反 型层102上方并覆盖部分N型深环区104。第一金属化电极106设置在N+型浅结区103的 上侧，其宽度范围延伸至氧化层105。第二金属化电极设置在P+补硼区108的下侧。第一 金属化电极106、第二金属化电极107通常由Ti-Ni-Ag体系构成。
[0025] 上述单向瞬态抑制二极管的制造方法，N+型浅结区103采用离子注入工艺，参见图 3,该方法包括： 51001、 取电阻率P=0. 001?0. 5Ω · cm的P型材料，初始材料片厚260±10um; 51002、 用磨片机对硅片的正面进行研磨，用抛光机对硅片的正面进行抛光； 51003、 硅片清洗，进炉120(Tl250°C温度下6~10h湿氧氧化，由于B杂质在氧化过程中 的分凝作用，该步形成f型反型层102 ; 51004、 正面光刻N型深环区104窗口，背面匀胶保护； 51005、 磷予沉积，在9(KT95(TC下，通入携带P0C13的氮气和氧气，扩散1?1.5 h，在N 型深环区104窗口表层形成矿型沉积层； 51006、 正面匀胶保护，去除背面氧化层，再去除正面光刻胶； 51007、 硅片清洗，背面补硼预扩，采用B203乳胶源，涂覆于背面，进炉110(Tl 150°C温度 下2?3h预扩； 51008、 磷再分布，120(Tl25(TC /6?10h氧气氛围下再分布，形成结深8-10um的N型深 结区，该深结区电压要求彡8V; 51009、 正面光刻N+型浅结区103窗口，背面匀胶保护； 510010、 N+型浅结区103磷注入，剂量1E14?1E16,能量45?55keV ; 510011、 N+型浅结区103杂质推进，温度90(T960°C，推进1?1. 5h ; 510012、 正面光刻引线，背面去干净氧化层105 ; 510013、 双面蒸发 Ti-Ni-Ag; 510014、 正面反刻金属，并合金。
[0026] 另外一种制造单向瞬态抑制二极管的方法，N+型浅结区103采用磷扩散工艺，参见 图3,该方法包括： 51101、 取电阻率P=0. 001?0. 5Ω · cm的P型材料，初始材料片厚260±10um; 51102、 用磨片机对硅片的正面进行研磨，用抛光机对硅片的正面进行抛光； 51103、 硅片清洗，进炉120(Tl250°C温度下6?10h湿氧氧化，由于B杂质在氧化过程中 的分凝作用，该步形成f型反型层102 ; 51104、 正面光刻N型深环区104窗口，背面匀胶保护； 51105、 磷予沉积，在9(KT95(TC下，通入携带三氯氧磷（P0C13)的氮气和氧气，扩散 1~1. 5 h，在N型深环区104窗口表层形成N+型沉积层； 51106、 正面匀胶保护，去除背面氧化层105,再去除正面光刻胶； 51107、 硅片清洗，背面补硼预扩，采用B203乳胶源，涂覆于背面，进炉110(Tll5(rC温度 下2?3h预扩； 51108、 磷再分布，120(Tl25(TC /6?10h氧气氛围下再分布，形成结深8-10um的N型深 结区，该深结区电压要求彡8V; 51109、 正面光刻N+型浅结区103窗口，背面匀胶保护； 51110、 N+型浅结区103磷预扩，在80(T950°C下，通入携带三氯氧磷（P0C13)的氮气和 氧气，扩散0. 5?1.0 h，N+型浅结区103窗口表层形成Rn=l(T40Q/ □的N+型沉积层； 51111、 N+型浅结区103窗口表层的N+型沉积层杂质推进，温度90(T960°C，推进 1?1. 5h，形成R 口为5?40 Ω / □的N+型浅结区103 ; 51112、 正面光刻引线，背面去干净氧化层105 ; 51113、 双面蒸发 Ti-Ni-Ag; 51114、 正面反刻金属，并合金。
[0027] 实施例2 如图4所示，一种双向瞬态抑制二极管芯片，双向TVS，包含：P型衬底201、f型反型层 202、N+型浅结区203、N型深环区204、氧化层205、金属化电极206。
[0028] P型衬底201位于芯片的中间，上下侧均为N_型反型层202。N+型浅结区203设 置在N-型反型层202上部，且N+型浅结区203深度不超过f型反型层202深度，典型值为 1?2um，由N+型浅结区203、N_型反型层202深度、P型衬底101构成N+ N-P穿通结构，实现 器件穿通击穿，从而避免齐纳击穿，达到降低漏电的目的。K型反型层202是通过P型衬底 101 ( P =0. 001?0· 5 Ω ·αιι)在120(Tl250°C温度下6?10h长时间湿氧氧化方式制成；N+型 浅结区203的R。为5?40 Ω / □，是通过在f型反型层202上离子注入剂量为1E14?1E16磷 杂质或高温扩散P0CL3，然后推结制成。
[0029] N型深环区204对称设置在N+型浅结区203的四周，N型深环区204典型结深 5~10um，击穿电压> 8V，从而有效保护结终端，避免球面结提前击穿，有利于提高器件的浪 涌能力。氧化层205设置在每一 N型深环区204的上方，且所述氧化层205设置在f型反 型层202上方并覆盖部分N型深环区204。金属化电极206设置在N+型浅结区203的上侧， 其宽度范围延伸至氧化层205。金属化集电极206通常由Ti-Ni-Ag体系构成。
[0030] 上述双向瞬态抑制二极管的制造方法，采用双面对称工艺制程，其中N+型浅结区 203采用离子注入工艺，参见图4,该方法包括： 52001、 取电阻率P =0. 001?0. 5Ω · cm的P型材料，初始材料片厚260±10um ; 52002、 用磨片机对硅片的正面进行研磨，用抛光机对硅片的双面进行抛光； 52003、 硅片清洗，进炉120(Tl250°C温度下6~10h湿氧氧化，由于B杂质在氧化过程中 的分凝作用，该步形成f型反型层202 ; 52004、 双面对称光刻N型深环区204窗口； 52005、 磷予沉积，在9(KT95(TC下，通入携带三氯氧磷（P0C13)的氮气和氧气，扩散1 ~1. 5h，在N型深环区204窗口表层形成N+型沉积层； 52006、 磷再分布，120(Tl25(TC /6?10h氧气氛围下再分布，形成结深8-10um的N型深 结区。该深结区电压要求彡8V; 52007、 双面对称光刻N+型浅结区203窗口； 52008、 N+型浅结区203双面磷注入，剂量1E14?1E16,能量45?50keV ; 52009、 N+型浅结区203杂质推进，温度90(T960°C，推进1?1. 5h ; 52010、 双面光刻引线； 52011、 双面蒸发 Ti-Ni-Ag; 52012、 双面反刻金属，并合金。
[0031] 另外一种制造双向瞬态抑制二极管的方法，采用双面对称工艺制程，其中矿型浅 结区203采用磷扩散工艺，参见图4,该方法包括： S2101、取电阻率P=0. 001?0. 5Ω · cm的P型材料，初始材料片厚260±10um; 52102、 用磨片机对硅片的正面进行研磨，用抛光机对硅片的双面进行抛光； 52103、 硅片清洗，进炉120(Tl250°C温度下6?10h湿氧氧化，由于B杂质在氧化过程中 的分凝作用，该步形成f型反型层202 ; 52104、 双面对称光刻N型深环区204窗口； 52105、 磷予沉积，在9(KT95(TC下，通入携带三氯氧磷（P0C13)的氮气和氧气，扩散1 ~1. 5h，在N型深环区204窗口表层形成N+型沉积层； 52106、 磷再分布，120(Tl25(TC /6?10h氧气氛围下再分布，形成结深8-10um的N型深 结区，该深结区电压要求彡8V， 52107、 双面对称光刻N+型浅结区203窗口； 52108、 N+型浅结区203磷预扩，在80(T950°C下，通入携带P0CL3的氮气和氧气，扩散 0. 5?1.0 h，N+型浅结区103窗口表层形成Rn=l(T40Q/□的N+型沉积层，； 52109、 N+型浅结区203窗口表层的N+型沉积层杂质推进，温度90(T960°C，推进 1?1. 5h，形成R 口为5?40 Ω / □的N+型浅结区203 ; 52110、 双面光刻引线； 52111、 双面蒸发 Ti-Ni-Ag; 52112、 双面反刻金属，并合金。
[0032] 尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的 描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的 多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。
【权利要求】
1. 一种单向瞬态抑制二极管芯片，其特征在于，包含： P型衬底硅片； 设置在P型衬底硅片上侧的f型反型层 设置在f型反型层上侧的N+型浅结区； 设置在N+型浅结区四周的N型深环区，所述N型深环区的顶部与所述N+型浅结区的顶 部齐平； 氧化层，所述氧化层设置在f型反型层上方并覆盖部分N型深环区； 设置在N+型浅结区上侧的第一金属化电极，其宽度范围延伸至氧化层； 设置在P型衬底硅片下侧的P+补硼区； 设置在P+补硼区下侧的第二金属化电极； 其中，所述f型反型层是通过在P型衬底硅片上高温长时间氧化制得。
2. 如权利要求1所述的瞬态抑制二极管芯片，其特征在于，所述的N+型浅结区的深度 小于f型反型层的深度。
3. 如权利要求1所述的瞬态抑制二极管芯片，其特征在于，所述的N型深环区的深度大 于f型反型层的深度。
4. 一种双向瞬态抑制二极管芯片，其特征在于，包含： P型衬底硅片； 对称设置在P型衬底硅片上侧及下侧的f型反型层； 每一 f型反型层上设置一 N+型浅结区； 设置在每一 N+型浅结区四周的N型深环区，所述N型深环区的顶部与所述N+型浅结区 的顶部齐平； 每一 N型深环区上方设置一氧化层，且所述氧化层设置在f型反型层上方并覆盖部分 N型深环区； 每一 N+型浅结区的上侧设置一金属化电极，其宽度范围延伸至对应氧化层； 其中，所述f型反型层是通过在P型衬底硅片上高温长时间氧化制得。
5. -种如权利要求1所述的单向瞬态抑制二极管芯片的制造方法，其特征在于，包含 以下步骤： 51、 提供衬底硅片，进行正面研磨及抛光； 52、 将硅片衬底进行高温长时间湿氧氧化，在硅片衬底正面形成f型反型层； 53、 正面光刻N型深环区窗口，并去除掉N型深环区窗口上的氧化层和硅片背面氧化 层； 54、 磷预扩及再分布形成N型深环区，硅片背面补硼扩散形成P+补硼区； 55、 正面光刻N+型浅结区； 56、 N+型浅结区掺杂； 57、 正背面金属化，正面形成第一金属化电极，背面形成第二金属化电极； 58、 正背面金属反刻，并合金。
6. 如权利要求5所述的瞬态抑制二极管芯片的制造方法，其特征在于，所述衬底硅片 为P型材料，其电阻率为0. 〇〇1~〇. 5欧姆·厘米。
7. 如权利要求5或6所述的瞬态抑制二极管芯片的制造方法，其特征在于，所述的高温 长时间湿氧氧化的温度为120(Tl250°C，时间为6?10小时。
8. 如权利要求7所述的瞬态抑制二极管芯片的制造方法，其特征在于，所述的N+浅结 掺杂的方法为离子注入磷或高温扩散三氯氧磷。
9. 一种如权利要求4所述的双向瞬态抑制二极管芯片的制造方法，其特征在于，包含 以下步骤： 步骤1、提供衬底硅片，双面研磨及抛光； 步骤2、将硅片衬底进行高温长时间湿氧氧化，在硅片衬底表面形成『型反型层； 步骤3、双面光刻N型深环区窗口，并去除掉N型深环区窗口上的氧化层； 步骤4、双面磷预扩及再分布形成N型深环区； 步骤5、双面光刻N+型浅结区； 步骤6、N+型浅结区掺杂； 步骤7、双面金属化，形成金属化电极； 步骤8、双面金属反刻，并合金。
【文档编号】H01L21/329GK104091823SQ201410353911
【公开日】2014年10月8日 申请日期:2014年7月24日 优先权日:2014年7月24日
【发明者】张超, 黎重林, 王成森, 王志超 申请人:江苏捷捷微电子股份有限公司