一种片上变压器的制造方法
【专利摘要】本发明公开了一种片上变压器，其包括主线圈、次线圈、主线圈接头以及次线圈接头，其中，主线圈通过n-1条相互间隔的环形分割槽分割为n条并联的主子线圈，次线圈同样通过n-1条相互间隔的环形分割槽分割为n条并联的次子线圈，并且第i个主子线圈宽度与第i个次子线圈宽度相同均为wi，主线圈和次线圈宽度相同均为W。本发明通过多条相互间隔的环形分割槽将片上变压器的主线圈和次线圈拆分为多条并联的主子线圈和次子线圈，减小了主线圈和次线圈的表面积，降低周围导体的邻近效应和环境的电磁干扰，有效提高了片上变压器性能。
【专利说明】一种片上变压器
【技术领域】
[0001] 本发明涉及集成电路领域，更具体地，涉及一种集成电路片上变压器结构。
【背景技术】
[0002] 片上变压器广泛应用于射频集成电路（RFIC)的设计，如功率放大器（PA)、低噪声 放大器（LNA)、混频器（Mixer)、压控振荡器（VC0)等。片上变压器一般用来实现单端信号 和差分信号之间的转变，也可以用来实现宽带匹配、信号反馈、功率合成等功能，所以片上 变压器的性能好坏直接决定所设计电路的性能。
[0003] 通常来说，主线圈和次线圈之间的耦合系数k是片上变压器的主要性能之一，k值 越大，主线圈和次线圈之间的耦合越紧，片上变压器的效率越高。从线圈绕线形式上，目前 片上变压器主要采用交错互绕结构，该结构的主线圈和次线圈相互交叉绕线，如图la-ld 所示；从变压器的几何形状上，目前片上变压器主要采用矩形，而且以正方形居多；从金属 层数上，片上变压器主要采用最顶层金属走线，以CMOS工艺为例说明，主流的射频CMOS工 艺顶层金属最厚，如TSMC180nmlP6M射频CMOS工艺顶层金属厚度高达4. 6 μ m，所以采用单 层金属走线完全可以满足设计要求，在没有超厚顶层金属的情况下，变压器一般采用多层 金属并联走线来增加耦合系数；从金属宽度上，根据设计效率和工作频率要求，变压器主线 圈和次线圈的宽度一般都大于厚度，有时可能达到几十微米。在射频工作频段，趋肤效应和 邻近效应是影响片上变压器性能的主要因素，片上变压器主线圈和次线圈的宽度达到一定 值以后，由于线圈等效面积的增加，以上两种效应带来的负面影响更加显著，直接导致片上 变压器性能的下降。
[0004] 图1所示为现有技术的片上变压器结构，其中图la所示为主次线圈比为1:1的片 上变压器100,100由主线圈l〇〇a、次线圈100b、主线圈接头100c和次线圈接头100d组成， 100为单层变压器，该层一般采用工艺的最顶层金属制造。为了避免同层主次线圈短路，次 线圈接头100d需要采用次顶层金属100g走线，次线圈100b首先通过过孔100f和次顶层 金属l〇〇g相连，然后通过一段l〇〇g引出来，最后通过一个过孔接到顶层金属100e，所以片 上变压器100需要两层金属和一层过孔实现。片上变压器100的尺寸如下：线圈宽度W为 20 μ m, 1 μ m。
[0005] 图lb所示为主次线圈比为2:2的片上变压器101，和100-样，101由主线圈101a、 次线圈101b、主线圈接头101c和次线圈接头组成，101为单层变压器。为了避免同层主次 线圈短路，金属线101d、101e、101k和101m用来连接主次线圈，由于线圈的增加，需要三层 金属才能实现变压器101，顶层金属l〇lf通过过孔l〇li和次顶层金属l〇lg相连，次顶层金 属l〇lg通过过孔101 j和下一层金属l〇lh相连。片上变压器101的尺寸如下：线圈宽度W 为20 μ m，线间距为1 μ m。
[0006] 图lc为主次线圈比为2:2的片上变压器102,和100-样，102由主线圈102a、次 线圈102b、主线圈接头102c和次线圈102e接头组成，102为多层变压器。片上变压器102 的主次线圈的三维结构如102d描述，主次线圈由三层金属组成，其中主线圈由102f、102g、 10211组成，次线圈由1021、102」、1021^组成，为了避免同层主次线圈短路，次线圈接头1026 需要通过过孔连接到下面两层金属102m、102η，最后再接出来，这样片上变压器102需要五 层金属和四层过孔实现，片上变压器102的尺寸如下：线圈宽度W为11 μ m，线间距为1 μ m。
[0007] 图Id为主次线圈比为4:4的片上变压器103,103由主线圈103a、次线圈103b、主 线圈接头和次线圈接头组成，103为多层变压器，103同102类似，同样需要五层金属和四层 过孔实现。片上变压器103的尺寸如下：线圈宽度W为11 μ m，线间距为1 μ m。
[0008] 以上图la-ld为现有技术所设计的片上变压器，其中图la-lb为单层变压器，适合 顶层金属较厚的射频集成电路制造工艺，图lc-ld为多层变压器，适合普通集成电路制造 工艺，为了降低片上变压器的损耗，线圈宽度一般较大（大于10 μ m)，这样在射频范围，由 于涡流效应、趋肤效应的影响，线圈上面的损耗增加，降低片上变压器的耦合系数，影响其 所应用的射频集成电路性能。
【发明内容】
[0009] 针对现有技术的以上缺陷或改进需求，本发明提供一种片上变压器，通过将片上 变压器的主线圈和次线圈各自拆分为多条并联的主子线圈和次子线圈，解决现有片上变压 器耦合系数低、损耗高的技术问题，尤其适用于射频集成电路。
[0010] 为实现上述目的，本发明提供了一种片上变压器，其包括主线圈、次线圈、主线圈 接头以及次线圈接头，其中，主线圈通过n-1条相互间隔的环形分割槽分割为η条并联的主 子线圈，次线圈同样通过η-1条相互间隔的相同环形分割槽分割为η条并联的次子线圈，并 且第i个主子线圈宽度与第i个次子线圈宽度相同均为主线圈和次线圈的总宽度相同 且均为W，它们之间满足如下公式，=￡ u_,. +.，("-1)，" 2 2，其中n为大于等于2的正整 ?-1 数，S为各个环形分割槽的槽宽，此外，各个主子线圈与其对应的各个次子线圈并联走线。
[0011] 通过将宽度为W的主线圈和次线圈分别拆分为η个间距为s的子线圈，减小了主 线圈和次线圈的表面积，降低周围导体的邻近效应和环境的对片上变压器的电磁干扰，提 高了片上变压器的性能。
[0012] 优选地，所述主子线圈和次子线圈宽度Wi由内到外依次增大。
[0013] 由于片上变压器的内外径相差一般较大，导致相同线宽的主子线圈和次子线圈表 面积不等，各个线圈受外围电磁干扰不均匀，通过将主子线圈和次子线圈宽度^设计为由 内到外依次增大，保证各个子线圈表面积相同，使得各个子线圈等效电阻相等、感应电流均 匀，进一步提高片上变压器性能。
[0014] 优选地，所述环形分割槽的槽宽s的取值范围为0.5μπι?2μπι。
[0015] 优选地，所述片上变压器适用于高于0. 5GHz的射频工作频段。
[0016] 优选地，所述片上变压器的主线圈包括单层金属和多层金属两种情况。
[0017] 优选地，所述片上变压器的次线圈包括单层金属和多层金属两种情况。
[0018] 总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有如下优点：
[0019] 1.通过多条相互间隔的环形分割槽将片上变压器的主线圈和次线圈拆分为多条 并联的主子线圈和次子线圈，减小了主线圈和次线圈的表面积，降低周围导体的邻近效应 和环境的电磁干扰；
[0020] 2.多个主子线圈和次子线圈分别并联走线，增加了电流的有效导电面积，提高主 线圈和次线圈之间的耦合系数，减小线圈损耗，降低趋肤效应，从而降低了变压器的损耗， 有效提高了片上变压器性能。
[0021] 3.主子线圈和次子线圈宽度Wi设计为由内到外依次增大，解决了由线圈长度不同 引起的电阻分布不均匀的问题，保证各个子线圈表面积相同，使得各个子线圈等效电阻相 等、感应电流均匀，进一步提高片上变压器性能。
【专利附图】
【附图说明】
[0022] 图la为现有技术中N = l、W=20ym、s = Ιμπι单层变压器结构的示意图；
[0023] 图lb为现有技术中N = 2、W=20ym、s = Ιμπι单层变压器结构的示意图；
[0024] 图lc为现有技术中N = 2、W = llym、s = Ιμπι多层变压器结构的三维示意图；
[0025] 图Id为现有技术中N = 4、W = llym、s = Ιμπι多层变压器结构的三维示意图；
[0026] 图2a为本发明实施例1 :Ν = 1、Wi = w2 = 9. 5 μ m、η = 2、s = 1 μ m片上单层变 压器结构及其局部剖面示意图；
[0027] 图2b为本发明实施例1和其相对应的采用现有技术设计的片上单层变压器的仿 真结果对比图；
[0028] 图 3a 为本发明实施例 2:N= = = = Ιμπι 片上单层 变压器结构及其局部剖面示意图；
[0029] 图3b为本发明实施例2和其相对应的采用现有技术设计的片上单层变压器的仿 真结果对比图；
[0030] 图 4a 为本发明实施例 3 :N = 1、Wi = w2 = w3 = w4 = 4. 25 μ m、η = 4、s = 1 μ m 片上单层变压器结构及其局部剖面示意图；
[0031] 图4b为本发明实施例3和其相对应的采用现有技术设计的片上单层变压器的仿 真结果对比图；
[0032] 图 5a 为本发明实施例 4 :N = 1、《^ = 3 μ m、w2 = 6 μ m、w3 = 9 μ m、n = 3、s = 1 μ m 片上单层变压器结构及其局部剖面示意图；
[0033] 图5b为本发明实施例4和其相对应的采用现有技术设计的片上单层变压器的仿 真结果对比图；
[0034] 图6a为本发明实施例5 :N = 2、《^ = w2 = w3 = 6 μ m、n = 3、s = 1 μ m片上单层 变压器结构及其局部剖面示意图；
[0035] 图6b为本发明实施例5和其相对应的采用现有技术设计的片上单层变压器的仿 真结果对比图；
[0036] 图 7a 为本发明实施例 6 :N = 2、《^ = 3 μ m、w2 = 6 μ m、w3 = 9 μ m、n = 3、s = 1 μ m 片上单层变压器结构及其局部剖面示意图；
[0037] 图7b为本发明实施例6和其相对应的采用现有技术设计的片上单层变压器的仿 真结果对比图；
[0038] 图8a为本发明实施例7 :N = 2, = w2 = w3 = 3 μ m、n = 3、s = 1 μ m片上多层 变压器结构及其局部剖面示意图；
[0039] 图8b为本发明实施例7和其相对应的采用现有技术设计的片上多层变压器的仿 真结果对比图；
[0040] 图9a为本发明实施例8 :N = 4、《^ = w2 = w3 = 3 μ m、n = 3、s = 1 μ m片上多层 变压器结构及其局部剖面示意图；
[0041] 图9b为本发明实施例8和其相对应的采用现有技术设计的片上多层变压器的仿 真结果对比图。
【具体实施方式】
[0042] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对 本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并 不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要 彼此之间未构成冲突就可以相互组合。
[0043] 本发明提供的片上变压器的结构，主线圈和次线圈包括单层金属和多层金属两种 情况。表征变压器的几何尺寸如下：主（次）线圈绕线圈数N、主（次）线圈宽度W、主（次） 子线圈个数n(n彡2)、主（次）子线圈宽度Wi(i = 1，2. . . η)、分割槽槽宽s和外径0D等，其 中主（次）线圈宽度W和主（次）子线圈宽度&满足如下公式：『 = 1), ?>2， Μ η为大于等于2的正整数。
[0044] 为了对本发明的优势进行验证，共选取了 8个不同尺寸的片上变压器作为较佳实 施例，各个片上变压器的结构分别如图2a_9a所示，其中图2a_5a为主次线圈比为1:1，线圈 宽度20 μ m、线间距1 μ m的单层变压器结构俯视图，区别在于各个片上变压器的子线圈数η 和子线圈宽度Κ设计值不同；图6a与图7a为主次线圈比为2:2、线圈宽度20 μ m、线间距 1 μ m、子线圈数为3的单层变压器结构俯视图，区别在于子线圈宽度Wi不同；图8a与图9a 为线圈宽度11 μ m、子线圈宽度3 μ m、线间距1 μ m、子线圈数为3的多层变压器结构三维视 图，区别在于主次线圈比。以上八个实施例均采用Agilent Momentum软件进行仿真，单层 变压器（实施例1?6)基于TSMC180nmlP6M射频CMOS工艺，多层变压器（实施例7?8) 基于SMIC130nmlP6M普通CMOS工艺，将本发明的各个实施例与其各自对应的采用现有技术 设计的片上变压器进行对比，在主次线圈比相同、主次线圈宽度相同的情况下，各个变压器 仿真结果如图2b-图9b所示，结果表明本发明所述的片上变压器性能总体均优于现有技术 所设计的片上变压器。下面将对以上8个实施例详细介绍分别如下所示：
[0045] 实施例1
[0046] 如图2a所示的单层片上变压器200, 200由主线圈200a、次线圈200b、主线圈接头 200c和次线圈接头200d组成，其中主线圈200a由两条等宽的主子金属线圈200e和200f并 联组成，次线圈200b由两条等宽的次子金属线圈200g和200h并联组成。单层片上变压器 200的基本尺寸如下：主（次）线圈数N= 1，主次线圈数之比1:1、主线圈和次线圈宽度W均 为20 μ m、环形分割槽槽宽s为1 μ m、子线圈个数η为2、子线圈宽度& = w2 = 9. 5 μ m。同 片上变压器100类似，为了避免主次线圈的走线短路，需要用到次顶层金属将次线圈引出， 接头200d的结构和100d完全一样，不再详述，片上变压器200需要两层金属和一层过孔实 现。本实施例的片上变压器200与采用现有技术设计的片上变压器100的尺寸相同，片上 变压器200与现有变压器100的仿真结果对比如图2b所示，可以看到在0. 8GHz?10GHz 频率范围内，实施例1的耦合系数均高于片上变压器100。
[0047] 实施例2
[0048] 如图3a所示的单层片上变压器300, 300由主线圈300a、次线圈300b、主线圈接头 300c和次线圈接头300d组成。片上变压器300的基本尺寸和实施例1类似，区别在于子线 圈数为3,子线圈宽度& = w2 = w3 = 6 μ m。片上变压器300和采用现有技术设计的结构 相同的片上变压器100仿真结果对比如图3b所示，可以看到在0. 8GHz?10GHz频率范围 内，片上变压器300的耦合系数均高于片上变压器100。
[0049] 实施例3
[0050] 如图4a所示的单层片上变压器400,400由主线圈400a、次线圈400b、主线圈接 头400c和次线圈接头400d组成。片上变压器400的基本尺寸和实施例1类似，区别在于 主（次）子线圈个数为4,主（次）子线圈宽度& = w2 = w3 = w4 = 4. 25 μ m。单层片上变 压器400和采用现有技术设计的结构相同的片上变压器100仿真结果对比如图4b所示，可 以看到在1. 5GHz?10GHz频率范围内，单层片上变压器400的耦合系数均高于片上变压器 100。
[0051] 以上三个实施例主要从不同主（次）子线圈数N进行设计。
[0052] 实施例4
[0053] 如图5a所示的单层片上变压器500由主线圈500a、次线圈500b、主线圈接头500c 和次线圈接头500d组成。片上变压器500的基本尺寸和实施例1类似，区别在于主子线 圈和次子线圈个数均为3,并且子线圈（主子线圈和次子线圈）宽度不等 ：Wl = 3 μ m、w2 = 6 μ m、w3 = 9 μ m。单层片上变压器500和采用现有技术设计的结构相同的片上变压器100 仿真结果对比如图5b所示，可以看到在0.8GHz?10GHz频率范围内，单层片上变压器500 的耦合系数均高于片上变压器100。
[0054] 以上四个实施例的线圈比均为1:1，为了进一步和现有技术对比，如图6a所示为 本发明的实施例5,单层片上变压器600由主线圈600a、次线圈600b、主线圈接头600c和 次线圈接头600d组成。600的基本尺寸如下：主次线圈圈数比2:2、主线圈和次线圈宽度W 均为20 μ m、分割槽槽宽s为1 μ m、子线圈个数η为3、主线圈和子线圈宽度& = w2 = w3 = 6 μ m。同片上变压器101类似，为了避免主次线圈的走线短路，需要用到低两层金属将主次 线圈相接，走线结构和101完全一样，不再详述，片上变压器600需要三层金属和一两层过 孔实现。片上变压器600和采用现有技术设计的结构相同的片上变压器101仿真结果对比 如图6b所示，可以看到在1. 4GHz?4. 8GHz频率范围内，片上变压器600的耦合系数均高 于片上变压器101。
[0055] 如图7a所示为本发明的实施例6,单层片上变压器700, 700由主线圈700a、次线 圈700b、主线圈接头700c和次线圈接头700d组成。片上变压器700的基本尺寸和实施例 5类似，区别在于子线圈宽度不等％ = 3 μ m、w2 = 6 μ m、w3 = 9 μ m。实施例6和采用现 有技术设计的结构相同的片上变压器101仿真结果对比如图7b所示，可以看到在1GHz? 4. 8GHz频率范围内，实施例6的耦合系数均高于片上变压器101。
[0056] 以上6个实施例均为单层片上变压器，为了进一步和现有技术对比，图8a所示为 本发明的实施例7,多层片上变压器800由主线圈800a、次线圈800b、主线圈接头和次线圈 接头组成。主线圈800a由三层等宽的金属800c、800d、800e并联相接，次线圈800b由三层 等宽的金属800f、800g、800h并联相接，金属800c?800h由三条等宽的子线圈并联相接。 800的基本尺寸如下：主次线圈比2:2、主线圈和次线圈的宽度W均为11 μ m、分割槽宽度s 为1 μ m、子线圈个数η为3、子线圈宽度％ = w2 = w3 = 3 μ m。同片上变压器102类似，为 了避免主次线圈的走线短路，需要用到低两层金属将主次线圈相接，走线结构和102完全 一样，不再详述，片上变压器800需要五层金属和四两层过孔实现。多层片上变压器800和 采用现有技术设计的尺寸相同的片上变压器102仿真结果对比如图8b所示，可以看到在 0. 1GHz?10GHz频率范围内，多层片上变压器800的耦合系数均高于片上变压器102。
[0057] 如图9a所示为本发明的实施例8,多层片上变压器900由主线圈900a、次线圈 900b、主线圈接头和次线圈接头组成。片上变压器900的基本尺寸和实施例7类似，区别在 于主次线圈比为2:2。片上变压器900和采用现有技术设计的尺寸相同的片上变压器103 仿真结果对比如图9b所示，可以看到在0. 1GHz?6. 5GHz频率范围内，片上变压器900的 耦合系数均高于片上变压器103。
[0058] 趋肤效应和邻近效应是降低片上变压器性能的主要因素，采用图la-ld所示的现 有变压器结构，为了降低线圈阻抗所引起的损耗，主、次线圈宽度一般较大（大于10 μ m)， 这样直接导致线圈的表面积增加，根据法拉第电磁感应定律的公式（1)，导体表面积的增加 导致线圈更易受周围电磁场的干扰，变压器的片上损耗越大。本发明将宽度为W的线圈拆 分为η个间距为s的子线圈，减小线圈的表面积，降低周围导体的邻近效应和环境的电磁干 扰。由于平面变压器的内外径相差一般较大，导致相同线宽的导体表面积不等，各线圈受外 围电磁干扰不均匀，变压器的性能同样也会下降，尤其是本发明所提出的子线圈宽度^渐 变方案很好地解决了这一问题。
[0059] (j)￡.i//--(j) ^ds (1) J J ' (?
[0060] 金属导体在高频条件下，由于趋肤效应的作用，导体内的电流全都集中在导体的 表面，导致有效导电面积缩小，等效电阻增加。趋肤效应一般用趋肤深度\来衡量：
[0061] / j· (2) V雄〇σ
[0062] 现有技术中采用单导体组成主、次线圈，电流有效导电面积Ai约为：
[0063] A! = 2* (W+d) * δ s (3)
[0064] 其中d为金属导体厚度，由制造的工艺条件决定，采用本发明所述的η条子线圈并 联走线，电流有效导电面积Α 2约为：
[0065] 4 = ?! 2 * (u;. + ") * 么 (4)
[0066] 通过选择恰当η值，使A2大于Ai，增加电流的等效导电面积，减小线圈损耗，提高 片上变压器的性能。
[〇〇67] 本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以 限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含 在本发明的保护范围之内。
【权利要求】
1. 一种片上变压器，包括主线圈、次线圈、主线圈接头以及次线圈接头，其特征在于，主 线圈通过n-1条相互间隔的环形分割槽分割为η条并联的主子线圈，次线圈同样通过n-1 条相互间隔的相同环形分割槽分割为η条并联的次子线圈，并且第i个主子线圈宽度与第 i个次子线圈宽度相同均为主线圈和次线圈的总宽度相同均为W，它们之间满足如下公 式：『 = 1)，《22,其中n为大于等于2的正整数，s为各个环形分割槽的槽 ?-\ 宽，各个主子线圈与其对应的各个次子线圈并联走线。
2. 如权利要求1所述的片上变压器，其特征在于，所述主子线圈和次子线圈宽度Wi从 内到外依次增大。
3. 如权利要求1或2任意一项所述的片上变压器，其特征在于，所述环形分割槽的槽宽 s的取值范围为0. 5 μ m?2 μ m。
4. 如权利要求1-3任意一项所述的片上变压器，其特征在于，所述片上变压器用于高 于0. 5GHz的射频工作频段。
5. 如权利要求1-4所述的片上变压器，其特征在于，所述片上变压器的主线圈包括单 层金属和多层金属两种情况。
6. 如权利要求1-5所述的一种片上变压器，其特征在于，所述片上变压器的次线圈包 括单层金属和多层金属两种情况。
【文档编号】H01L27/02GK104103636SQ201410319736
【公开日】2014年10月15日 申请日期:2014年7月7日 优先权日:2014年7月7日
【发明者】任志雄, 张科峰, 刘览琦, 任达明 申请人:武汉芯泰科技有限公司