摄像装置和电子设备的利记博彩app
【专利摘要】一种摄像装置和电子设备。该摄像装置包括位于硅层上的：光电二极管，设置于每个像素以执行光电转换，从而根据光接收量产生电荷；浮置扩散部分，构造为存储光电二极管产生的电荷；以及晶体管，构造为以与浮置扩散部分中存储的电荷水平相对应的电压而输出像素信号，其中摄像装置还包括密封腔部分，密封腔部分位于硅层内并位于浮置扩散部分的下侧和晶体管的沟道体区域的下侧的至少之一。
【专利说明】摄像装置和电子设备
【技术领域】
[0001 ] 本技术涉及摄像装置以及包括该摄像装置的电子设备。
【背景技术】
[0002]近年来，诸如互补金属氧化物半导体(CMOS)图像传感器和电荷耦合器件(CXD)的摄像装置已经广泛应用于数字照相机、数字摄影机、以及其他类似的设备。此类摄像装置可以构造为例如每个像素包括光电二极管和信号读出电路，该信号读出电路用于向外读出光电二极管获得的光电转换信号。该信号读出电路可以构造为例如包括转移晶体管、放大晶体管、复位晶体管和选择晶体管等(例如，见日本未审查专利申请公开N0.2008-205022)。在某些情况下，这些晶体管可以由多个光电二极管共享。
[0003]为实现低照度特性可以比拟现有的超灵敏图像传感器的目的，所希望的是减少信号读出电路中的电容以提高摄像装置的转换效率。过去，例如，扩散元件隔离区可形成在FD(浮置扩散)部分的任一侧等等。
【发明内容】
[0004]但是，尽管形成了扩散元件隔离区，但是电容并未被实质性地减少，并且扩散层电容较大，导致转换效率没有显著地提高的问题。
[0005]所希望的是提供一种能够提高转换效率的摄像装置以及一种包括该摄像装置的电子设备。
[0006]根据本技术的实施例，提供了一种摄像装置。该摄像装置包括位于硅层上的:光电二极管，设置于每个像素以执行光电转换，从而根据光接收量产生电荷；浮置扩散部分，构造为存储光电二极管产生的电荷；以及晶体管，构造为以与浮置扩散部分中存储的电荷水平相对应的电压而输出像素信号，其中摄像装置还包括密封腔部分，密封腔部分位于硅层内并位于浮置扩散部分的下侧和晶体管的沟道体区域的下侧的至少之一。
[0007]根据本技术的实施例，提供了一种电子设备。该电子设备具有摄像装置和信号处理电路，信号处理电路构造为对将从摄像装置输出的像素信号执行预定的处理操作，摄像装置包括位于硅层上的:光电二极管，设置于每个像素以执行光电转换，从而根据光接收量产生电荷；浮置扩散部分，构造为存储光电二极管产生的电荷；以及晶体管，构造为以与浮置扩散部分中存储的电荷水平相对应的电压而输出像素信号，其中摄像装置还包括密封腔部分，密封腔部分位于硅层内并位于浮置扩散部分的下侧和晶体管的沟道体区域的下侧的至少之一。
[0008]在根据本技术实施例的摄像装置和电子设备中，密封腔部分位于硅层内并位于浮置扩散部分的下侧和晶体管的沟道体区域的下侧的至少之一。这保证了 p-n结区不出现在浮置扩散部分下侧和晶体管的沟道体区域下侧的至少之一，使得扩散层电容减小。
[0009]在根据本技术实施例的摄像装置和电子设备中，密封腔部分位于硅层内并位于浮置扩散部分的下侧和晶体管的沟道体区域的下侧的至少之一，从而可以提高转换效率。
[0010]应理解，前面的总体描述和后面的详细描述二者都是示范性的，并且旨在对要求保护的技术方案提供进一步的解释。
【专利附图】
【附图说明】
[0011]包括附图以提供对本公开的进一步理解，并且附图结合在说明书中且构成说明书一部分。附图示出了实施例，并且与说明书一起用于说明本技术的原理。
[0012]图1是示出根据本技术第一个实施例的摄像装置的简化构造示例的示意性框图。
[0013]图2是示出图1所示的像素的电路构造示例的电路图。
[0014]图3是示出图1所示的像素的平面布局示例的示意图。
[0015]图4是示出图1所示的像素的部分截面构造示例的示意图。
[0016]图5是示出根据比较示例的像素的部分截面构造示例的示意图。
[0017]图6A是示出图1所示的摄像装置的制造工艺示例的截面图。
[0018]图6B是示出图6A所示的制造工艺之后的制造工艺示例的截面图。
[0019]图6C是示出图6B所示的制造工艺之后的制造工艺示例的截面图。
[0020]图7A是示出图6C所示的制造工艺之后的制造工艺示例的截面图。
[0021]图7B是示出图7A所示的制造工艺之后的制造工艺示例的截面图。
[0022]图8是示出根据第一修改例的像素的部分截面构造示例的示意图。
[0023]图9是示出根据第一修改例的像素的部分截面构造的另一示例的示意图。
[0024]图10是示出根据第二修改例的像素的平面布局示例的示意图。
[0025]图11是示出图10所示的像素的部分截面构造示例的示意图。
[0026]图12是示出根据第二修改例的像素的部分截面构造示例的示意图。
[0027]图13是示出根据第二修改例的像素的部分截面构造的另一示例的示意图。
[0028]图14是示出根据本技术第二实施例的摄像模块的简化构造示例的示意性框图。
[0029]图15是根据本技术第三实施例的电子设备的简化构造示例的示意性框图。
【具体实施方式】
[0030]下面，将参考附图详细描述本技术的一些实施例和修改。应注意，描述将以下面的顺序给出。
[0031]1.第一实施例(摄像装置)
[0032](腔设置在FD的下侧和放大晶体管的下侧的示例)
[0033]2.修改例(摄像装置)
[0034]第一修改例:腔设置在FD的下侧或者放大晶体管的下侧的示例。
[0035]第二修改例:隔离部分设置在FD的任一侧和放大晶体管的任一侧的示例。
[0036]3.第二实施例(摄像模块)
[0037]4.第三实施例(电子设备)
[0038](1.第一实施例)
[0039][构造]
[0040]图1示出了根据本技术第一个实施例的摄像装置I的简化的构造示例。摄像装置I是CMOS固态摄像装置，可应用于背侧照射型和前侧照射型二者。摄像装置I包括像素区域11以及外围电路，在像素区域11中多个像素12设置成矩阵图案。像素区域11以及外围电路形成在公共的硅层10上。硅层10例如可以是硅基板的一部分或者SOI (绝缘体上硅)基板的一部分。作为外围电路，摄像装置I例如可以包括垂直驱动电路13、列处理电路14、水平驱动电路15、输出电路16以及驱动控制电路17。
[0041]垂直驱动电路13例如可以在每一行上按顺序选择多个像素12。列处理电路14例如可以对将从垂直驱动电路13选择的行中的每一个像素12输出的像素信号执行CDS(相关双采样)处理操作。列处理电路14例如可以通过对该像素信号进行⑶S处理操作来提取该像素信号的信号电平，从而根据每一个像素12接收的光量来保持像素数据。水平驱动电路15例如可以驱动输出电路16按顺序输出列处理电路14中保持的像素数据。输出电路16例如可以放大接收的像素数据，从而向外部信号处理电路输出放大得到的像素数据。驱动控制电路17例如可以控制外围电路中的每一区块(垂直驱动电路13、列处理电路14、水平驱动电路15和输出电路16)的驱动。
[0042]图2示出了像素12的电路构造的示例。像素12例如可以具有光电二极管H)、转移晶体管Trl和读出电路12A。光电二极管H)执行光电转换以根据光接收量产生电荷。应注意，读出电路12A可以由多个像素12所共享。读出电路12A可以构造为例如包括浮置扩散部分FD、复位晶体管Tr2、选择晶体管Tr3以及放大晶体管Tr4。浮置扩散部分FD存储由光电二极管F1D产生的电荷。
[0043]光电二极管ro的阴极连接至转移晶体管Trl的源极，并且光电二极管ro的阳极连接至基准电位线(例如，接地)。转移晶体管Trl的漏极连接至浮置扩散部分FD，并且转移晶体管Trl的栅极连接至垂直驱动电路13。复位晶体管Tr2的源极连接至浮置扩散部分FD，并且复位晶体管Tr2的漏极连接至电源线VDD和选择晶体管Tr3的漏极。复位晶体管Tr2的栅极连接至垂直驱动电路13。选择晶体管Tr3的源极连接至放大晶体管Tr4的漏极，并且选择晶体管Tr3的栅极连接至垂直驱动电路13。放大晶体管Tr4的源极连接至列处理电路14，并且放大晶体管Tr4的栅极连接至浮置扩散部分FD。
[0044]当复位晶体管Tr2导通时，复位晶体管Tr2使浮置扩散部分FD的电位复位至电源线VDD的电位。选择晶体管Tr3控制从读出电路12A输出像素信号的时间。放大晶体管Tr4形成源极跟随放大器，并且以与光电二极管H)产生的电荷水平相对应的电压输出像素信号。当选择晶体管Tr3导通时，放大晶体管Tr4放大浮置扩散部分FD的电位，从而输出与该电位相对应的电压至列处理电路14。
[0045]图3示出了像素12的平面布局示例。应注意，像素12的平面布局不限于图3所示。像素12例如可以具有位于硅层10上的光电二极管PD、浮置扩散部分FD以及读出电路12A。转移晶体管Trl设置在光电二极管H)和浮置扩散部分FD之间。转移晶体管Trl的栅极(转移栅电极27)可以例如由多晶硅电极形成。构成读出电路12A的复位晶体管Tr2、选择晶体管Tr3以及放大晶体管Tr4并排设置成行。复位晶体管Tr2、选择晶体管Tr3以及放大晶体管Tr4共享一个有源区域。复位晶体管Tr2的漏极和选择晶体管Tr3的漏极连通，选择晶体管Tr3的源极和放大晶体管Tr4的漏极连通。复位晶体管Tr2、选择晶体管Tr3和放大晶体管Tr4的每一个的栅极(分别为复位栅电极28、选择栅电极29和放大栅电极25)可以例如由多晶硅电极形成。
[0046]图4示出了像素12的部分截面构造的示例。包括多个像素12的像素区域11可以构造为例如层间绝缘膜21和层间绝缘膜22依序层叠在硅层10上。硅层10例如可以具有阱层1A以及导电类型不同于阱层1A的导电类型的层，阱层1A位于上表面的一部分上及其附近，而导电类型不同于阱层1A的导电类型的层位于上述区域之外的区域。光电二极管H)例如可以形成在导电类型不同于阱层1A的导电类型的层上。当阱层1A的导电类型为P型时，光电二极管ro可以例如形成在硅层10内的η型层上。在阱层1A上，形成导电类型不同于阱层1A的浮置扩散部分FD和导电类型不同于阱层1A的沟道体区域26。在浮置扩散部分FD任一侧以及沟道体区域26的任一侧，可根据需要形成杂质浓度高于阱层1A的扩散元件隔离区。应注意，扩散元件隔离区指的是扩散隔离区，该扩散隔离区由导电类型不同于浮置扩散部分FD和沟道体区域26的每一个的杂质扩散区形成。
[0047]在层间绝缘膜21内，设置有栅绝缘膜24、放大栅电极25和连接部分31和32。栅绝缘膜24形成为与沟道体区域26接触，并且放大栅电极25形成在栅绝缘膜24上并与栅绝缘膜24的上表面接触。连接部分31形成在浮置扩散部分FD上并与浮置扩散部分FD的上表面接触。连接部分32形成在放大栅电极25上并与放大栅电极25的上表面接触。在层间绝缘膜22内，设置有配线层33。配线层33与连接部分31和连接部分32相连，并且使得放大栅电极25和浮置扩散部分FD通过连接部分31和32而电连接。
[0048]此外,像素区域11具有腔部分34和35,该腔部分34和35用娃密封于娃层10内并且位于浮置扩散部分FD的下侧和放大晶体管Tr4的沟道体区域26的下侧。腔部分34形成为与浮置扩散部分FD接触，并且腔部分35形成为与沟道体区域26接触。因此，p-n结区不出现在浮置扩散部分FD的底表面和沟道体区域26的底表面。应注意的是，当浮置扩散部分FD和沟道体区域26的每一个的周围区域是阱层1A时，例如如图5所示，扩散层电容出现在该周围区域(即，该周围区域位于底表面和各侧表面)。
[0049]腔部分34和35的每一个具有高度不大的平板形状，并且形成在稍微远离硅层10上表面的区域处。如在下文中描述的，例如，腔部分34和35可以下述方式形成:在于硅层10上形成多个沟槽之后进行氢退火处理，硅层10上的位于多个沟槽周边的硅发生迁移。
[0050][制造方法]
[0051]接着，给出摄像装置I的制造方法示例的描述。图6A、6B、6C、7A和7B按顺序示出了摄像装置I的制造过程。首先，制备硅层10 (图6A)。接着，多个沟槽1T通过进行采用光刻方法的图案化而形成，该图案化例如采用干法蚀刻(或湿法蚀刻)工艺(图6B)。多个沟槽1T形成在将形成腔部分34和腔部分35的区域中。随后，例如在温度约1100摄氏度、压强约1333Pa以及氢为100%的环境中进行高温退火处理，以使硅层10上的位于多个沟槽1T周边的硅发生迁移。因此，每个沟槽1T的开口被封闭，形成密封腔部分34和35(图60。此时，硅层10的上表面基本变平。
[0052]接着，阱层1A形成在硅层10的上表面的一部分上及其附近。随后，浮置扩散部分FD和沟道体区域26形成在阱层1A上，并且隔离区域1B根据需要形成在浮置扩散部分FD和沟道体区域26的侧表面(图7B)。隔离区域1B是杂质浓度高于阱层1A的扩散元件隔离区。此后，形成转移晶体管Trl和读出电路12A。以上述方式，摄像装置制造完毕。
[0053][操作]
[0054]接着，给出摄像装置I的操作示例的描述。在摄像装置I中，一开始，复位晶体管Tr2和转移晶体管Trl处于导通状态。与此同时，浮置扩散部分FD的电位被复位至电源线VDD的电位，并且同时预定的电压施加至光电二极管ro。其后，在预定的时间段内，复位晶体管Tr2保持截止状态，并且转移晶体管Trl保持导通状态。在该时段内，例如，当外部光线通过诸如透镜的光学部件进入像素区域11时，一部分入射光被光电二极管H)进行光电转换，并且每个像素12以与入射光强度相对应的量累积电荷。累积的电荷通过施加到像素12的电压所产生的电场而在转移晶体管Trl侧被聚集，从而暂时累积在浮置扩散部分FD中。此后，当在预定的时段转移晶体管Trl截止并且选择晶体管Tr3导通时，浮置扩散部分FD的电位被放大，并且与被放大的电位相对应的电压输出到列处理电路14。
[0055][效果]
[0056]接着，给出摄像装置I的效果的描述。在摄像装置I中，用硅密封的腔部分34和35设置在硅层10中并且腔部分34和35位于浮置扩散部分FD的下侧和放大晶体管Tr4的沟道体区26的下侧。因此，p-n结区域不出现在浮置扩散部分FD的底表面和沟道体区域的底表面，因此与浮置扩散部分FD和沟道体区域26的每一个的周围区域是阱层1A的情况相比扩散层电容减小。因此，可提高摄像装置I的转换效率。应注意的是，在浮置扩散部分FD和放大晶体管Tr4的沟道体区域26中，扩散层电容占整体电容的比例非常高。因此，与减少其他构件的扩散层电容的情况相比，可通过减少浮置扩散部分FD和放大晶体管Tr4的沟道体区域26中的扩散层电容而更加有效地提高摄像装置I的转换效率。
[0057](2.修改例)
[0058]接着，给出根据本技术实施例的摄像装置I的修改例的描述。
[0059][第一修改例]
[0060]图8和图9中的每一个示出了根据第一修改例的摄像装置I的截面构造示例。图8省略了上述实施例中的腔部分35，图9省略了上述实施例中的腔部分34。在上述任一种情况下，扩散层电容与浮置扩散部分FD和沟道体区域26的每一个的周围区域是阱层1A的情况相比均有所减少。因此，可提高摄像装置I的转换效率。
[0061][第二修改例]
[0062]图10示出了根据第二修改例的摄像装置I中的像素12的平面布局示例。图11示出了包括图10所示的像素12的像素区域11的截面构造示例。根据该修改例的摄像装置I与根据上述实施例的摄像装置I相对应，其中隔离部分36和37设置在浮置扩散部分FD的任一侧和沟道体区域26的任一侧。隔离部分36和37的每一个是STI器件隔离区域并例如可以以将诸如氧化硅膜的绝缘膜埋设到硅层10上形成的沟槽中的方式来构造。
[0063]隔离部分36形成为与浮置扩散部分FD接触，并且形成为远离腔部分35。换句话说，在该修改例中，腔部分35形成为与一区域接触，该区域不包括浮置扩散部分FD的底表面的外边缘。隔离部分37形成为与沟道体区域26接触，并且形成为远离腔部分34。换句话说，在该修改例中，腔部分34形成为与一区域接触，该区域不包括沟道体区域26的底表面的外边缘。
[0064]在该修改例中，不仅设置有腔部分34和35，并且在浮置扩散部分FD的任一侧和沟道体区域26的任一侧设置有隔离部分36和37。因此，p-n结区域很难出现在浮置扩散部分FD的底表面和沟道体区域26的底表面，并且相似地p-n结区域也很难出现在浮置扩散部分FD的任一侧和沟道体区域26的任一侧。因此，与浮置扩散部分FD和沟道体区域26的每一个的周围区域是阱层1A的情况相比扩散层电容减小，从而可提高摄像装置I的转换效率。
[0065]应注意的是，在该修改例中，例如如图12和图13所示，隔离部分36和37中的任何一个可以省略。在任一种情况下，扩散层电容与浮置扩散部分FD和沟道体区域26的每一个的周围区域是阱层1A的情况相比均有所减少。因此，可提高摄像装置I的转换效率。当省略隔离部分37时，腔部分35可形成为与沟道体区域26的整个底表面接触。另外，当省略隔离部分36时，腔部分34可形成为与浮置扩散部分FD的整个底表面接触。
[0066](3.第二实施例)
[0067]图14示出了根据本技术第二实施例的摄像模块2的简化构造。该摄像模块2包括根据上述实施例和其修改例的摄像装置I以及信号处理电路41，该信号处理电路41对将从摄像装置I输出的像素信号执行预定的处理操作。摄像装置I和信号处理电路41可以安装在单个配线基板上，例如，信号处理电路41可以例如由DSP (数字信号处理器)构造。
[0068]在该实施例中，安装根据上述实施例及其修改例的摄像装置I。从而，可以提供高灵敏度的摄像模块2。
[0069](4.第三实施例)
[0070]图15示出了根据本技术第三实施例的电子设备3的简化构造。电子设备3包括根据上述第二实施例的摄像模块2、使外部光线入射到摄像模块2内的摄像装置I的透镜42、将摄像模块2的输出显示为图像的显示单元43、以及存储摄像模块2的输出的存储单元44。应注意，电子设备3可不包括存储单元33。在此情况下，电子设备3可包括写入单元，以将信息写入到外部存储单元上。
[0071]在该实施例中，安装根据上述第二实施例的摄像模块2。从而，可以提供高灵敏度的电子设备3。
[0072]至此，参考实施例及其修改例对本技术进行了描述。但是本技术不限于上述实施例等，而是可进行各种修改。
[0073]通过本公开的上述示例性实施例可以至少实现下面的构造。
[0074](I) 一种摄像装置，包括位于硅层上的:
[0075]光电二极管，设置于每个像素以执行光电转换，从而根据光接收量产生电荷；
[0076]浮置扩散部分，构造为存储光电二极管产生的电荷；以及
[0077]晶体管，构造为以与浮置扩散部分中存储的电荷水平相对应的电压而输出像素信号，
[0078]其中摄像装置还包括密封腔部分，密封腔部分位于硅层内并位于浮置扩散部分的下侧和晶体管的沟道体区域的下侧的至少之一。
[0079](2)根据(I)的摄像装置，其中当腔部分形成在浮置扩散部分的下侧时，腔部分形成为与浮置扩散部分接触；并且当腔部分形成在沟道体区域的下侧时，腔部分形成为与沟道体区域接触。
[0080](3)根据(I)或(2)的摄像装置，其中腔部分以这样的方式形成:在于硅层上形成多个沟槽之后进行氢退火处理，硅层上的位于多个沟槽周边的硅发生迁移。
[0081](4) 一种电子设备，具有摄像装置和信号处理电路，信号处理电路构造为对将从摄像装置输出的像素信号执行预定的处理操作，摄像装置包括位于硅层上的:
[0082]光电二极管，设置于每个像素以执行光电转换，从而根据光接收量产生电荷；
[0083]浮置扩散部分，构造为存储光电二极管产生的电荷；以及
[0084]晶体管，构造为以与浮置扩散部分中存储的电荷水平相对应的电压而输出像素信号，
[0085]其中摄像装置还包括密封腔部分，密封腔部分位于硅层内并位于浮置扩散部分的下侧和晶体管的沟道体区域的下侧的至少之一。
[0086]本领域的技术人员应该理解，在权利要求书或其等同物的范围内，根据设计需要和其它因素可进行各种修改、结合、部分结合和替换。
[0087]相关申请的交叉引用
[0088]本申请要求2013年7月I日提交的日本优先专利申请JP2013-138263的权益，其全部内容通过引用结合于此。
【权利要求】
1.一种摄像装置，包括位于硅层上的: 光电二极管，设置于每个像素以执行光电转换，从而根据光接收量产生电荷； 浮置扩散部分，构造为存储该光电二极管产生的电荷；以及 晶体管，构造为以与该浮置扩散部分中存储的电荷水平相对应的电压而输出像素信号， 其中该摄像装置还包括密封腔部分，该密封腔部分位于该硅层内并位于该浮置扩散部分的下侧和该晶体管的沟道体区域的下侧的至少之一。
2.根据权利要求1的摄像装置，其中 当该腔部分形成在该浮置扩散部分的下侧时，该腔部分形成为与该浮置扩散部分接触；并且 当该腔部分形成在该沟道体区域的下侧时，该腔部分形成为与该沟道体区域接触。
3.根据权利要求2的摄像装置，其中该腔部分以这样的方式形成:在于该硅层上形成多个沟槽之后进行氢退火处理，该硅层上的位于该多个沟槽周边的硅发生迁移。
4.一种电子设备，具有摄像装置和信号处理电路，该信号处理电路构造为对将从该摄像装置输出的像素信号执行预定的处理操作，该摄像装置包括位于硅层上的: 光电二极管，设置于每个像素以执行光电转换，从而根据光接收量产生电荷； 浮置扩散部分，构造为存储该光电二极管产生的电荷；以及 晶体管，构造为以与该浮置扩散部分中存储的电荷水平相对应的电压而输出像素信号， 其中该摄像装置还包括密封腔部分，该密封腔部分位于该硅层内并位于该浮置扩散部分的下侧和该晶体管的沟道体区域的下侧的至少之一。
【文档编号】H01L27/146GK104284108SQ201410287601
【公开日】2015年1月14日 申请日期:2014年6月24日 优先权日:2013年7月1日
【发明者】宫波勇树 申请人:索尼公司