电力用半导体装置制造方法
【专利摘要】本发明提供一种电力用半导体装置，其抑制功率芯片间的热干涉。电力用半导体装置(100)具有：多个功率芯片(20)，它们封装在封装部(50)中，且用于控制电力；以及IC(10)，其封装在封装部(50)中，且对各功率芯片(20)进行控制。IC(10)在俯视观察时配置在封装部(50)的中央部，多个功率芯片(20)配置为在俯视观察时包围IC(10)。
【专利说明】电力用半导体装置
【技术领域】
[0001]本发明涉及一种电力用半导体装置。
【背景技术】
[0002]作为能够处理大电力的功率模块，存在电力用半导体装置。电力用半导体装置的主要用途之一是在逆变器驱动中使用。该用途的电力用半导体装置包含多个功率芯片、对该各功率芯片进行驱动的IC(Integrated Circuit)等。该功率芯片是电力用的半导体芯片。
[0003]针对这种电力用半导体装置，对在该电力用半导体装置中包含的基板的面积的小型化、低成本化等提出了要求。
[0004]在专利文献I中公开了用于电力用半导体装置的小型化的技术(以下称为关联技术A)。具体地说，在关联技术A中，公开了对功率芯片和控制IC适当地进行单封装化的技术。该功率芯片是 MOSFET (Metal Oxide Semiconductor Field Effect Transistor)。此夕卜，在专利文献I中，公开了使用关联技术A，对功率芯片和控制IC进行封装化的QFP (QuadFlat Package)。
[0005]专利文献1:日本特开2012 - 074720号公报
[0006]但是，在关联技术A中存在以下问题。具体地说，在关联技术A中，在电力用半导体装置中包含的所有功率芯片均在封装部内接近而集中地配置。
[0007]因此，在关联技术A中，由各功率芯片的发热引起的各功率芯片间的热干涉明显。其结果，在关联技术A中，存在各功率芯片的散热性非常差的问题。即，为了提高功率芯片的散热性，必须抑制功率芯片间的热干涉。
【发明内容】
[0008]本发明就是为了解决上述问题而提出的，其目的在于提供一种能够抑制功率芯片间的热干涉的电力用半导体装置。
[0009]为了实现上述目的，本发明的一个方式所涉及的电力用半导体装置是利用了由树脂构成的封装部的电力用半导体装置。上述电力用半导体装置具有:多个功率芯片，它们封装在上述封装部中，且用于控制电力；以及1C，其封装在上述封装部中，且对各上述功率芯片进行控制，上述IC在俯视观察时配置在上述封装部的中央部，上述多个功率芯片配置为在俯视观察时包围上述1C。
[0010]发明的效果
[0011]根据本发明，上述IC在俯视观察时配置在上述封装部的中央部，上述多个功率芯片配置为在俯视观察时包围上述1C。即，上述多个功率芯片在IC的周围分散地配置。由此，能够抑制各功率芯片间的热干涉。
【专利附图】
【附图说明】
[0012]图1是表示本发明的实施方式I所涉及的电力用半导体装置的图。
[0013]图2是用于说明安装状态的电力用半导体装置的图。
[0014]图3是用于说明其它安装状态的电力用半导体装置的图。
[0015]标号的说明
[0016]10IC, 11HVIC, 12LVIC，20、20a、20b、20c、20d 功率芯片，21、21a、21b、21c、21d 功率端子，31控制端子,40基板,50封装部,60印刷基板，100电力用半导体装置，Hl孔。
【具体实施方式】
[0017]下面，参照附图，对本发明的实施方式进行说明。在以下的说明中，对于相同的结构要素，标注相同的标号。它们的名称以及功能也是相同的。因此，有时省略对它们的详细说明。
[0018]此外，在实施方式中例示的各结构要素的尺寸、材质、形状、它们的相对配置等，可根据应用本发明的装置的结构及各种条件而适当变更，本发明并不限定于这些例示。另外，各图中的各结构要素的尺寸有时与实际尺寸不同。
[0019]<实施方式1>
[0020]图1是表示本发明的实施方式I所涉及的电力用半导体装置100的图。电力用半导体装置100是以高电压动作的功率模块。图1(a)是电力用半导体装置100的侧视图。在图1(a)中，X、Y、Z方向分别彼此正交。以下的图中所示的Χ、Υ、Ζ方向也分别彼此正交。
[0021]以下，将包含X方向、和该X方向的相反方向(一 X方向)在内的方向称为X轴方向。另夕卜，以下，将包含Y方向、和该Y方向的相反方向(一 Y方向)在内的方向称为Y轴方向。另外，以下，将包含Z方向、和该Z方向的相反方向(一 Z方向)在内的方向称为Z轴方向。
[0022]图1(b)是表示本发明的实施方式I所涉及的电力用半导体装置100的内部结构的俯视图。电力用半导体装置100是利用了后述的封装部50的电力用半导体装置。此外，在图1(b)中，为了示出封装部50的内部结构，对封装部50进行透视而仅示出了该封装部50的轮廓。
[0023]如图1 (a)及图1 (b)所示，电力用半导体装置100具有:IC10 ;多个功率芯片20a、20b、20d ;功率芯片20c ;多个功率端子21a、21b、21d ;功率端子21c ;多个控制端子31 ;基板40 ;以及封装部50。
[0024]此外，电力用半导体装置100还具有阴极负载二极管(bootstrap d1de)(未图示)以及电容器(未图示)等。
[0025]以下，将各个功率芯片20a、20b、20c、20d统称为功率芯片20。另外，以下，将各个功率端子21a、21b、21c、21d统称为功率端子21。S卩，电力用半导体装置100具有多个功率芯片20和多个功率端子21。各功率芯片20例如是利用IGBT (Insulated Gate BipolarTransistor)和二极管(续流二极管；fly_wheel d1de)构成的芯片。
[0026]此外，各功率芯片20并不限定于利用IGBT和二极管的结构的芯片。各功率芯片20例如也可以是利用MOS(Metal Oxide Semiconductor)晶体管构成的芯片、以及利用RC (Reverse Conducting) 一 IGBT构成的芯片等。S卩，各功率芯片20是利用IGBT和二极管构成的芯片、利用MOS晶体管构成的芯片、以及利用RC -1GBT构成的芯片中的某一种。
[0027]IC10、功率芯片20、阴极负载二极管、电容器等安装在基板40上。此外，安装在基板40上的各部件(例如，IC10、功率芯片20等)由封装部50封装。S卩，至少IClO以及多个功率芯片20被封装在封装部50中。
[0028]封装部50的大部分由树脂构成。即，封装部50由树脂构成。该树脂例如是在传递模塑成型法中硬化的树脂。封装部50例如是通过利用传递模塑成型法使树脂硬化而生成的。
[0029]此外，对于功率端子21以及控制端子31各自，封装部50内的部分被称为内引线。另外，对于功率端子21以及控制端子31各自，封装部50外的部分被称为外引线。
[0030]从外部向多个功率端子21供给用于对电力用半导体装置100进行驱动的电力。功率端子21是用于相对于各上述功率芯片20进行电力的输入输出的端子。例如，一部分的功率端子21是用于向功率芯片20供给电力的端子。即，该一部分的功率端子21是用于使电力输入至功率芯片20的端子。另外，其他功率端子21是用于将从功率芯片20输出的电力向外部输出的端子。
[0031]具体地说，功率端子21通过金属线而与功率芯片20电连接。例如，功率端子21a通过金属线22而与功率芯片20a电连接。利用该结构，经由功率端子21a向功率芯片20a(电力用半导体装置100)供给电力。即，各功率芯片20是用于对供给至电力用半导体装置100的电力进行控制的电力用的半导体芯片。
[0032]此外，如图1(b)所示，多个功率端子21分别设置为，在构成封装部50外周的4个边中的3个边上，从封装部50内向封装部50的外部延伸。
[0033]另外，多个控制端子31分别设置在构成封装部50外周的4个边中的I个边上。即，在构成封装部50外周的4个边中，分别设置功率端子21或者控制端子31。
[0034]此外，多个控制端子31的配置结构并不限定于上述结构。多个控制端子31也可以分别设置为，例如，在构成封装部50外周的4个边中的I个边上，从封装部50内向封装部50的外部延伸。
[0035]另外，各功率芯片20由宽带隙材料构成。该宽带隙材料例如是SiC(碳化硅)。此夕卜，构成功率芯片20的宽带隙材料并不限定于SiC，也可以是其他材料。
[0036]IClO是对各功率芯片20进行控制的1C。IClO通过金属线而与各功率芯片20电连接。另外，IC1通过金属线而与多个控制端子31电连接。各控制端子31是用于对IClO进行控制的端子。
[0037]在本实施方式中，功率端子21的宽度比控制端子31的宽度大。功率端子21的宽度例如设定为控制端子31的宽度的1.5?4倍左右。
[0038]IClO 是将 HVIC(High Voltage Integrated Circuit)11 和 LVIC (Low VoltageIntegrated Circuit) 12组合而构成的I个芯片的模块。即，IClO利用HVICll和LVIC12构成。S卩，IClO 包含 HVICll 和 LVIC12。
[0039]此外，在图1(b)中，HVICll以及LVIC12是为了方便而以容易看到的方式示出的。因此，HVICll以及LVIC12各自的位置以及大小，并不限定于图1(b)所示的位置以及大小。
[0040]HVICll例如是能够处理大于或等于100(V)的电压的高耐压1C。LVIC12是处理比HVICll所处理的电压低的电压的1C。另外，HVICll以及LVIC12是用于对各功率芯片20进行控制的集成电路。
[0041]下面，对封装部50中的IClO以及多个功率芯片20的配置进行说明。在这里，IClO的形状为四方形。
[0042]在本实施方式中，IClO在俯视观察时配置在封装部50的中央部。另外，在封装部50中，多个功率芯片20配置为在俯视观察时包围IC10。
[0043]以下，将构成IClO周缘的各边称为周缘边。另外，以下，将IClO的所有周缘称为全周缘。在IC1的形状为四方形的情况下，全周缘由4个周缘边构成。
[0044]具体地说，如图1(b)所示，在封装部50中，多个功率芯片20配置为包围IClO的4个周缘边。即，功率芯片20在IClO的周围分散地配置。
[0045]由此，能够减少各功率芯片20发出的热量彼此干涉的影响。因此，能够抑制各功率芯片20间的热干涉。其结果，与关联技术A相比能够减小在以得到一定的散热效果的方式配置IC10、多个功率芯片20时所需的面积。因此，能够实现电力用半导体装置100的紧凑化(小型化)。
[0046]此外，功率芯片20的配置并不限定于图1(b)所示的配置。多个功率芯片20例如也可以配置为，在俯视观察时包围IC1的3个周缘边。即，多个功率芯片20也可以配置为，包围IClO中的大于或等于3个周缘边。即，多个功率芯片20也可以配置为，在俯视观察时包围IClO的大于或等于3个边。
[0047]另外，多个功率芯片20例如也可以配置为，在俯视观察时包围IClO的全周缘的0.5?1.0倍的缘。
[0048]下面，说明将作为功率模块的电力用半导体装置100向印刷基板进行安装的结构。以下，将电力用半导体装置100安装于印刷基板的状态称为安装状态。
[0049]首先，使用图2，对在印刷基板上形成孔，并向该印刷基板上安装电力用半导体装置100的工序(以下，称为安装工序SI。)进行说明。
[0050]图2是用于说明安装状态的电力用半导体装置100的图。图2(a)是安装状态的电力用半导体装置100的俯视图。图2(b)是安装状态的电力用半导体装置100的侧视图。
[0051]下面，对安装工序SI进行说明。假设在安装工序SI中使用印刷基板60。此外，假设印刷基板60是在初始状态下没有形成孔Hl的基板。
[0052]首先，进行孔形成工序。在孔形成工序中，在印刷基板60上形成孔H1。此外，孔Hl的形成，可以通过开孔的装置进行，也可以由用户进行。孔Hl的形状是四方形。孔Hl的尺寸比封装部50的尺寸大。
[0053]然后，如图2(b)所示以封装部50的下部进入孔Hl中的方式，将电力用半导体装置100向印刷基板60安装。由此，安装工序SI结束。
[0054]S卩，在安装工序SI中，安装电力用半导体装置100时，不需要使功率端子21以及控制端子31各自的外引线的部分弯曲(折弯)。即，不使外引线弯曲，就能够将电力用半导体装置100安装在印刷基板60上。由此，虽然需要孔形成工序，但能够简化电力用半导体装置100的安装工序。
[0055]此外，在安装工序SI中，也可以构成为使用预先形成有孔Hl的印刷基板60。在该结构的情况下，在安装工序Si中不需要孔形成工序，能够进一步简化电力用半导体装置100的安装工序。
[0056]下面，使用图3，说明向没有设置孔的印刷基板上安装电力用半导体装置100的结构(以下，称为安装工序S2。)。
[0057]图3是用于说明其它安装状态的电力用半导体装置100的图。即，图3是用于说明与图2的安装状态不同的安装状态的电力用半导体装置100的图。图3(a)是其它安装状态的电力用半导体装置100的俯视图。图3(b)是其它安装状态的电力用半导体装置100的侧视图。假设在安装工序S2中使用的印刷基板是图3(a)以及图3(b)所示的印刷基板60。
[0058]下面，对安装工序S2进行说明。在安装工序S2中，首先进行弯曲加工工序。在弯曲加工工序中，使功率端子21以及控制端子31各自的外引线的部分如图3(b)所示弯曲(折弯)。
[0059]然后，将电力用半导体装置100安装在印刷基板60上。由此，安装工序S2结束。
[0060]即，在安装工序S2中，与安装工序SI相比，额外需要弯曲加工工序，但不需要安装工序SI的孔形成工序。此外，如上述所示，安装工序SI的孔形成工序是通过装置或者用户进行的。由此，根据安装工序S2，可以预计到电力用半导体装置100的安装上的自由度提高、安装工序S2中的工时减少。
[0061]如以上说明所示，根据本实施方式，IClO在俯视观察时配置在封装部50的中央部，多个功率芯片20配置为在俯视观察时包围IC10。S卩，多个功率芯片20在IClO的周围分散地配置。
[0062]由此，能够减少各功率芯片20发出的热量彼此干涉的影响。因此，能够抑制各功率芯片20间的热干涉。另外，能够抑制各功率芯片20的温度上升。
[0063]其结果，与关联技术A相比能够减小以得到一定的散热效果的方式配置IC10、多个功率芯片20时所需的面积。因此，能够实现电力用半导体装置100的紧凑化(小型化)。
[0064]另外，在本实施方式中，适当地配置用于控制(驱动)各功率芯片20的IC10，并将该各功率芯片20适当地配置在该IClO的周围。并且，对配置后的功率芯片20实施配线处理等，利用传递模塑成型法使IC10、功率芯片20等由树脂封装，由此，生成封装部50。此夕卜，在构成封装部50外周的4个边中，分别设置功率端子21或者控制端子31。
[0065]基于以上所述，根据本实施方式，与现有的DIPIPM(Dual In — line PackageIntelligent Power Module)相比，能够实现已实现了紧凑化的面安装型模块。
[0066]另外，根据本实施方式，功率端子21的宽度比控制端子31的宽度大。如上述所示，功率端子21的宽度例如设定为控制端子31的宽度的1.5?4倍左右。即，控制端子31的宽度与功率端子21的宽度相比足够小。
[0067]由此，能够将流过各控制端子31的电流量与功率端子21相比充分地减小。因此，能够将各控制端子31形成为，用于流过比功率端子21充分少的量的电流、且宽度小的端子。即，能够实现控制端子31的小型化。其结果，由控制端子31导致的对功率芯片20的布局设计的制约变小。因此，能够实现封装部50的小型化。
[0068]另外，功率端子21的宽度与控制端子31的宽度相比充分大。由此，能够使流过功率端子21的电流量大于控制端子31。即，能够使功率端子21流过大电流，并且能够向各功率芯片20供给大电流。
[0069]基于以上所述，能够将向电力用半导体装置100供给的总电流，在功率端子21以及控制端子31中有效地分配。
[0070]另外，根据本实施方式，IClO是将HVICll和LVIC12组合而构成的单芯片的模块。由此，能够将针对IC1的电源统一，并且能够提高焊盘的布局设计自由度。
[0071]另外，根据本实施方式，各功率芯片20由宽带隙材料构成。由宽带隙材料构成的半导体芯片能够进行高温动作。因此，在由宽带隙材料构成的功率芯片20中，能够提高结温。即，在高温环境下，也能够使各功率芯片20稳定地动作。
[0072]此外，在关联技术A中，由于沿用封装部，因此需要使用相同的多个引线(端子)来获取电流容量。因此，在关联技术A中，存在功率芯片安装时的管理要素数量增加的问题。
[0073]另一方面，在本实施方式中，由于按照上述方式构成，因此能够解决关联技术A的上述问题。
[0074]此外，IClO构成为包含HVICll和LVIC12这两者，但并不限定于此。IClO也可以包含HVICll以及LVIC12中的一个。另外，IClO也可以构成为不包含HVICll以及LVIC12
这两者。
[0075]此外，本发明可以在本发明的范围内适当地对实施方式进行变形、省略。
【权利要求】
1.一种电力用半导体装置，其利用了由树脂构成的封装部， 其中，该电力用半导体装置具有: 多个功率芯片，它们封装在所述封装部中，且用于控制电力；以及 1C，其封装在所述封装部中，且对各所述功率芯片进行控制， 所述IC在俯视观察时配置在所述封装部的中央部， 所述多个功率芯片配置为，在俯视观察时包围所述1C。
2.根据权利要求1所述的电力用半导体装置，其中， 所述IC的形状是四方形， 所述多个功率芯片配置为，在俯视观察时包围所述IC的大于或等于3个边。
3.根据权利要求1或2所述的电力用半导体装置，其中， 所述电力用半导体装置还具有: 控制端子，其用于对所述IC进行控制；以及 功率端子，其用于相对于各所述功率芯片进行电力的输入输出， 所述功率端子的宽度比所述控制端子的宽度大。
4.根据权利要求1或2所述的电力用半导体装置，其中， 所述IC利用下述部件构成:HVIC，其是用于对所述各功率芯片进行控制的集成电路；以及LVIC，其是用于对所述各功率芯片进行控制的集成电路。
5.根据权利要求1或2所述的电力用半导体装置，其中， 所述各功率芯片是利用IGBT和二极管构成的芯片、利用MOS晶体管构成的芯片、以及利用RC -1GBT构成的芯片中的某一个。
6.根据权利要求1或2所述的电力用半导体装置，其中， 所述各功率芯片由宽带隙材料构成。
【文档编号】H01L23/367GK104241264SQ201410265538
【公开日】2014年12月24日 申请日期:2014年6月13日 优先权日:2013年6月13日
【发明者】中川信也, 田中智典 申请人:三菱电机株式会社