插入件、半导体封装件及制造插入件的方法
【专利摘要】本文中公开了一种插入件、半导体封装件及制造插入件的方法，该插入件包括：插入件基板，该插入件基板通过堆叠一层或多层的绝缘层并堆叠通过过孔连接的夹层构成；腔，该腔在厚度方向上穿过插入件基板的中央；以及连接电极，所述连接电极具有柱部，该柱部设置在插入件基板的上表面和下表面中的至少一个表面上，从而提高了电特性并减少了制造成本和时间。
【专利说明】插入件、半导体封装件及制造插入件的方法
[0001]本申请要求于2013年8月30日提交的题为“插入件和使用插入件的半导体封装件及制造插入件的方法(Interposer And Semiconductor Package Using The Same, AndMethod Of Manufacturing Interposer) ” 的韩国专利申请序号 10-2013-0104142 的外国优先权,其全部内容通过弓I证方式结合在本申请中。
【技术领域】
[0002]本发明涉及一种插入件，并且更特别地，涉及一种插入件和使用该插入件的半导体封装件以及制造插入件的方法。
【背景技术】
[0003]由于对于小而轻且高度集成的半导体装置的需求增加，已研究了诸如堆叠式芯片封装件的三维集成电路。通常，三维集成电路包括用于在半导体芯片(将其堆叠以邻近彼此)之间相互连接的插入件。
[0004]通过参考专利文献(第10-2009-7023266号专利申请)来描述具有使用根据现有技术的插入件的封装件构造的基本结构，插入件设置在基板与半导体装置之间，并且除用于传输多个信号的通道(即，过孔)之外还包括用于在基板与半导体装置之间电连接的各种引线。
[0005]通常，插入件通过堆叠多个绝缘层而形成，并且因此可依据绝缘层的层数来控制插入件的高度。就是说，当需要更厚的插入件时，需要堆叠更多的绝缘层。
[0006]然而，在通过该方法控制插入件的高度的情况下，即使在不需要形成引线的空间中绝缘层也被不必要地堆叠在插入件中，从而导致材料的相当大的浪费。此外，当绝缘层的层数增加时，通过在每层的绝缘层中形成的引线和过孔传导的电信号的路径变长，这样使得信号丢失和失真可能增加。
[0007]同时，在插入件与基板之间以及插入件与半导体装置之间可通过结合薄膜、焊膏、焊球等连接。通过该结合方法，广泛地形成了结合部分，这样使得控制电路的集成是困难的。
[0008]【现有技术文献】
[0009]【专利文献】
[0010](专利文献I)专利文献:第10-2009-7023266号专利申请
【发明内容】
[0011]本发明的目的是通过提供一种具有连接电极(该连接电极具有柱形形状)的插入件并且构造一种使用该插入件的半导体封装件，而与现有技术相比改善电特性，同时更加减少制造成本和时间并且更加提闻生广效率。
[0012]根据本发明的示例性实施方式，提供了一种插入件，该插入件包括:插入件基板，该插入件基板通过堆叠一层或多层的绝缘层并堆叠通过过孔连接的夹层构成；腔，该腔在宽度方向上穿过插入件基板的中央；以及连接电极，该连接电极具有设置在插入件基板的上表面和下表面中的至少一个表面上的柱部。
[0013]连接电极可包括焊盘部，该焊盘部设置在柱部与插入件基板之间。
[0014]柱部的高度可控制为对应于包括在腔中的半导体装置的厚度。
[0015]连接电极可构造成多个。
[0016]柱部的上表面还可设置有金属层。
[0017]连接电极的表面可设置有粗糙度。
[0018]根据本发明的另一示例性实施方式，提供了一种半导体封装件，该半导体封装件包括:封装件基板，该封装件基板设置在如上所述的插入件基板的上部和下部上，并且该封装件基板通过连接电极电连接至插入件基板；半导体装置，该半导体装置安装在封装件基板的一个表面上并且包括在插入件基板的腔中；以及密封材料，填充该密封材料以密封包括在腔的内部中的半导体装置。
[0019]根据本发明的又一示例性实施方式，提供了一种制造插入件的方法，该方法包括:准备通过堆叠一层或多层的绝缘层并堆叠通过过孔连接的夹层构成的插入件基板；在插入件基板的一个表面或两个表面上堆叠光阻剂；在光阻剂中形成连接电极的位置处机械加工出一个开口，并且然后填充开口的内部；通过剥离光阻剂形成具有柱部的连接电极；以及形成在厚度方向上穿过插入件基板的中央的腔。
[0020]可以以对应于连接电极的厚度的高度来堆叠光阻剂的厚度。
[0021]制造插入件的方法可还包括:在形成连接电极之后，对光阻剂的表面进行抛光。
[0022]制造插入件的方法可还包括:在通过剥离光阻剂形成具有柱部的连接电极之前，在柱部的上表面上形成金属层。
[0023]制造插入件的方法可还包括:在通过剥离光阻剂形成具有柱部的连接电极之后，通过对连接电极进行表面处理来形成粗糙度。
【专利附图】
【附图说明】
[0024]图1为根据本发明的示例性实施方式的插入件的截面图。
[0025]图2为根据本发明的示例性实施方式的插入件的平面图。
[0026]图3为使用根据本发明的示例性实施方式的插入件的半导体封装件的截面图。
[0027]图4至图10为顺序地示出了根据本发明的示例性实施方式的制造插入件的方法的流程图。
【具体实施方式】
[0028]参考附图，从示例性实施方式的以下描述中，本发明的各种优点和特征以及实现其的方法将变得显而易见。然而，本发明可以多种不同的形式修改，并且本发明不应局限于本文中所阐述的示例性实施方式。可提供这些示例性实施方式以便本公开将是透彻且完整的，并且将向本领域技术人员充分传达本发明的范围。
[0029]在本说明书中使用的术语用于解释示例性实施方式而不是局限本发明。除非明确地相反地描述，在本说明书中单数形式包括复数形式。此外，本文中提到的词语“成分”、“步骤”、“操作”和/或“元件”将被理解成意指包括所述的成分、步骤、操作和/或元件而不排除任何其他成分、步骤、操作和/或元件。
[0030]在下文中，将参照附图更详细地描述本发明的构造和作用效果(act1n effect)。
[0031]图1为根据本发明的示例性实施方式的插入件的截面图，图2为根据本发明的示例性实施方式的插入件的平面图，以及图3为使用根据本发明的示例性实施方式的插入件的半导体封装件的截面图。此外，在附图中示出的部件无需按比例示出。例如，在附图中示出的一些部件的尺寸与其他部件相比可被放大，以帮助理解本发明的示例性实施方式。同时，贯穿附图，相同的参考标号将用于描述相同的部件。为了说明的简要和清楚，将在附图中示出大致的构造方案，并且将省略本领域中熟知的特征和技术的详细描述，以避免本发明的示例性实施方式的讨论会不必要的晦涩。
[0032]参照图1至图3，根据本发明的示例性实施方式的插入件100具有作为基本结构的插入件基板110并具有连接电极120，其中插入件基板具有上表面和面向上表面的下表面，连接电极设置在插入件基板110的上表面和下表面中的至少任一个上。
[0033]插入件基板110可构造有作为基底材料的绝缘层111，该绝缘层由刚性介电材料(诸如纤维增强双马来酰亚胺三嗪(BT)、FR-4、玻璃以及陶瓷)或者柔性介电材料(诸如环氧树脂、酚醛树脂、聚氨酯树脂、硅树脂以及聚酰亚胺树脂)制成。
[0034]如图中示出的，绝缘层111堆叠成多层或可以以其他方式构造成单层。图1示出了插入件基板110，在该插入件基板中，柔性介电材料的绝缘层111堆叠在由刚性介电材料制成的绝缘层111的两个表面上，以在厚度方向上堆叠总共三个绝缘层111，其中绝缘层111的层数不局限于此而是可依据所需的插入件100的厚度适当地选择。
[0035]插入件基板110是通过过孔112连接的夹层，过孔穿过每层的绝缘层111，使得插入件基板110的上部上的一个点可在内部传导至插入件基板的下部上的一个点。在这个构造中，每层的过孔112可具有堆叠过孔结构,在该结构中过孔直接地(Straightly)连接至彼此。可替代地，过孔112可形成在每层的不同位置处，并还可通过在每个绝缘层111上形成的金属引线113连接至彼此。
[0036]插入件基板110的中央可设置有在厚度方向上穿过插入件基板110的腔110a。因此，在构造使用根据本发明的示例性实施方式的插入件100的半导体封装件200(图3)时，可将半导体装置220插入腔IlOa中，使得根据本发明的示例性实施方式的半导体封装件200可以制造成对应于芯片尺寸的等级的小芯片级封装件。
[0037]如上所述，插入件基板110的上面形成有腔IlOa的其余(之外的)部分可设置有连接电极120。附图示出了连接电极120设置在插入件基板110的上表面和下表面两者上，但是不同于附图，连接电极120可设置在插入件基板110的上表面和下表面中的任一个上。
[0038]连接电极120可接收或传送来自外部的电信号，以便在构造使用根据本发明的示例性实施方式的插入件100的半导体封装件200时，连接电极120可用于在插入件基板110与封装件基板210之间电连接，该封装件基板设置在插入件基板110的上部和下部上。因此，连接电极120可由具有良好的导电性的N1、Al、Fe、Cu、T1、Cr、Au、Ag、Pd以及Pt中的任一金属材料制成，并且连接电极120的数量可依据输入/输出终端(I/O)的数量构造成多个。
[0039]连接电极120可构造成包括具有柱形形状的柱部(post part) 122并具有焊盘部(pad part) 121，该焊盘部设置在柱部122与插入件基板110之间以增强过孔112之间的连接可靠性，其中，在构造半导体封装件200时，可对应于包括在腔IlOa中的半导体装置220的厚度来控制柱部122的高度。就是说，现有技术依据形成插入件基板的绝缘层的层数来控制插入件的厚度，但是根据本发明的示例性实施方式的插入件100可通过控制连接电极120的高度(具体地，作为连接电极120的部件的柱部122的高度)而设置成所需的高度。
[0040]因此，即使由于半导体装置220的原因需要具有大的厚度的插入件100，但是如在现有技术中，绝缘层以多层构造，使得插入件的所需的厚度可通过仅设置柱部122的厚度来设置，而无需设定所需的厚度。因此，由于多层绝缘层堆叠可减少材料的浪费，从而节省制造成本并且减少了堆叠绝缘层的过程的数量，并且从而缩短了制造时间并极大地提高了生产效率。
[0041]此外，当形成插入件基板110的绝缘层111的层数增加时，通过每层绝缘层111的过孔112和金属引线113传导的电信号的路径变长，使得极有可能增加信号的丢失和失真。根据本发明的示例性实施方式，因为绝缘层111的层数可由于具有柱形形状的连接电极120的使用而减少，所以信号路径变短，这样使得可改善电特性。
[0042]同时，柱部122的上表面还设置有由Ni/Au (ENIG)、Ni/Pd/Au (ENEPIG)等制成的金属层130，使得在构造图3的半导体封装件200时，可增加与封装件基板210的结合可靠性。此外，尽管没有在附图中单独示出，但是连接电极120的表面可设置有表面粗糙度以增强附着性(adhes1n)。
[0043]在下文中，将描述根据本发明的示例性实施方式的制造具有该结构的连接电极120以及包括该连接电极的插入件100的方法以及。
[0044]图4至图10为顺序地示出了根据本发明的示例性实施方式的制造插入件的方法的流程图。首先，如图4所示，准备通过堆叠一层或多层的绝缘层111形成的插入件基板110。
[0045]作为绝缘层111的构造材料，可使用刚性介电材料(诸如纤维增强双马来酰亚胺三嗪(BT)、FR-4、玻璃以及陶瓷)或者柔性介电材料(诸如环氧树脂、酚醛树脂、聚氨酯树月旨、硅树脂以及聚酰亚胺树脂)。
[0046]在堆叠绝缘层111时，用于夹层连接的过孔112和金属引线113通过使用本领域技术人员已知的电路形成工艺(例如，半加成法、改进的半加成法、减成法等)形成在每个绝缘层111上，并且插入件基板110的外层设置有结合至过孔112的焊盘部121。
[0047]接着，如图5所示，插入件基板110的一个表面或两个表面经历堆叠具有预定高度的光阻剂(photo resist,光致抗蚀剂)10的过程。
[0048]光阻剂10是这样的层，即是用于形成连接电极120的基底，并且光阻剂10的厚度可以堆叠成具有对应于连接电极120的厚度的高度，并且作为光阻剂的构造材料，使用用于通过曝光和显影工艺形成连接电极120的光敏树脂。
[0049]如图6所示，当将光阻剂10如上所述堆叠时，在光阻剂10的预定位置处机器加工出开口 10a，并且然后将开口 1a的内部填充金属材料(图7)。
[0050]详细地，由于光阻剂10由光敏树脂制成，所以当将具有所需图案的光掩膜(例如，原装菲林(artwork film))堆叠在光阻剂10上，并且然后执行曝光过程时，光阻剂的被紫外线照射的一部分通过由包含在光阻剂中的感光启始剂开始聚合反应而被固化，并且没有被紫外线照射的一部分(即，形成有连接电极120的柱部122的一部分)稍后通过显影剂的显影工艺而被蚀刻，从而形成开口 10a。
[0051]通过使用无电镀、电镀、丝网印刷、派射、蒸发、喷墨以及分配(dispensing)中的任一个或其组合可将这样形成的开口 1a用从N1、Al、Fe、Cu、T1、Cr、Au、Ag、Pd以及Pt中选择的任一种金属材料填充。
[0052]如上所述，当将开口 1a填充金属材料并且然后将光阻剂10剥离(delaminated,分层)时，则完成由焊盘部121和形成于其上的柱部122构造的连接电极120，并且在光阻剂10被剥离之前，光阻剂的表面可进一步经受抛光光阻剂10的表面的过程，以使连接电极120的高度平整(planarize)。当在填充过程中连接电极120 (具体地，柱部122的高度)形成为比需要的值大时，则通过抛光过程将值设定成需要的值。
[0053]此外，在抛光过程之后，柱部122的暴露于光阻剂10的表面的上表面可经受如无电镀表面处理的形成由Ni/Au (ENIG)、Ni/Pd/Au (ENEPIG)等制成的金属层130的过程(图8)。在通过金属层130构造半导体封装件200时，可极大地改善插入件基板110与封装件基板210之间的结合可靠性。
[0054]如上所述，当形成金属层130时，光阻剂10被剥离(图9)，并且然后通过刨槽(router)或冲压工艺形成在厚度方向上穿过插入件基板110的中央的腔110a，从而最终完成根据本发明的示例性实施方式的插入件100(图10)。
[0055]此外，在构造半导体封装件200时，为了增强连接电极120的附着性，在将光阻剂10剥离之后，可通过执行棕氧化工艺或有机可焊保护剂(OSP)工艺而进一步形成连接电极120的表面粗糙度。
[0056]在下文中，将参照图3详细描述依据该方法的根据本发明的示例性实施方式的使用插入件100的半导体封装件200的结构。
[0057]参照图3，根据本发明的示例性实施方式的使用插入件100的半导体封装件200包括插入件基板110和封装件基板210，在该半导体封装件中，封装件基板210可通过连接电极120电连接至插入件基板110。
[0058]在本文中，封装件基板210包括陶瓷基板、PCB基板等，诸如高温共烧陶瓷(HTCC)和低温共烧陶瓷(LTCC)。封装件基板210依据预先设计的图案设置有电路引线以构造芯片部件的信号线、地线等。
[0059]封装件基板210的一个表面可设置有使用硅、绝缘体上硅结构(SOI)、硅锗等制造的半导体装置220。例如，可将多层引线、多个晶体管、多个无源装置等结合进半导体装置200中，并且图3示出了半导体装置220以倒装芯片法(flip-chip)结合至封装件基板210，但是本发明的示例性实施方式不局限于此，并且可通过诸如引线接合的各种结合方式将半导体装置220安装在封装件基板210上。
[0060]更详细地，半导体装置220安装在设置有插入件基板110的侧面处，并且因此半导体装置可设置成插入插入件基板I1的腔IlOa中。因此，包括连接电极120的插入件100的厚度形成为比已安装的半导体装置220的厚度大。在这个情况下，可以以柱部122的高度来控制插入件100的厚度。
[0061]密封材料230可填充到直至插入件100的高度以便密封包括在腔IlOa的内部中的半导体装置220。例如，密封材料230可为环氧模塑料(EMC)材料或底部填充材料，但是不局限于此并且可使用各种材料的密封剂。
[0062]可通过连接电极120将另一封装件基板(其上安装有半导体装置)连接在具有上述结构的半导体封装件200上(具体地，连接在插入件基板110上与封装件基板210相对的侧面处)，这样使得根据本发明的示例性实施方式的半导体封装件200还可制造成具有堆叠式封装(PoP)结构。
[0063]根据本发明的示例性实施方式，由于插入件的厚度以具有柱形形状的连接电极的高度来控制，因此可减少由于绝缘层的制造的材料浪费，从而节省制造成本并减少用于堆叠绝缘层的过程的数量，从而缩短制造时间并极大地提高生产效率。
[0064]此外，电信号在最短的距离上保持，同时提高了电路的集成化，从而极大地改善了电特性。
[0065]已结合目前被理解为实践的示例性实施方式描述了本发明。尽管已描述了本发明的示例性实施方式，但是本发明还可在各种其他组合、修改以及环境中使用。换言之，可在说明书中所公开的本发明的概念的范围之内改变或修改本发明，该范围相当于本发明所属的领域中的技术或知识的公开内容和/或范围。已提供上述的示例性实施方式来解释实现本发明的最佳情形。因此，这些示例性实施方式可以在使用其他发明(诸如本发明)时在对于本发明所属的领域是已知的其他情形中实现，并且还修改成本发明的特定应用领域和用途中所需要的各种形式。因此，应理解的是，本发明不局限于已公开的实施方式。应理解的是，其他实施方式也可包括在所附权利要求的精神和范围内。
【权利要求】
1.一种插入件，包括: 插入件基板，所述插入件基板通过堆叠一层或多层的绝缘层并堆叠通过过孔连接的夹层构成； 腔，所述腔在厚度方向上穿过所述插入件基板的中央；以及 连接电极，所述连接电极具有柱部，所述柱部设置在所述插入件基板的上表面和下表面中的至少一个表面上。
2.根据权利要求1所述的插入件，其中，所述连接电极包括焊盘部，所述焊盘部设置在所述柱部与所述插入件基板之间。
3.根据权利要求1所述的插入件，其中，所述柱部的高度控制为对应于包括在所述腔中的半导体装置的厚度。
4.根据权利要求1所述的插入件，其中，所述连接电极构造成多个。
5.根据权利要求1所述的插入件，其中，所述柱部的所述上表面还设置有金属层。
6.根据权利要求1所述的插入件，其中，所述连接电极的表面设置有粗糙度。
7.一种半导体封装件，包括: 封装件基板，所述封装件基板设置在根据权利要求1至5中任一项所述的插入件基板的上部和下部上，并且所述封装件基板通过所述连接电极电连接至所述插入件基板。 半导体装置，所述半导体装置安装在所述封装件基板的一个表面上并包括在所述插入件基板的腔中；以及 密封材料，填充所述密封材料以密封包括在所述腔的内部中的所述半导体装置。
8.一种制造插入件的方法，包括: 准备通过堆叠一层或多层的绝缘层并堆叠通过过孔连接的夹层构成的插入件基板； 在所述插入件基板的一个表面或两个表面上堆叠光阻剂； 在所述光阻剂中形成连接电极的位置处机械加工出一开口，并且然后填充所述开口的内部； 通过剥离所述光阻剂形成具有柱部的所述连接电极；以及 形成在厚度方向上穿过所述插入件基板的中央的腔。
9.根据权利要求8所述的方法，其中，以对应于所述连接电极的厚度的高度来堆叠所述光阻剂的厚度。
10.根据权利要求8所述的方法，还包括: 在形成所述连接电极之后，对所述光阻剂的表面进行抛光。
11.根据权利要求8所述的方法，还包括: 在通过剥离所述光阻剂形成具有柱部的所述连接电极之前，在所述柱部的上表面上形成金属层。
12.根据权利要求8所述的方法，还包括: 在通过剥离所述光阻剂形成具有柱部的所述连接电极之后，通过对所述连接电极进行表面处理而形成粗糙度。
【文档编号】H01L21/48GK104425433SQ201410199160
【公开日】2015年3月18日 申请日期:2014年5月12日 优先权日:2013年8月30日
【发明者】金起焕, 朴正铉, 赵镛允, 郑丞洹, 金多禧, 韩基镐 申请人:三星电机株式会社