用于封装半导体芯片的模制材料和方法

用于封装半导体芯片的模制材料和方法
【专利摘要】本发明公开了一种用于封装半导体芯片的方法和设备。一种半导体装置包括芯片、引线和密封剂。密封剂包括稳定层、连接到稳定层的叠层模制层，以及连接到叠层模制层的导电条。导电条将所述芯片的接触面电连接到引线。
【专利说明】用于封装半导体芯片的模制材料和方法

【技术领域】
[0001] 本发明总体上涉及半导体装置，尤其是，本发明的实施例涉及用于封装半导体芯 片的方法和设备。

【背景技术】
[0002] 在半导体芯片封装领域，能够观察到以满足消费者个性化需要的方式封装半导体 芯片的增长的需求。工业消费者渴望有效率地封装半导体芯片，从而使得最终的装置在保 持相同的强劲性能的同时具有缩小的尺寸。
[0003] 在半导体芯片封装件中，半导体芯片或裸片（die)嵌入或封装在芯片封装件内， 并且该半导体芯片的接触垫连接到芯片封装件的外部的接触元件。需要生产半导体芯片封 装件，从而使得它们的外部接触元件对于半导体芯片封装件附着在板子上允许更高程度的 灵活性。也需要增加半导体芯片封装件的模块化适用性，尤其是，将更多的装置连接到半导 体芯片封装件的可能性。
[0004] 半导体芯片封装过程涉及许多不同的步骤。例如，一旦半导体芯片设置在引线框 或者载体上，所述半导体芯片被线键合、密封和锯开，从而产生半导体芯片封装件。这些步 骤顺序地发生且对于每一步骤都有产量和质量的限制。例如，线键合过程一条线接一条线 以及一接线柱接一接线柱地发生。因此，经过一段时间仅仅可以生产一定数目的单元，从 而，使用当前可用的封装方法仅可以实现一定水平的成本节省。
[0005] 而且，在半导体芯片封装件内添加其他组件增加了封装过程的周期和复杂度。例 如，使用功率半导体装置，可能需要将半导体芯片连接到热传导装置，例如散热片。散热片 的使用导致了封装过程额外的复杂度。结果，半导体芯片装置可能不能如希望的那样有效 率地被封装。因此，普遍存在对封装半导体芯片的成本效率的方案的需要，从而在更短的时 间内产生更多的单元。


【发明内容】

[0006] 根据本发明的一个实施例，一种半导体装置包括芯片、引线以及密封剂。所述密封 剂包括稳定层(如，玻璃纤维)、连接到所述稳定层的叠层模制层以及连接到所述叠层模制 层的导电条(如，铜)。所述导电条将所述芯片电连接到所述引线
[0007] 根据本发明的另一个实施例，呈现一种用于封装半导体装置的方法。将芯片附着 于引线框。将模制材料放置于所述引线框和所述芯片上。所述模制材料由稳定层、围绕或 者连接到所述稳定层的叠层模制层以及连接到所述叠层模制层的导电条组成，使得所述导 电条与所述芯片相关联。通过将所述模制材料附着于所述引线框和所述芯片来密封所述芯 片和所述引线框，从而使得那些导电条将所述芯片电连接到所述引线框的引线。
[0008] 根据本发明的另一个实施例，提供一种用于封装半导体装置的方法。提供具有多 个导电条附着其上的载体。将所述导电条附着于芯片的接触面和引线之间。所述载体被去 除。利用模制材料密封所述芯片和所述导电条以形成半导体芯片封装件。
[0009] 根据本发明的另一个实施例，提供一种用于封装半导体装置的方法。在芯片载体 上形成多条引线。在所述芯片载体上放置多个芯片。将条载体与所述芯片载体对准，从而 使得所述条载体的导电条经对准以将所述芯片的接触区域分别与所述多条引线中的引线 电连接。所述条载体应用于所述芯片载体，从而使得所述条载体的涂层材料密封芯片，从而 所述导电条将所述芯片的所述接触区域分别与所述多条引线中的引线电连接。去除所述芯 片载体以暴露每条所述引线的一部分。
[0010] 根据本发明的另一个实施例，一种模制材料包括稳定层、连接到所述稳定层的叠 层模制层以及连接到所述叠层模制层的导电膜层。

【专利附图】

【附图说明】
[0011] 为了更为完整的理解本发明以及本发明的优点，现在参照以下结合附图的描述， 其中：
[0012] 图1是包含单个芯片的半导体芯片封装件的实施例的示图。
[0013] 图2是包含多个芯片的半导体芯片封装件的实施例的示图。
[0014] 图3是包含多个芯片的半导体芯片封装件的实施例的另一示图。
[0015] 图4是包含多个芯片的半导体芯片封装件的实施例的另一示图。
[0016] 图5是具有弯曲导电条的半导体芯片封装件的实施例的示图。
[0017] 图6是具有单个芯片和散热片的半导体芯片封装件的实施例的示图。
[0018] 图7是具有多个芯片和多个散热片的半导体芯片封装件的实施例的示图。
[0019] 图8A和8B是用于封装半导体芯片的过程的示图。
[0020] 图8C是包括引线框的半导体芯片封装件的实施例的示图。
[0021] 图9A-9D是用于封装半导体芯片的另一过程的示图。
[0022] 图10A-10E是用于封装半导体芯片和散热片的过程的示图。
[0023] 图11A和11B是用于封装半导体芯片的另一过程的示图。
[0024] 图12A和12B是用于封装半导体芯片的另一过程的示图。
[0025] 图13A-13C是用于同时封装多个半导体芯片的过程的示图。

【具体实施方式】
[0026] 下面详细讨论各种实施例的制造和使用。然而，应该明白本发明提供的许多可应 用的创造性概念，该创造性概念可体现在多种多样的具体的上下文中。所讨论的具体实施 例仅仅作为制造和使用本发明的具体方式的示例性说明，而不构成多本发明范围的限制。
[0027] 在各种实施例中，本发明教示了用于封装半导体芯片的过程，从而使得线键合过 程和密封过程基本上同时发生。各种实施例使用包含键合组件的新颖的模制材料以在一个 步骤中将半导体芯片与许多引线电连接并且密封半导体芯片封装件，从而提升封装过程的 效率。而且，各种实施例避免了需要一条线接一条线键合的步骤，并允许对整个引线框、面 板或晶元进行一次性线键合。因此，本发明的实施例在保持半导体装置所需的尺寸和强劲 性能的同时，增加了半导体芯片封装件的产量。
[0028] 首先看图1，半导体芯片封装件10包括芯片12,引线14,以及模制材料16。在此 示图中，芯片12和引线14已经被模制材料16密封。所密封的装置被锯开或切割，以形成 半导体芯片封装件10。
[0029] 芯片12可以是各种不同类型的芯片。例如，芯片12可以是分立器件，如金属氧化 层半导体场效晶体管（M0SFET)、二极管或者一些其他合适类型的芯片。在其他实施例中， 芯片12可以是集成电路，例如，逻辑芯片（如控制器或处理器，存储器，或任何其他的器件)。 引线14其他实现如下所述。
[0030] 在一个实施例中，来自封装件外面的电连接可直接接到引线14。在其他实施例中， 例如图8C所述的半导体芯片封装件，引线14可以被连接到引线框。
[0031] 如图所描述，模制材料16包括稳定层18、导电条20、叠层模制层22以及第二导电 层24。稳定层18维持模制材料的最小厚度，其在密封芯片12和引线14的期间提供稳定 性。稳定层18可包括玻璃增强塑料(如，玻璃纤维)、包含所需百分比的无碱玻璃（E-glass) 的聚酯树脂以及其他合适的材料。
[0032] 在一个实施例中，导电条20可由附着至稳定层18的导电膜层形成。除了导电条 20,由导电膜还可以形成多个导电条。导电条20将芯片12电连接到引线14。
[0033] 在此例中，芯片12具有与引线14基本上相同的高度。这样，导电条20不需要被 操作以提供芯片12和引线14之间的电连接。相反，导电条20被配置使得其附着于芯片12 的上表面以及引线14的上表面。从而，芯片12的触点到引线14可以电连接。
[0034] 在一些实施例中，芯片12可能不具有与引线14基本上相同的高度。在这种情况 下，导电条20可被操作以补偿芯片12相对引线14的高度差。例如，可以弯曲导电条20使 其接触芯片12和引线14,模制材料可以填充导电条20与较小组件之间的间隙，或者导电条 20与较小组件组合之间的间隙。
[0035] 导电条20的长度取决于许多不同的因素。例如，导电条20的长度可取决于芯片12 上相关联的触点和引线14之间的空间、在芯片12和/或引线14上的导电条20的所需的 重叠，或一些其他合适的因素。在一个示例性的实施例的执行中，导电条20可具有200 μ m 的长度，例如150 μ m和300 μ m之间。当然，在其他示例性的实施例中，根据封装件的设计， 导电条20可具有不同的长度。一个典型的实现包括多个导电条，它们可以是相同或不同的 长度。
[0036] 根据半导体芯片封装件10的功能，导电条20也可以具有许多不同的厚度。例如， 执行大量电流的功率装置通常比逻辑芯片具有更厚(和/或更宽）的引线。导电条20的示 例性的厚度包括大约25 μ m至大约700 μ m之间的厚度。在制造过程中，考虑到这些参数， 将模制材料16与芯片12和引线14对准。
[0037] 在此描述的例子中，导电条20是模制材料16的一部分且可代替芯片12和引线14 的触点之间的一条线接一条线的键合。因此，在本实施例中，芯片12和引线14是在密封过 程期间被电连接，而不是在单独的线键合步骤中被电连接。模制材料16的叠层模制层22 密封半导体芯片封装件10从而使得导电条20不移动。在这些例子中，不需要焊接或键合 材料来保护连接至芯片12或引线14的导电条。
[0038] 在其他实施例中，根据包含在导电条20中的导电材料的类型，线键合材料可被用 来保护导电互联。在这种情况下，线键合和模制在一个步骤中执行。
[0039] 叠层模制层22包括配置为流入半导体芯片封装件10内的组件之间的间隙的叠层 材料。例如，当加热时，叠层模制层22将填充芯片12与引线14之间、芯片12与稳定层18 之间、引线14与稳定层18之间、半导体芯片封装件10内其他芯片和引线之间的间隙，或它 们的一些组合。如此，具有叠层模制层22的模制材料16完全密封芯片12与引线14以形 成半导体芯片封装件10。
[0040] 在其他例子中，当模制材料16加压烧结至芯片12与引线14时，叠层材料可流入 半导体芯片封装件10内的组件之间的间隙。在一些例子中，模制材料16被加热到不超过 250摄氏度的温度。当然，也可以使用其他的温度。而且，模制过程可在所需压强下和/或 在真空环境下进行。
[0041] 当模制材料16是片状时，叠层模制层22可被连接到稳定层18,从而稳定层18位 于第二导电层24和叠层模制层22之间。或者，叠层模制层22可围绕模制材料16内的稳 定层18.
[0042] 叠层模制层22中的叠层材料可以是几种不同类型的材料。例如，叠层模制层22 可包含聚酯树脂、环氧树脂，或其他用于密封芯片12和引线14的合适的聚合物基材料。
[0043] 在此例中，第二导电层24经配置以提供射频屏蔽。第二导电层24还可提供热沉 淀。该第二导电层24可以是任何导电材料，例如铜、铝，或另一种类型的导电金属。
[0044] 尽管在所示的例子中显示模制材料16具有4层，但是其可以是更多或更少的层。 例如，在一个示例性实施例的一些实现中，第二导电层24是可选的。而且，根据特定的实 现，模制材料16可包括另外的层。
[0045] 此外，图1所示的层的配置不是为了限制示例性实施例可被实现的方式。在此例 中，稳定层18显示略微比第二导电层24厚。在一个示例性实施例的其他例子中，这些层可 更薄，更厚，或彼此基本上厚度相同。模制材料中层的厚度和长度的参数可由制造指南和偏 好来明确。
[0046] 图2示出了具有芯片12、芯片26和芯片28的半导体芯片封装件10。而且，除了 引线14,半导体芯片封装件10还包括引线30和引线32。
[0047] 在该描述的例子中，模制材料16被用来电连接并密封具有相应引线的每一个芯 片。具体来说，模制材料16包括将芯片26与引线30电连接的导电条34以及将芯片28和 引线32电连接的导电条36。叠层模制层22填充图1所描述的组件之间的空间。
[0048] 尽管在该例子中显示了三个芯片，但是其他数目的芯片和引线也可包含在半导体 芯片封装件10中。例如，可以呈现两个芯片、四个芯片、六个芯片，或一些其他数目的芯片。
[0049] 图3示出了使用导电条20和导电条34分别将芯片12连接到引线14并将芯片26 连接到引线30的半导体芯片封装件10。在该视图中，芯片12和芯片26也彼此通过导电条 38电连接。
[0050] 在此例中，使用载体40实现导电条20、导电条34和导电条38。载体40由具有良 好热传递性的非导电多孔金属组成。例如，载体40可由氧化铝或者其他合适材料组成。当 载体40由多孔金属组成时，载体40可用来为半导体芯片封装件10增加热传递性。
[0051] 如图所描述，使用具有叠层模制层22的模制材料16来密封半导体芯片封装件10。 叠层模制层22中的叠层材料也渗入载体40中的多孔金属中。因为导电条20、导电条34和 导电条38附着于载体40,在该特定例子中，模制材料16不由任何另外的导电条组成。
[0052] 图4示出了电连接到引线14的芯片12和芯片26。在此例中，导电条20将芯片 12连接到引线14。类似的，导电条34将芯片26连接到引线14。在其他例子中，可提供另 外的芯片和引线从而使得每一引线连接到两个芯片。当然，利用示例性实施例，可以实现芯 片与引线之间的其他组合和连接。
[0053] 图5示出了具有不同高度的芯片和引线的半导体芯片封装件10。基于芯片的复杂 度，芯片的高度可增加或减少。例如，更复杂的芯片可以比不是很复杂的芯片具有更高的高 度。
[0054] 在该示例中，芯片12的高度42比引线14的高度44更高。例如，芯片12的高度 42可以是200微米，而引线14的高度44可以是50微米。当然，可以提供芯片12和引线 14的其他高度。芯片12和引线14之间优选的高度差是大约100微米或更少。
[0055] 按照芯片12和引线14的这种配置，导电条20可以不按与图1-4描述的相同的方 式电连接芯片12和引线14。因此，导电条20被弯曲以补偿高度42和高度44之间的差别， 从而使得弯曲的导电条20以所需的方式电连接芯片12和引线14。同样地，导电条34和导 电条36被弯曲以提供芯片和引线之间所需的连接。在此例中，导电条应该被弯曲，从而使 得导电条和引线之间存在少于50微米的距离。
[0056] 导电条20、导电条34和导电条36的弯曲可发生在密封过程之前或密封过程期间。 而且，根据每一芯片与对应的引线之间的高度差，导电条20、导电条34和导电条36可被弯 曲相同或不同的距离。在一些情况下，图3的导电条38可能也需要弯曲以将芯片12连接 到芯片26。
[0057] 利用所述的实施例，模制材料16可密封各种不同类型的芯片和引线。导电条的弯 曲在保持简化的制造过程的同时允许不同尺寸和复杂度的芯片用于相同的装置。
[0058] 图6示出了包含散热片46的半导体芯片封装件10。在此例中，导电条20连接到 散热片46。散热片46的使用对于消散由芯片12产生的热量是所需的。
[0059] 如图所描述，除了芯片12、引线14以及导电条20,模制材料16还密封散热片46。 在密封之前，导电条20和散热片46附着于芯片12和引线14。因此，在该示例性例子中，模 制材料16不包括单独的导电条。在另一例子中，散热片可以位于叠层模制层22上面。
[0060] 图7示出了还包含散热片48和散热片50的半导体芯片封装件10。如该图所示， 散热片48连接到导电条34而散热片50连接到导电条36。散热片48和散热片50分别耗 散由芯片26和芯片28产生的热量。因此，散热片46、散热片48和散热片50可降低芯片 12、芯片26和芯片28热损坏的风险。此外，散热片46、散热片48和散热片50可降低半导 体芯片封装件10内的或连接到半导体芯片封装件10的其他组件热损坏的风险。
[0061] 图8A和8B示意性的阐述形成图5所示的半导体芯片封装件10的方法。图8A和 8B所示的过程并不旨在限制步骤顺序或该方法可被执行的方式。
[0062] 尤其是，图8A提供了具有芯片12、芯片26和芯片28接合到载体52的载体52。在 该例子中，载体52是具有引线框54上形成引线14、引线30和引线32的引线框54。
[0063] 如图所描述，模制材料16是片状的。因此，在制造半导体芯片封装件10的期间， 模制材料16可以很容易的放在引线框54的顶部。叠层模制层22位于导电条与稳定层18 之间。叠层模制层22也可围绕稳定层18。
[0064] 在此例中，模制材料16与引线框54对准，使得导电条20、导电条34和导电条36 对应所期望的芯片和所期望的引线。或者，芯片12、芯片26和芯片28接合到引线框54,使 得芯片和对应的引线之间呈现预定的距离。该预定的距离的值可以取决于将芯片连接到引 线的导电条的长度。例如，芯片12、芯片26和芯片28可以以25 μ m (3sigma)的定位精度 低温黏晶至引线框54。图13A-13C示出了载体52的平面图，下面会详细的描述。
[0065] 然后，模制材料16附着于引线框54以形成半导体芯片封装件10。模制材料16可 以各种不同的方式附着于引线框54。例如，模制材料16可使用加压烧结工艺、压力层压工 艺以及其他方法附着于引线框54。
[0066] 尤其是，可使用许多不同类型的互联技术将组件连接到另一个。例如，使用例如 铜-铜（Cu-Cu)互联、可焊接正面和铜条，共晶正面和铜条以及其他技术的方法，将芯片连 接到导电条。使用铜条到引线共晶工艺(例如，铜上镀锡)，铜条到铜引线，铜条到具有镀 uPPF的引线以及其他技术，导电条可被连接到引线。
[0067] 如果芯片的高度大于引线的高度(反之亦然)，导电条在密封前或密封期间被弯 曲。例如，为了将芯片电连接到引线，这些导电条可被弯曲在引线的50微米内。
[0068] 图8B示出了密封期间的半导体芯片封装件10。叠层模制层22的叠层材料流入芯 片和引线内的间隙。
[0069] 导电条20可被弯曲以补偿芯片12和引线14之间的高度差。稳定层18被用作密 封过程期间中的厚度控制。
[0070] 这样，利用模制材料16,半导体芯片封装件10可在相同的步骤中被接合和密封。 因此，可从制造过程中去除一些步骤并可实现成本节省。
[0071] 在图8C中，半导体芯片封装件10已经从图8B所示的其他芯片封装件中切割出 来。在该视图中，芯片12也通过导电条21连接到引线15。引线14和引线15都分别经由 引线53和引线55电连接到引线框54。芯片12安装在裸片垫51上。因此，经由引线框54 的引线53和引线55,可使半导体芯片封装件10电接触。在示例性的实施例中，引线53和 引线55从密封面延伸。在其他实施例中，其他的配置也是可能的。
[0072] 图9A-9C概要地描述了用于形成半导体芯片封装件10的另一种方法。在图9A中， 芯片12、芯片26和芯片28附着于载体40上。在此例中，载体40可以是硅、玻璃载体，或其 他类型的材料。
[0073] 接下来，在图9B中，模制材料16与具有芯片12、芯片26、芯片28、引线14、引线30 和引线32的载体40对准。在该示例性例子中，芯片12、芯片26、芯片28、引线14、引线30 和引线32具有同一的厚度。因此，导电条20、导电条34和导电条36不需要弯曲以将芯片 12、芯片26和芯片28分别电连接到引线14、引线30和引线32。而且，叠层模制层12中 的叠层材料不在导电条与引线之间流动。在各种实施例中，该步骤可在大约150°C和大约 250 °C之间的温度执行。
[0074] 在图9C中，模制材料16加压烧结至载体40以一次性地密封组件并将芯片12、芯 片26和芯片28分别电连接到引线14、引线30和引线32。在各种实施例中，该步骤可在大 约150°C和大约250°C之间的温度以及大约0. 3MPa和大约10. OMPa之间的压强下执行。
[0075] 最后，图9D示出了通过拆卸和锯割与载体40分离的半导体芯片封装件10。类似 于在图8A和8B中描述的过程，没有提供单独的线键合步骤。因此，使用所描述的实施例形 成半导体芯片封装件10比使用当前可用的封装方法发生的更快更有效率。
[0076] 图10A-10E概要性地描述了用于形成如图7所示的半导体芯片封装件10的方法。 在图10A中，芯片12、芯片26和芯片28通过低温黏晶接合到载体40。
[0077] 在图10B中，牺牲材料，如抗蚀剂涂层56,被添加到芯片和引线。抗蚀剂涂层在随 后的加工期间保护芯片和引线。在另外的实施例中，可以省去抗蚀剂涂层56。
[0078] 在图10C中，具有抗蚀剂涂层58的导电条20、导电条34和导电条36与芯片12、 芯片26、芯片28以及每一芯片对应的引线对准。同样地，具有抗蚀剂涂层60的散热片46、 散热片48和散热片50与芯片和引线对准。
[0079] 接下来，在图10D中，具有抗蚀剂涂层58的导电条20、导电条34和导电条36与具 有抗蚀剂涂层60的散热片46、散热片48和散热片50附着于芯片和引线。该附着可通过 用于导电条和散热片的批晶元烧结而产生。批晶元烧结可被用来获得用于模制的一致的厚 度。
[0080] 图10E示出了发生蚀刻和抗蚀剂去除后的装置。如该示例所示，抗蚀剂涂层56、抗 蚀剂涂层58和抗蚀剂涂层60已经被去除。该装置现在做好了使用标准的模制密封过程进 行密封的准备。在该过程中，模制材料16不包含另外的导电条或其他线键合材料。而且， 在一些实施例中，稳定层18也可从模制材料16中省去。
[0081] 图11A和11B概要性地描述了用于形成半导体芯片封装件10的另一方法。在图 11A中，使用附着到载体40的导电条20、导电条34和导电条36来完成人工晶元堆叠。通 过加压烧结以形成与载体40的连接。
[0082] 接下来，在图11B中，模制材料16密封导电条、芯片和引线。在此例中，模制材料 16不包含另外的导电条。然后，该装置能被锯开以形成具有所需数目的芯片和引线的半导 体芯片封装件10。
[0083] 图12A和12B示出了用于形成半导体芯片封装件10的另一方法。在该示例中所 示的过程被用来形成在图3中详细描述的半导体芯片封装件10。尤其是，该过程可与多芯 片应用一起使用。
[0084] 在图12A中，导线14和导线30已经在载体52上形成。芯片12和芯片26也已经 附着于载体52。而且，导电条20、导电条34和导电条38已经在载体40上形成。在该不例 性例子中，载体52和载体40通过高精度叠加过程烧结在一起。
[0085] 接下来，在图12B中，载体52已经被卸下而模制材料16已经被添加以密封该装 置。然后，该装置以所需的方式被锯开以形成图3中的半导体芯片封装件10。
[0086] 图13A和13B示出了用于形成半导体芯片封装件10的方法的平面图。尤其是，图 13A示出了载体52,其上形成多条引线64。在此例中，多条引线64包括用于三个半导体装 置的引线。但是，根据特定的实现，这一过程可被实施以同时形成另外的半导体封装件。例 如，使用一个示例性的实施例，成千上万的半导体芯片封装件可同时被键合和密封。
[0087] 在图13B中，芯片已经被附着于载体52。例如，芯片12和芯片26已经被附着于载 体52上的区域66。区域66表示图3的半导体芯片封装件10形成的区域。类似的，其他芯 片已经被附着于载体52以开始形成其他的半导体芯片封装件。
[0088] 如图所描述，导电条20、导电条34和导电条38已经在载体40上的区域68中形 成。多个另外的导电条70也已经在载体40上形成。载体40上的区域68与载体52上的 区域66 -致。接下来，载体52和载体40烧结在一起、密封和锯开从而可形成多个半导体 芯片封装件。
[0089] 这样，图3所述的半导体芯片封装件10与许多其他半导体芯片封装件可基本上同 时形成。而且，多个半导体芯片封装件的形成消除了一条线接一条线以及一接线柱接一接 线柱的过程，而这一过程曾经被执行以将芯片与引线电连接。
[0090] 所以，本发明提供一种用于以更有效率更低成本的方式形成半导体芯片封装件的 方法和装置。通过使用示例性实施方式，线键合过程和密封过程基本上同时发生。各实施 例使用包含键合组件的新颖的模制材料以在一个步骤中将半导体芯片与许多引线电连接 以及密封半
[0091] 导体芯片封装件，从而增加封装过程的效率。而且，各实施例避免了需要一条线接 一条线键合的步骤而允许对整个引线框、面板或晶元进行一次性的线键合。因此，本发明的 各种实施例显著地增加了半导体芯片封装件的产量。
[0092] 虽然已经参考示例性的实施例说明了本发明，但是不应从限制意义上来解释本说 明书。本领域技术人员在参考说明书的情况下，不难看出对示例性实施例的各种修改和组 合，以及本发明的其他实施例。例如，图1-13中描述的实施例可在各种实施例中相互组合。 因此附录的权利要求书意图包含任何这样的修改或实施例。
【权利要求】
1. 一种半导体装置，其包括： 芯片，其包含接触面； 引线；以及 密封剂，其包括稳定层、连接到所述稳定层的叠层模制层，以及连接到所述叠层模制层 的导电条，其中所述导电条将所述芯片的所述接触面电连接到所述引线。
2. 如权利要求1所述的半导体装置，其中，所述叠层模制层围绕所述稳定层。
3. 如权利要求1所述的半导体装置，进一步包括： 多个另外的芯片，每一个所述另外的芯片均具有接触面； 多条另外的引线；以及 多个另外的导电条，其将每一个另外的引线分别耦合到所述接触面中的一个。
4. 如权利要求3所述的半导体装置，其中，所述多个另外的芯片中的第一芯片经过第 二导电条电连接到所述多个另外的芯片中的第二芯片。
5. 如权利要求1所述的半导体装置，其中，所述稳定层包括玻璃纤维。
6. 如权利要求1所述的半导体装置，其中，所述导电条包括铜条。
7. -种用于封装半导体装置的方法，所述方法包括： 将芯片附着于引线框； 在所述引线框和所述芯片上放置模制材料，其中所述模制材料包括稳定层、连接到所 述稳定层的叠层模制层，以及连接到所述叠层模制层的多个导电条，从而使得每个导电条 分别与所述芯片上的接触面对准；以及 通过将所述模制材料附着于所述引线框和所述芯片来密封所述芯片和所述引线框，从 而使得所述导电条将所述芯片电连接到所述引线框的引线。
8. 如权利要求7所述的方法，其中，另外的芯片被附着于所述引线框，且其中所述密封 的步骤进一步包括密封所述另外的芯片。
9. 如权利要求8所述的方法，其中，所述芯片和所述另外的芯片通过所述多个导电条 中的导电条彼此电连接。
10. 如权利要求7所述的方法，进一步包括弯曲所述导电条的一部分。
11. 如权利要求10所述的方法，其中所述弯曲发生在所述密封步骤中。
12. 如权利要求7所述的方法，其中，所述稳定层包括玻璃纤维。
13. 如权利要求7所述的方法，其中，所述导电条包括铜。
14. 如权利要求7所述的方法，其中，所述密封的步骤包括加压烧结所述叠层模制层。
15. 如权利要求7所述的方法，其中，所述模制材料包括连接到所述稳定层的导电层， 从而使得所述稳定层位于所述导电层与所述叠层模制层之间。
16. 如权利要求7所述的方法，其中，所述叠层模制层围绕所述稳定层。
17. -种用于封装半导体装置的方法，所述方法包括： 提供具有多个导电条附着于其上的载体； 将所述导电条附着于芯片的接触面和引线之间； 去除所述载体；以及 利用模制材料密封所述芯片和所述导电条以形成半导体芯片封装件。
18. 如权利要求17所述的方法，其中，附着所述导电条的步骤包括使用加压烧结的过 程。
19. 如权利要求17所述的方法，其中，所述载体包括多孔金属。
20. 如权利要求17所述的方法，进一步包括： 提供包括所述芯片和所述引线的芯片载体； 在附着所述导电条之前，将牺牲涂层涂覆于所述载体上的所述芯片和所述引线上；以 及 在附着所述导电条之后，去除所述牺牲涂层。
21. -种用于封装半导体装置的方法，所述方法包括： 在芯片载体上形成多条引线； 在所述芯片载体上放置多个芯片； 将条载体与所述芯片载体对准，从而使得所述条载体的导电条经对准以将所述芯片的 接触区域分别与所述多条引线中的引线电连接； 将所述条载体应用于所述芯片载体，从而使得所述条载体涂层材料密封所述芯片，并 且使得所述导电条将所述芯片的所述接触区域分别与所述多条引线中的引线电连接；以及 去除所述芯片载体以便暴露每条所述引线的一部分。
22. 如权利要求21所述的方法，进一步包括切割所述密封芯片。
23. 如权利要求21所述的方法，其中在所述芯片载体上放置所述芯片的步骤包括通过 低温黏晶将所述芯片附着于所述芯片载体。
24. -种模制材料，其包括： 稳定层； 连接到所述稳定层的叠层模制层，以及 连接到所述叠层模制层的导电膜层，其中所述导电膜层被形成为数条导电条。
25. 如权利要求24所述的模制材料，进一步包括连接到所述稳定层的第二导电膜层， 从而使得所述稳定层位于所述第二导电膜层与所述叠层模制层之间或被所述叠层模制层 围绕； 其中所述导电膜层包括铜而所述稳定层包括玻璃纤维；以及 其中所述稳定层被所述叠层模制层围绕。
【文档编号】H01L23/498GK104112733SQ201410153180
【公开日】2014年10月22日 申请日期:2014年4月16日 优先权日:2013年4月19日
【发明者】K·C·吴, M·T·翁 申请人:英飞凌科技股份有限公司