一种超势垒整流器器件结构的利记博彩app
【专利摘要】本发明提供一种超势垒整流器器件结构，所述超势垒整流器器件结构采用沟槽型MOS结构作为场终止结构，所述沟槽型MOS结构包括沟槽、结合于所述沟槽表面的介质层、以及填充于沟槽内的多晶硅层。本发明通过在原有的超势垒整流器器件结构中增加沟槽型MOS结构作为场终止结构，可以进一步增加器件的反向击穿电压，降低反向漏电流，本发明可以满足更高的器件使用场合要求，而且结构简单，适用于各种电子设备的整流应用领域。
【专利说明】一种超势垒整流器器件结构
【技术领域】
[0001]本发明属于半导体器件结构领域，特别是涉及一种超势垒整流器器件结构。
【背景技术】
[0002]2006 年 10 月，V.Rodov 等人发表了 一 篇名为 “Super Barrier Rectifier-ANew Generation of Power Diode”的文章,文章中首次提到超级势鱼整流器(SBR:SuperBarrier Rectifier)并对其原理、结构、工艺以及性能做出详细说明。如今国内外一些公司在其基础上成功地开发出一系列产品，电压从几十伏到几百伏，电流从几安培到几十安培等。由于SBR具有效率高和可靠性好等优点而被广泛用于车载电子，电脑适配器等领域。具体来讲，其效率高主要取决于正向导通压降低、开关速度快、关断漏电少以及反向恢复时间短诸因素；可靠性好主要取决于抗冲击强，SBR由PN结来释放冲击能量，而传统的肖特基二极管只能靠肖特基势垒来释放能量。就其工艺而言，超级势垒整流器类似于现有成熟的VDMOS工艺；就其结构而言也和VDMOS类似，区别只在于栅(gate)源(source)连接方法，VDMOS栅源是分离的而SBR把栅源短接称为阳极(anode);就其原理而言，由于栅源短接而引起了一种特殊效应，也就是栅源同时加正电压时，VDMOS中称为沟道的区域会反型，这样便降低了沟道与金属间的势垒高度，从而降低正向压降，超级势垒也由此得名。
[0003]现有的一种超级势垒整流器的器件结构如图1所示，其基本包括:第一导电类型衬底101以及下电极102 ;结合于所述第一导电类型衬底表面的第一导电类型外延层103 ；结合于所述第一导电类型外延层表面的栅介质层104 ;结合于所述栅介质层表面的电极材料105 ;以及上电极106 ；
[0004]所述第一导电类型外延层表层形成有若干个间隔排列的第二导电类型掺杂区107以及形成于各所述第二导电类型体区内的第一导电类型掺杂区108 ;所述第二导电类型掺杂区及第一导电类型掺杂区通过接触孔与所述上电极106相连。这种器件结构具有正向压降低的特点，然而，其如反向击穿电压、反向漏电流等的反向特性较差。
[0005]现有的另一种超势垒整流器器件结构如图2所示，其基本结构如第一种超势垒整流器器件结构。另外，为了改善反向击穿电压，其在超势垒整流器器件结构外围增加了场终止结构，该场终止结构由第二导电类型离子重掺杂区域109形成，并且，所述第二导电类型离子重掺杂区域109与所述上电极106相连。这种结构虽然可以初步改善器件的反向击穿电压及反向漏电流等特性，然而，在实际的应用中，这样的结构往往也不能完全符合使用的要求。
[0006]因此，本发明提供一种可以进一步改善超势垒整流器器件结构的反向击穿电压及反向漏电流等反向特性的新型的器件结构，以适应更高的使用要求。
【发明内容】
[0007]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种超势垒整流器器件结构，用于解决现有技术中超势垒整流器器件结构由于反向特性较差而不能满足使用要求的问题。
[0008]为实现上述目的及其他相关目的，本发明提供一种超势垒整流器器件结构，所述超势垒整流器器件结构采用沟槽型MOS结构作为场终止结构，所述沟槽型MOS结构包括沟槽、结合于所述沟槽表面的介质层、以及填充于沟槽内的多晶硅层。
[0009]作为本发明的超势垒整流器器件结构的一种优选方案，所述沟槽为U型沟槽，所述介质层为二氧化硅层，所述电极材料为多晶硅。
[0010]作为本发明的超势垒整流器器件结构的一种优选方案，所述超势垒整流器器件结构包括:
[0011]第一导电类型衬底；结合于所述第一导电类型衬底表面的第一导电类型外延层；结合于所述第一导电类型外延层表面的栅介质层；结合于所述栅介质层表面的电极材料；以及上电极；
[0012]所述第一导电类型外延层表层形成有若干个间隔排列的第二导电类型掺杂区以及形成于各所述第二导电类型体区内的第一导电类型掺杂区；所述第二导电类型掺杂区及第一导电类型掺杂区通过接触孔与所述上电极相连；
[0013]所述若干个间隔排列的第二导电类型掺杂区外侧的第一导电类型外延层中形成有沟槽型MOS结构，所述沟槽型MOS结构包括沟槽、结合于所述沟槽表面的介质层以及填充于沟槽内的多晶硅层，所述多晶硅层与所述上电极相连。
[0014]作为本发明的超势垒整流器器件结构的一种优选方案，所述槽型MOS结构的深度大于所述第二导电类型掺杂区的深度。
[0015]作为本发明的超势垒整流器器件结构的一种优选方案，所述第二导电类型掺杂区及第一导电类型掺杂区的数量至少为3个。
[0016]作为本发明的超势垒整流器器件结构的一种优选方案，还包括结合于所述第一导电类型衬底背面的下电极。
[0017]作为本发明的超势垒整流器器件结构的一种优选方案，所述第一导电类型为N型，所述第二导电类型为P型。
[0018]作为本发明的超势垒整流器器件结构的一种优选方案，所述第一导电类型衬底为N+型衬底，所述第一导电类型外延层为N-型外延层，所述第二导电类型掺杂区为P型掺杂区，所述第一导电类型掺杂区为N+型掺杂区。
[0019]作为本发明的超势垒整流器器件结构的一种优选方案，所述第一导电类型衬底及第一导电类型外延层的材料为硅。
[0020]如上所述，本发明提供一种超势垒整流器器件结构，所述超势垒整流器器件结构采用沟槽型MOS结构作为场终止结构，所述沟槽型MOS结构包括沟槽、结合于所述沟槽表面的介质层、以及填充于沟槽内的多晶硅层。本发明通过在原有的超势垒整流器器件结构中增加沟槽型MOS结构作为场终止结构，可以进一步增加器件的反向击穿电压，降低反向漏电流，本发明可以满足更高的器件使用场合要求，而且结构简单，适用于各种电子设备的整流应用领域。
【专利附图】
【附图说明】
[0021]图1显示为现有技术中的一种超势垒整流器器件结构的结构示意图。[0022]图2显示为现有技术中的另一种超势垒整流器器件结构的结构示意图。
[0023]图3显示为本发明的一种超势垒整流器器件结构的结构示意图。
[0024]元件标号说明
[0025]101 第一导电类型衬底
[0026]102 下电极
[0027]103 第一导电类型外延层
[0028]104 栅介质层
[0029]105 电极材料
[0030]106 上电极
[0031]107 第二导电类型掺杂区
[0032]108 第一导电类型掺杂区
[0033]20 沟槽型MOS结构
[0034]201 介质层
[0035]202 多晶硅层
【具体实施方式】
[0036]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0037]请参阅图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0038]如图3所示，本实施例提供一种超势垒整流器器件结构，所述超势垒整流器器件结构采用沟槽型MOS结构20作为场终止结构，所述沟槽型MOS结构20包括沟槽、结合于所述沟槽表面的介质层201、以及填充于沟槽内的多晶硅层202。
[0039]作为示例，所述沟槽为U型沟槽。当然，所述沟槽的形状也可以是如矩形、倒梯形等，且并不限定于此处所列举的几种。其可以通过半导体刻蚀工艺形成。
[0040]作为实例，所述介质层201为二氧化硅层，其可以通过化学沉积工艺或热氧化工艺形成于沟槽的表面。
[0041]另外，需要说明的是，所述沟槽型MOS结构20可以形成于超势垒整流器器件结构两侧或完全环绕于所述超势垒整流器器件结构。
[0042]如图3所示，作为示例，所述超势垒整流器器件结构包括:
[0043]第一导电类型衬底101 ;结合于所述第一导电类型衬底101表面的第一导电类型外延层103 ;结合于所述第一导电类型外延层103表面的栅介质层104 ;结合于所述栅介质层104表面的电极材料105 ;以及上电极106 ；
[0044]所述第一导电类型外延层103表层形成有若干个间隔排列的第二导电类型掺杂区107以及形成于各所述第二导电类型体区内的第一导电类型掺杂区108 ;所述第二导电类型掺杂区107及第一导电类型掺杂区108通过接触孔与所述上电极106相连；
[0045]所述若干个间隔排列的第二导电类型掺杂区107外侧的第一导电类型外延层103中形成有沟槽型MOS结构20，所述沟槽型MOS结构20包括沟槽、结合于所述沟槽表面的介质层201以及填充于沟槽内的多晶硅层202，所述多晶硅层202与所述上电极106相连。
[0046]作为示例，所述第一导电类型衬底101及第一导电类型外延层103的材料为硅。当然，在其他的实施例中，所述第一导电类型衬底101及第一导电类型外延层103的材料可以为如锗硅、碳化硅等材料，且并不限于此处所列举的几种。所述栅介质层104的材料为二氧化娃，可以通过热氧化法等方法制备。所述栅介质层104的厚度为IOOnm?2000nm,在本实施例中，所述栅介质层104的厚度为200nm。当然，此处所列举的仅为一种优选的范围，在其他的实施例中，其厚度可以依据实际需求确定。所述电极材料105为多晶硅，可以通过常规的外延方法及常规的刻蚀工艺形成。
[0047]为了保证所述槽型MOS结构的效果，作为示例，所述槽型MOS结构的深度大于所述第二导电类型掺杂区107的深度。在本实施例中，为了进一步增强所述槽型MOS结构的效果，所述槽型MOS结构的深度为所述第二导电类型掺杂区107的深度两倍以上，或所述槽型MOS结构的深度可以接近或等于所述第一导电类型外延层103的厚度。
[0048]作为示例，所述第二导电类型掺杂区107及第一导电类型掺杂区108的数量至少为3个。在本实施例中，所述第二导电类型掺杂区107及第一导电类型掺杂区108的数量为3个。当然，在其他的实施例中，所述第二导电类型掺杂区107及第一导电类型掺杂区108的数量可以依据实际需求进行确定，并不限于此处所列举的一种。
[0049]作为示例，所述超势垒整流器器件结构还包括结合于所述第一导电类型衬底101背面的下电极102，所述上电极106及下电极102的材料可以为CiuAl等，且并不限于此处所列举的几种。
[0050]作为示例，所述第一导电类型为N型，所述第二导电类型为P型。进一步地，所述第一导电类型衬底101为N+型衬底,所述第一导电类型外延层103为N-型外延层,所述第二导电类型掺杂区107为P型掺杂区，所述第一导电类型掺杂区108为N+型掺杂区。在本实施例中，所述N型的掺杂离子为P等，所述P型的掺杂离子为硼B或二氟化硼BF2等。当然，在其他的实施例中，所述第一导电类型可以为P型，所述第二导电类型可以为N型，可以依据实际需求进行改变，以满足不同的使用场合。
[0051]如上所述，本发明提供一种超势垒整流器器件结构，所述超势垒整流器器件结构采用沟槽型MOS结构20作为场终止结构，所述沟槽型MOS结构20包括沟槽、结合于所述沟槽表面的介质层201、以及填充于沟槽内的多晶硅层202。本发明通过在原有的超势垒整流器器件结构中增加沟槽型MOS结构20作为场终止结构，可以进一步增加器件的反向击穿电压，降低反向漏电流，本发明可以满足更高的器件使用场合要求，而且结构简单，适用于各种电子设备或其它的半导体设备的整流应用领域。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0052]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属【技术领域】中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
【权利要求】
1.一种超势垒整流器器件结构，其特征在于，所述超势垒整流器器件结构采用沟槽型MOS结构作为场终止结构，所述沟槽型MOS结构包括沟槽、结合于所述沟槽表面的介质层、以及填充于沟槽内的多晶硅层。
2.根据权利要求1所述的超势垒整流器器件结构，其特征在于:所述沟槽为U型沟槽，所述介质层为二氧化硅层。
3.根据权利要求1所述的超势垒整流器器件结构，其特征在于:所述超势垒整流器器件结构包括: 第一导电类型衬底；结合于所述第一导电类型衬底表面的第一导电类型外延层；结合于所述第一导电类型外延层表面的栅介质层；结合于所述栅介质层表面的电极材料；以及上电极； 所述第一导电类型外延层表层形成有若干个间隔排列的第二导电类型掺杂区以及形成于各所述第二导电类型体区内的第一导电类型掺杂区；所述第二导电类型掺杂区及第一导电类型掺杂区通过接触孔与所述上电极相连； 所述若干个间隔排列的第二导电类型掺杂区外侧的第一导电类型外延层中形成有沟槽型MOS结构，所述沟槽型MOS结构包括沟槽、结合于所述沟槽表面的介质层以及填充于沟槽内的多晶硅层，所述多晶硅层与所述上电极相连。
4.根据权利要求3所述的超势垒整流器器件结构，其特征在于:所述槽型MOS结构的深度大于所述第二导电类型掺杂区的深度。
5.根据权利要求3所述的超势垒整流器器件结构，其特征在于:所述第二导电类型掺杂区及第一导电类型掺杂区的数量至少为3个。
6.根据权利要求3所述的超势垒整流器器件结构，其特征在于:还包括结合于所述第一导电类型衬底背面的下电极。
7.根据权利要求3所述的超势垒整流器器件结构，其特征在于:所述第一导电类型为N型，所述第二导电类型为P型。
8.根据权利要求7所述的超势垒整流器器件结构，其特征在于:所述第一导电类型衬底为N+型衬底，所述第一导电类型外延层为N-型外延层，所述第二导电类型掺杂区为P型掺杂区，所述第一导电类型掺杂区为N+型掺杂区。
9.根据权利要求3所述 的超势垒整流器器件结构，其特征在于:所述第一导电类型衬底及第一导电类型外延层的材料为娃。
【文档编号】H01L29/06GK103904106SQ201410145434
【公开日】2014年7月2日 申请日期:2014年4月11日 优先权日:2014年4月11日
【发明者】沈健 申请人:中航（重庆）微电子有限公司