一种带有深n阱的np型cmos雪崩光电二极管的利记博彩app
【专利摘要】本发明公开了一种带有深N阱的NP型CMOS雪崩光电二极管，包括P型衬底、设置于P型衬底上的N阱层及雪崩区，所述雪崩区设置于所述P型衬底和N阱之间构成PN结，在P型衬底和雪崩区之间还设置有光吸收层，所述光吸收层为设置于P型衬底层上的深N阱，所述深N阱的掺杂浓度大于P型衬底层的掺杂浓度；本发明提高了雪崩光电二极管器件的速率、频率响应和带宽。
【专利说明】—种带有深N阱的NP型CMOS雪崩光电二极管
【技术领域】
[0001]本发明涉及光电探测【技术领域】，涉及到光电器件的结构，尤其涉及到一种深N阱的NP型CMOS雪崩光电二极管。
【背景技术】
[0002]雪崩光电二极管又称APD (avalanche photodiode),它的工作原理是通过光电效应产生的光生载流子(空穴电子对)，在高电场区(PN结上的反向电压)运动时被迅速加速，运动过程中可能发生一次或多次碰撞，通过碰撞电离效应产生二次、三次新的空穴电子对，产生雪崩倍增效应，使载流子数量迅速增加，从而形成比较大的光信号电流。在低光强高灵敏和高速度的应用方面，APD器件是非常具有吸引力的，例如长距离光通信和光学测距都会应用到Aro。
[0003]制作APD主要有两种工艺，一是传统的制造工艺，二是CMOS兼容工艺。对于传统的分立型APD器件，它的尺寸比较大，工艺不通用，集成性不高，器件的一致性不好，应用的时候需要相应的外围电路，这些因素都限制了分立型Aro器件的发展。由于CMOS工艺具有低成本、低能耗、低噪声、高带宽、可再生以及高的集成性等特点，所以现在APD的主要制造工艺采用CMOS工艺。它可以提供性价比高、大容量而且可集成到单芯片上的光探测器和电子电路，这些都十分有利于实现高性能、低价的光学连接器产品。然而CMOS工艺也有其固有的缺陷。在标准硅CMOS工艺中，光探测器的性能主要由被加上反偏的电压的PN结来决定。加上反偏电压的PN结会形成耗尽区，但是在CMOS工艺下的耗尽区很窄，这会导致光探测器的性能下降。具体来说，在耗尽区光生空穴电子对被电场分开，这是漂移电流产生的原因，但是在衬底上产生的载流子扩散速度很慢，这会严重影响器件的响应速度。如果耗尽区足够宽，那么衬底上产生的载流子的运动速度将会加快从而提高器件的响应速度。为了解决该问题，人们做了各种改进措施，例如增加一层低掺杂层，但是这些方法的效果都不明显，且器件的工艺都会变得复杂。
[0004]对于CMOS APD器件来说，它主要有两种结构:一种是PN型，另一种是NP型。PN型APD是在P型衬底上制作N阱，然后在N阱里制作P型重掺杂区，由N阱和P+构成PN结，形成雪崩区。NP型的APD是在P型衬底上注入N阱，由P型衬底和N阱构成PN结，形成雪崩区。对于PN型的APD，它的频率响应和带宽都比较好，但是由于其耗尽宽度窄，使得它在低电场时响应率很低。对于NP型APD，它的PN结由N阱和P衬底构成，入射光在衬底上被吸收，由于衬底上的电压一般很低甚至为零，所以光生载流子主要是通过扩散运动移动到雪崩区参与倍增。但是由于扩散运动速度很慢，导致NP型APD器件的速率、响应频率以及带宽都很低。总体来说，尽管NP型APD的带宽很窄，它还是被应用于高敏的探测器上，这主要是因为它的耗尽区宽度相比其他类型的APD要宽，这使得它在低电场强度时有固有的响应率。
【发明内容】
[0005]针对以上现有技术中的不足，本发明的目的在于提供一种提高了器件的速率、响应频率和带宽的带有深N阱的NP型CMOS雪崩光电二极管，本发明的技术方案如下:一种带有深N阱的NP型CMOS雪崩光电二极管，包括P型衬底、设置于P型衬底上的N阱层及雪崩区，所述雪崩区设置于所述P型衬底和N阱层之间构成PN结，在P型衬底和雪崩区之间还设置有光吸收层，所述光吸收层为设置于P型衬底层上的深N阱，所述深N阱的掺杂浓度大于P型衬底的掺杂浓度；
[0006]所述P型衬底上还设置有电极VK、Vdnw和P衬底电极，其中电极VR与所述雪崩区的PN结相连接并提供反向雪崩击穿电压，所述Vdnw偏置电极与光吸收层的深N阱相连接并提供偏置电压，其中在P衬底电极上还设置有P+接触面和N+接触面。
[0007]进一步的,所述P+接触面和N+接触面之间还设置有浅槽隔尚STI。
[0008]进一步的，所述光吸收层的深N阱由磷掺杂的Si材料构成，所述雪崩区由PN结构成，P型半导体由Si材料构成，N型半导体由磷掺杂的Si材料构成；所述P+接触面由重P掺杂的Si材料构成，和N+接触面由重N掺杂的Si材料构成，所述浅槽隔离STI由S102材料构成、所述P衬底电极由Al材料构成。
[0009]本发明的优点及有益效果如下:
[0010]本新型NP型CMOS Aro光电器件在衬底上加上深N讲，并给深阱单独偏压。由于N阱掺杂浓度比衬底大，从而能够提供更多载流子，提高扩散速度；N阱的偏压能够驱动载流子移动，使其运动速度加快。达到提高器件速率、频率响应和带宽的目的。
[0011]2.在衬底上加上深N阱后，由于N阱掺杂浓度比衬底大，当入射光进入器件在吸收区被吸收时，能产生更多空穴电子对，这使得载流子的浓度差增大，从而使载流子的扩散速度更快，提高了器件的速率。由于N阱掺杂浓度高，也使得器件的响应速度提高。
[0012]3.NP型APD中PN结反偏，所以是电子参与倍增，给N阱加上独立偏压以后，该偏压能起到分离光生载流子的作用:驱动电子进入雪崩区，并且隔离空穴。从而大大提高了器件的速率、响应频率和带宽。
[0013]4.N阱的厚度、深度和浓度是可调的。可以通过工艺调整N阱的厚度、深度和浓度，从而得到不同器件速率、频率响应和带宽。
【专利附图】
【附图说明】
[0014]图1是常规NP型CMOS APD结构图；
[0015]图2常规NP型CMOS APD的浓度分布图和电场分布图；
[0016]图3新型NP型CMOS APD结构图；
[0017]图4常规NP型CMOS APD频率响应图；
[0018]图5新型NP型CMOS APD频率响应图。
【具体实施方式】
[0019]下面结合附图给出一个非限定性的实施例对本发明作进一步的阐述。
[0020]需要注意的是，图一和图三仅仅表示CMOS APD的示意性简化图，因此这两图并不是按比例绘制的。
[0021 ] 如图一所示为常规NP型CMOS APD光电器件的结构图。常规的NP型CMOS APD包括衬底11 (典型地，由Si材料制成)、雪崩区12 (典型地，由PN结构成，P型半导体由硼掺杂的Si材料构成，N型半导体由磷掺杂的Si材料构成)、P型接触13 (典型地，由重P掺杂的Si材料构成)、N型接触14 (典型地，由重N掺杂的Si材料构成)、STI15 (又称浅槽隔离，典型地，由S102材料构成)、电极16 (典型地，由Al材料构成)。应注意，上述材料仅仅是以示例的方式提供的，本领域技术人员应理解，其他材料也可以用在常规NP型CMOS APD的构造中O
[0022]从图一中可以看出，在该结构中PN结由衬底和N阱构成，雪崩区12位于PN结区，光吸收区11位于雪崩区12下方的衬底上。图二所示为常规NP型CM0SAPD的浓度分布图和电场分布图，从图中可以清楚的看出该器件的掺杂浓度分布和电场分布，深度为3.2um附近掺杂浓度发生剧烈变化，同时电场在该区域也发生剧烈变化，说明该区域正是常规NP型APD的雪崩区12。该类型APD光电器件的工作原理是入射光射入器件在光吸收区11被吸收产生光生载流子，光生载流子通过扩散运动和漂移运动移动到雪崩区12参与倍增，通过图一可以看出在NP型CMOS APD中是电子参与倍增的。P型接触13和N型接触14可以和金属电极16相接触从而施加偏置电压在器件上，提供所需要的电场。因为P型接触和N型接触是重掺杂的，所以在与金属接触时不会形成肖特基二极管。STI15又称浅槽隔离，主要作用是隔离器件，使邻近的器件不会相互产生影响。
[0023]如图三所示为新型NP型CMOS APD光电器件的结构图。新型的NP型CMOS APD包括衬底21 (典型地，由SI材料构成，本实例中衬底的掺杂浓度为1015cm_3)、光吸收区22 (深N讲，典型地，由磷掺杂的SI材料成，本实例中深N阱的掺杂浓度为6X1016cm_3)、雪崩区23(典型地，由PN结构成，P型半导体衬底构成，N型半导体由磷掺杂的SI材料构成，本实例中N阱的掺杂浓度为1017cm_3)、P型接触24 (典型地，由重P掺杂的SI材料构成)、N型接触25(典型地，由重N掺杂的SI材料构成)、STI26(又称浅槽隔离，典型地，由S102材料构成)、电极27 (典型地，由Al材料构成)。应注意，上述材料仅仅是以示例的方式提供的，本领域技术人员应理解，其他材料也可以用在常规NP型CMOS APD的构造中。
[0024]从图中可以看出，该器件相对于常规NP型CMOS APD主要的变化是在衬底上加入了一个深N阱(如图三中标注的22区)，该阱作为APD器件的光吸收区。当入射光射入APD器件在吸收区22被吸收时，由于深N阱的浓度高于衬底的浓度，所以此器件的光生载流子浓度比常规NP型CMOS AH)的光生载流子浓度高，载流子的扩散运动会更强。在图三中还可以看到，新型的结构中对深N阱单独加上了一个偏压Vdnw，此单独偏压对器件的性能影响很大。该偏压能够起到两个作用:一是分离光生载流子，二是驱动电子进入雪崩区。光生载流子有空穴和电子，而参与倍增的是电子，加上负的独立偏压后它能隔离深N阱里产生的空穴，并且使电子具有较强的漂移运动，提高电子的传输速度，减小电子的疏运时间，使载流子能够更快的运动雪崩区23参与倍增。P型接触24和N型接触25可以和金属电极27相接触从而施加偏置电压在器件上，提供所需要的电场。图中有三对电极:VK、VDNW和P衬底的电极，VK是给PN结加上的反向电压，该电压必须足以使器件发生雪崩击穿，该实例中所加的反向电压VR为16V ;VDNW是给深N阱加上的单独偏压，作用如前面所述，该实例中所加的电压VDNW为10V ；P衬底上的电极的作用是消除衬底上产生的缓慢载流子对器件的影响。
[0025]对于Aro来说，它的频率影响因素有以下四个:光生载流子的输运时间、器件的RC时间常数、电感峰值效应和电容，在这四个因素中光生载流子的输运时间是主要因素。通过前面的分析知道，对于常规NP型CMOS APD光电器件，入射光在吸收区22被吸收后产生光生载流子，载流子通过扩散运动和漂移运动移动到雪崩区23参与倍增，但是由于吸收区位于衬底上，而衬底的掺杂浓度小而且衬底上的电压很小甚至几乎为零，这就导致载流子或者说是电子的扩散运动速度慢，漂移运动速度也很慢，从而增加了电子的输运时间，大大限制了器件的速率、频率响应和带宽。对于本发明设计的新型NP型CMOS APD，如图三所示，深N阱作为吸收区，入射光在深N阱被吸收后能产生更多光生载流子，因为深N阱的掺杂浓度比衬底高，使载流子的浓度梯度更大，增加扩散运动的速度，再加上深N阱的独立偏压的驱动，提高载流子的漂移运动速度。如图四为常规NP型AH)的频率响应图，从图中可以看出它的截止频率在1Χ10-7Ηζ左右，器件工作的带宽为1Χ108ΗΖ。如图五为新型NP型ATO的频率响应图，从图中可以看出它的截止频率在2Χ108ΗΖ左右，器件工作的带宽为1Χ109ΗΖ。对比两图可以清楚的知道，较常规NP型APD而言，新型NP型CMOS APD在速率、频率响应和带宽等方面有了显著的提高。因此，本发明所设计的结构使得载流子的扩散运动速度和漂移运动速度都得到了提高，因而APD器件光生载流子的运动速度加快，载流子的输运时间减小，器件的响应速率、截至频率和工作带宽等指标都显著提高。
[0026]以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。
【权利要求】
1.一种带有深N阱的NP型CMOS雪崩光电二极管，包括P型衬底(21)、设置于P型衬底(21)上的N阱层及雪崩区(23)，所述雪崩区(23)设置于所述P型衬底(21)和N阱层之间构成PN结，其特征在于:在P型衬底(21)和雪崩区(23)之间还设置有光吸收层(22)，所述光吸收层(22)为设置于P型衬底层(21)上的深N阱，所述深N阱的掺杂浓度大于P型衬底(21)的掺杂浓度； 所述P型衬底(21)上还设置有电极VK、Vdnw和P衬底电极(27)，其中电极VR与所述雪崩区(23)的PN结相连接并提供反向雪崩击穿电压，所述Vdnw偏置电极与光吸收层(22)的深N阱相连接并提供偏置电压，其中在P衬底电极(27)上还设置有P+接触面(24)和N+接触面(25)。
2.根据权利要求1所述的带有深N阱的NP型CMOS雪崩光电二极管，其特征在于:所述P+接触面(24)和N+接触面(25)之间还设置有浅槽隔离STI (26)。
3.根据权利要求2所述的带有深N阱的NP型CMOS雪崩光电二极管，其特征在于:所述光吸收层(22)的深N阱由磷掺杂的Si材料构成，所述雪崩区(23)由PN结构成，P型半导体由Si材料构成，N型半导体由磷掺杂的Si材料构成；所述P+接触面(24)由重P掺杂的Si材料构成，和N+接触面(25)由重N掺杂的Si材料构成，所述浅槽隔离STI (26)由S102材料构成、所述P衬底电极(27)由Al材料构成。
【文档编号】H01L31/107GK103887362SQ201410122853
【公开日】2014年6月25日 申请日期:2014年3月28日 优先权日:2014年3月28日
【发明者】王巍, 王川, 颜琳淑, 胡洁, 王婷, 杜超雨, 王振, 袁军 申请人:重庆邮电大学