对选择栅极和部分替换栅极的栅电介质使用热氧化物的利记博彩app
【专利摘要】本发明涉及对选择栅极和部分替换栅极的栅电介质使用热氧化物。热生长的含氧介电层形成于NVM区域内的控制栅极上，高k栅极介电层和阻挡层形成于逻辑区域内。多晶硅层形成于所述热生长的含氧介电层和所述阻挡层上并且被平面化。第一掩模层形成于所述多晶硅层和控制栅极上并且限定了横向相邻于所述控制栅极的选择栅极位置。第二掩模层被形成以限定逻辑栅极位置。所述多晶硅层的暴露部分被移除使得第一部分保留在所述选择栅极位置处以及多晶硅层部分保留在所述逻辑栅极位置处。介电层形成于所述选择栅极、所述控制栅极、以及所述多晶硅层的周围。移除所述多晶硅层以在所述逻辑栅极位置处导致暴露了所述阻挡层的开口。
【专利说明】对选择栅极和部分替换栅极的栅电介质使用热氧化物
【技术领域】
[0001]本公开通常涉及非易失性存储器，更具体地说涉及在同一集成电路上集成非易失性存储器和逻辑晶体管。
【背景技术】
[0002]很多半导体器件在同一集成电路(IC)上包括或嵌入具有其它晶体管类型的非易失性存储器。不同晶体管类型的制作工艺可能不相同，要求工艺被集成。例如，为了集成NVM和CMOS (互补金属氧化物半导体)，CMOS工艺可以被修改以包括制作NVM存储单元和支持器件所必需的工艺步骤。
[0003]闪存NVM通常被嵌入到例如有CMOS逻辑电路的片上系统(SoC)集成电路。闪存NVM可能包括含多晶硅的浮动栅极，或使用包括纳米晶体或0N0(氧化物-氮化物-氧化物)层的电荷存储层。。存储单元可能还包括控制栅极，所述控制栅极包括多晶硅、金属、或两者。此外，可能希望使用逻辑晶体管内的高k (其中k指材料的介电常数)栅极介电层。在同一集成电路上集成非易失性存储单元和有金属栅极和高k栅极介电层的逻辑晶体管可能要求很多附加工艺步骤。
[0004]所需要的是一种工艺集成方法以有效地对NVM单元阵列嵌入金属栅极/高k介电质逻辑晶体管。
【专利附图】
【附图说明】
[0005]本发明通过举例的方式说明并不被附图所限制，在附图中类似的参考符号表示相同的元素。附图中的元素说明是为了简便以及清晰，不一定按比例绘制。
[0006]图1根据一个实施例，是在加工中的一个阶段的半导体器件的横截面；
[0007]图2是在加工的一个随后阶段的图1的半导体器件的横截面；
[0008]图3是在加工的一个随后阶段的图2的半导体器件的横截面；
[0009]图4是更详细显示了图3中显示的半导体器件的一部分；
[0010]图5是在加工的一个随后阶段的图3的半导体器件的横截面；
[0011]图6是在加工的一个随后阶段的图5的半导体器件的横截面；
[0012]图7是在加工的一个随后阶段的图6的半导体器件的横截面；
[0013]图8是在加工的一个随后阶段的图7的半导体器件的横截面；
[0014]图9是在加工的一个随后阶段的图8的半导体器件的横截面；
[0015]图10是在加工的一个随后阶段的图9的半导体器件的横截面；
[0016]图11是在加工的一个随后阶段的图10的半导体器件的横截面；
[0017]图12是在加工的一个随后阶段的图11的半导体器件的横截面；
[0018]图13是在加工的一个随后阶段的图12的半导体器件的横截面；
[0019]图14是在加工的一个随后阶段的图13的半导体器件的横截面；
[0020]图15是在加工的一个随后阶段的图14的半导体器件的横截面；[0021]图16是在加工的一个随后阶段的图15的半导体器件的横截面；
[0022]图17是在加工的一个随后阶段的图16的半导体器件的横截面；以及
[0023]图18是在加工的一个随后阶段的图17的半导体器件的横截面。
【具体实施方式】
[0024]一方面，非易失性存储(NVM)单元和逻辑晶体管的集成有效地在单一的集成电路上集成了 NVM和逻辑。这个集成技术利用热氧化物用于选择栅极和部分替换栅极的栅极介电层以获得逻辑器件的金属栅极。通过参考附图和下面的描述可以更好地理解。
[0025]本发明所描述的半导体衬底可以是具有可热氧化的顶面的任何半导体衬底。
[0026]图1显不的是半导体器件10。所述器件有半导体衬底16、位于衬底16的一部分内或一部分之上的NVM区域12、位于衬底16的一部分内或一部分之上的逻辑区域14、以及位于衬底16之上的硬掩模层18。在同一衬底16内或之上,可以也有其它区域。用于形成单一逻辑晶体管和单一 NVM单元的工艺将在随后的附图中显示并且是将在这些区域内形成的其它晶体管和存储单元的示范。硬掩模层18可以是氮化物并且可以约100埃厚。其它材料和厚度也可以被使用。
[0027]图2显示的是在从NVM区域12移除硬掩模层18之后的半导体器件10。未显示的掩膜被用于进行这个蚀刻。
[0028]图3显示的是在衬底16上的NVM区域12之上和掩模层18上的逻辑区域14之上沉积电荷存储层20之后的半导体器件10。
[0029]图4显示的是更详细的电荷存储层20。电荷存储层20有位于衬底16上的介电层22、多个位于介电层22上的包括示范的纳米晶体28的纳米晶体24、以及位于介电层22上和位于纳米晶体24上或围绕纳米晶体24的介电层26。介电层22和26最好是氧化物。介电层22是其中电荷通过其中流入纳米晶体24以用于编程的介电层以及纳米晶体24和沟道之间的栅极介电层。介电层26是电荷从纳米晶体24流出其中以用于擦除的介电层。纳米晶体24最好是硅以能够经受随后的热氧化步骤。
[0030]图5显示的是在NVM区域12和逻辑区域14内的电荷存储层20上形成一种栅极材料30之后的半导体器件。栅极材料30可以有约800-1000埃的厚度。栅极材料30可以是金属。所述金属可以在多晶硅上提供益处。多晶硅也可以被使用。栅极材料30还可以是导电材料的堆叠。所述导电材料可以包括金属和多晶硅。
[0031]图6显示的是在蚀刻栅极材料30和电荷存储层20之后的半导体器件10。除了图案化栅极材料30，不需要对栅极材料30做任何改变，但结果是NVM区域12内用作功能结构的控制栅极32。栅极材料30、电荷存储层20、以及硬掩模层18从逻辑区域14移除使得衬底16的顶面在逻辑区域14内被暴露。衬底16的顶部部分也在NVM区域12内被暴露，除了控制栅极32存在的部分。
[0032]图7显示的是在NVM区域12和逻辑区域14的所述暴露部分上以及控制栅极32上形成介电层21之后的半导体器件10。衬底16上的介电层21被热生长并且可以被称为热氧化物层，其中它是使用热来生长的氧化物层而不是沉积的氧化物层。控制栅极上的介电层21也是氧化物，但是大部分是沉积的氧化物层。因此，介电层21可以被称为氧化物层
21。控制栅极32上的氧化物层21是通过首先沉积共形氧化物层随后用各向异性蚀刻来形成的，其中该各向异性蚀刻在控制栅极32周围形成了侧壁间隔物并且从衬底16移除了共形氧化物层。然后进行热氧化步骤，这导致氧化物层21在衬底16上生长。在衬底16上的氧化物层21的生长是在相对高的温度下进行的；如果金属层已先前被形成，该温度大于可能会导致损坏金属层的温度。其结果是衬底16上的氧化物层21是高品质的并且有效作为将要被形成的选择栅极的栅极电介质。氧化物层21在控制栅极32上可以比在衬底16上更厚，在控制栅极32上它几乎全部被沉积并且仅略微生长，而在衬底16上它可以仅生长。多晶硅的层23形成于NVM区域12和逻辑区域14内的氧化物层21上。多晶硅层23比氧化物层21厚，但比控制栅极32的高度显著地更薄。在逻辑区域14的处理期间，层23起到硬掩模的作用，并且在保护氧化物层21方面特别重要，在此它位于衬底16上并且起到将要被形成的选择栅极的栅极电介质的作用。
[0033]图8显示的是在从逻辑区域14移除氧化物层21和多晶硅层23以及沉积高k介电层34和金属层35之后的半导体器件10，其中所述金属层35将起到将要被形成的逻辑晶体管的功函数设置层的作用。
[0034]图9显示的是在从NVM区域12移除高k介电层34和金属层35之后的半导体器件10。
[0035]图10显示的是在形成多晶硅层36之后的半导体器件10，其中它是由沉积多晶硅层而得到的，多晶硅层在NVM区域12内与多晶硅层23合并的，但在逻辑区域14内仅仅在金属层35之上沉积。结果就是在NVM区域12内多晶硅层36比在逻辑区域14之上的更厚。
[0036]图11显示的是在层36上执行平面化过程，例如化学机械抛光(CMP)以使层36位于有与控制栅极32的高度相同的高度的平面形式中之后的半导体器件10，其中多晶硅层23和36合并到单一层。CMP过程的前面可以是首先沉积牺牲层以支持突出物，并且由此减小突出物所在地方故障的可能性。
[0037]图12显示的是在形成图案化的光致抗蚀剂38之后的半导体器件10，其中图案化的光致抗蚀剂38具有在控制栅极32之上在NVM区域12内的第一部分，所述控制栅极32具有远离控制栅极32的第一侧壁33延伸以限定选择栅极的第一侧壁39。在NVM区域12内的图案化的光致抗蚀剂38的第一部分具有基本上与氧化物层21对齐的第二侧壁41，在此氧化物层21沿着控制栅极32的第二侧壁37。控制栅极32的第二侧壁37与控制栅极32的第一侧壁33相对。沿着控制栅极32的侧壁的氧化物层21的水平厚度最好至少是NVM区域12内的光致抗蚀剂38的第二侧壁41的对准公差的两倍，使得NVM区域12内的光致抗蚀剂38的第二侧壁41既不位于控制栅极32之上也不位于多晶硅层36之上但仅仅在沿着控制栅极32的第二侧壁37的氧化物层21之上。图案化的光致抗蚀剂38在逻辑区域14内有被用于限定逻辑晶体管的栅极的第二部分。
[0038]图13显示的是在将图案化的光致抗蚀剂38用作掩膜执行蚀刻以使NVM区域12内的多晶硅层36的第一部分相邻于NVM区域12内的控制栅极32以及使多晶硅层36的第二部分位于逻辑区域14内之后的半导体器件10，其中所述第一部分是选择栅极并且可以被称为选择栅极61，而所述第二部分可以被称为伪栅极63。还移除的是氧化物层21的没有被图案化的光致抗蚀剂38覆盖的部分。氧化物层21可以保留在控制栅极32之上。在随后工艺期间伪栅极63将被一种金属填料替代。在替代实施例中，图案化选择栅极和伪逻辑栅极的步骤可以在单独的步骤中完成。[0039]图14显示的是在形成侧壁间隔物并且以典型的方式执行注入以用于形成晶体管之后的半导体器件10，这导致多晶硅层36和控制栅极32的第一部分的周围的侧壁间隔物40、实质上对齐到选择栅极61的第一侧壁的衬底16内的源极/漏极区域44、实质上对齐到控制栅极32的第二侧壁的源极/漏极区域46、围绕伪栅极63的侧壁间隔物42、实质上对齐到伪栅极63的第一侧壁的源极/漏极区域48、以及实质上对齐到伪栅极63的第二侧壁的源极/漏极区域50。形成源极/漏极之后，栅极和源极/漏极区域通过使用传统工艺可以被硅化(silicided)。侧壁间隔物40和42可以附加地有位于栅极和间隔物之间的衬层。在替代实施例中，源极/漏极区域44和46的形成可以与源极/漏极区域48和50的形成分开。
[0040]图15显示的是通过沉积形成层间介电质(ILD)52接着CMP之后的半导体器件10。因此图15显示了 ILD52在侧壁间隔物40和42周围具有若干部分。CMP导致选择栅极61、控制栅极32以及伪栅极被暴露。在侧壁间隔物40和42形成期间，CMP移除了可能形成于选择栅极61和控制栅极32的顶部部分之间的小间隙区域。
[0041]图16显示的是在NVM区域12之上形成硬掩膜层43并且随后移除伪栅极63之后的半导体器件10。硬掩膜层43可以包括氮化硅。伪栅极63的移除可以在没有掩膜的情况下完成。硬掩膜层43可以通过覆盖沉积(blanket deposit1n)形成,然后移除该覆盖沉积的在逻辑区域之上的部分。伪栅极63的移除在侧壁间隔物42内侧以及金属层35的顶面留下了开口 45，该金属层35是暴露的功函数设置层。
[0042]图17显示的是在形成填充开口 45的栅极材料56之后的半导体器件10，该开口45是通过图16所示的移除伪栅极63形成的。栅极材料56可以是金属或金属和多晶硅的某种组合。
[0043]图18显示的是在执行CMP之后的半导体器件10。结果是硬掩膜层43和栅极材料56在NVM区域12内被移除，并且栅极材料56在ILD52之上的逻辑区域14内被移除。这使得在包含于图16显示的在侧壁间隔物42内侧的开口 45内的逻辑区域14内留下了逻辑栅极56。这导致在NVM区域12内有完成的NVM单元以及在逻辑区域14内有完成的逻辑晶体管。
[0044]因此形成NVM存储单元和逻辑晶体管的有效方式被实现。其中栅极介电质可以是热生长的或高k的，栅极可以是多晶硅或金属，并且存储层可以是多晶硅或金属纳米晶体。在替代实施例中，存储层可以是氮化物。
[0045]目前应了解公开了一种在衬底的逻辑区域内制作逻辑晶体管以及在所述衬底的NVM区域内制作非易失性存储(NVM)单元的方法，所述方法包括在所述NVM区域内的衬底之上形成覆盖电荷存储层上的控制栅极。所述方法还包括在所述NVM区域内的所述衬底上、所述控制栅极上以及所述逻辑区域内的所述衬底上热生长的含氧介电层。所述方法还包括从所述逻辑区域移除所述含氧介电层。所述方法还包括在所述逻辑区域内的所述衬底上形成高k栅极介电层。所述方法还包括在所述逻辑区域内的所述高k栅极介电层上形成阻挡层。所述方法还包括在所述NVM区域内的所述热生长的含氧介电层以及在所述逻辑区域内的所述阻挡层上形成多晶硅层。所述方法还包括平面化所述多晶硅层。所述方法还包括在所述NVM区域内的所述多晶硅层和控制栅极上形成第一掩模层(masking layer)，其中所述第一掩模层在所述NVM区域内限定了横向相邻于所述控制栅极的选择栅极位置。所述方法还包括在所述逻辑区域内的所述多晶硅层上形成第二掩模层，其中所述第二掩模层在所述逻辑区域内限定了逻辑栅极位置。所述方法还包括使用所述第一掩模层以移除在所述NVM区域内的所述多晶硅层的暴露部分，其中所述多晶硅层的第一部分保留在所述选择栅极位置处以形成选择栅极。所述方法还包括使用所述第二掩模层以移除在所述逻辑区域内的所述多晶硅层的暴露部分，其中所述多晶硅层的第二部分保留在所述逻辑栅极位置处。所述方法还包括在所述NVM区域和所述逻辑区域内形成介电层，其中所述介电层形成于所述选择栅极、所述控制栅极、以及所述多晶硅层的所述第二部分上。所述方法还包括平面化所述介电层以暴露所述多晶硅层的所述第二部分。所述方法还包括移除所述多晶硅层的所述第二部分以在所述逻辑栅极位置处导致开口，其中所述开口暴露了所述阻挡层。所述方法可以被认为形成所述第一掩模层的所述步骤被执行使得所述第一掩模层直接位于所述控制栅极上，以及所述第一掩模层的第一边缘从所述控制栅极横向延伸到所述多晶硅层以在所述NVM区域内限定横向相邻于所述控制栅极的所述选择栅极位置。所述方法可以被认为在所述NVM区域内的所述选择栅极和所述控制栅极上形成保护层，其中所述保护层暴露了所述逻辑区域。所述方法还可以包括在形成所述热生长的含氧介电层的所述步骤之前，在所述控制栅极的侧壁上形成氧化物间隔物。所述方法可以被认为所述第一掩模层和所述第二掩模层是相同图案化的掩模层的部分，并且其中使用所述第一掩模层以移除在所述NVM区域内的所述多晶硅层的暴露部分以及使用所述第二掩模层以移除在所述逻辑区域内的所述多晶硅层的暴露部分的所述步骤同时被执行。所述方法可以被认为所述阻挡层包括功函数设置金属。所述方法可以被认为其中在所述NVM区域内的所述衬底上形成覆在所述电荷存储层上的所述控制栅极的所述步骤包括在所述NVM区域和所述逻辑区域内的所述衬底上形成所述电荷存储层；在所述NVM区域和所述逻辑区域内的所述电荷存储层上形成第二多晶硅层；图案化所述第二多晶硅层和所述电荷存储层以在所述NVM区域内形成所述控制栅极并且从所述逻辑区域移除所述第二多晶硅层和所述电荷存储层。所述方法可以被认为在形成所述选择栅极之后，所述热生长的含氧介电层的一部分位于所述选择栅极和所述控制栅极之间。所述方法可以被认为在使用所述第一和第二掩模层以移除在所述NVM区域和所述逻辑区域内的所述多晶硅层的暴露部分的所述步骤之后，所述方法还包括:在横向相邻于所述选择栅极的所述衬底内形成第一源极/漏极区域以及在横向相邻于所述控制栅极的所述衬底内形成第二源极/漏极区域，使得所述选择栅极和所述控制栅极位于所述第一和第二源极/漏极区域之间；以及在横向相邻于所述多晶硅层的所述第二部分的第一侧壁的所述衬底内形成第三源极/漏极区域以及在横向相邻于所述多晶硅层的所述第二部分的第二侧壁的所述衬底内形成第四源极/漏极区域。所述方法可以被认为在使用所述第一和第二掩模层以移除在所述NVM区域和所述逻辑区域内的所述多晶硅层的暴露部分的所述步骤之后，所述方法还包括形成围绕所述选择栅极和所述控制栅极的外侧壁的第一侧壁间隔物以及形成围绕所述多晶硅层的所述第二部分的第二侧壁间隔物。所述方法还可以包括在从所述逻辑区域移除所述热生长的含氧介电层的所述步骤之前，在所述热生长的含氧介电层上形成第二多晶硅层，其中所述多晶硅层形成于所述第二多晶硅层上，以及移除所述热生长的含氧介电层的所述步骤还包括从所述逻辑区域移除所述第二多晶硅层。所述方法可以被认为形成所述高k栅极介电层和形成所述阻挡层的所述步骤包括在所述NVM区域内的所述第二多晶硅层和所述逻辑区域内的所述衬底上形成所述高k栅极介电层；在所述NVM区域和所述逻辑区域内的所述高k栅极介电层上形成所述阻挡层；以及从所述NVM区域移除所述高k栅极介电层和所述阻挡层。所述方法可以被认为所述电荷存储层包括纳米晶体或氮化物中的至少一个。所述方法可以被认为在移除所述多晶硅层的所述第二部分的以在所述逻辑栅极位置处导致所述开口的所述步骤之后，所述方法还包括在所述NVM区域内的所述保护层上以及所述逻辑区域内的所述阻挡层上的所述开口内形成逻辑栅极层；以及平面化所述逻辑栅极层以在所述逻辑栅极位置处导致逻辑栅极，其中所述平面化从所述NVM区域移除了所述保护层。
[0046]还公开的是一种在衬底的逻辑区域内制作逻辑晶体管以及在所述衬底的NVM区域内制作非易失性存储(NVM)单元的方法。所述方法包括在所述NVM区域内的所述衬底之上形成覆盖电荷存储层上的控制栅极，其中所述控制栅极包括多晶硅。所述方法还包括在所述控制栅极的侧壁上形成氧化物间隔物。所述方法还包括在所述NVM区域内的所述衬底上、所述控制栅极上以及所述逻辑区域内的所述衬底上热生长的含氧介电层。所述方法还包括从所述逻辑区域移除所述含氧介电层。所述方法还包括在所述逻辑区域内的所述衬底上形成高k栅极介电层。所述方法还包括在所述逻辑区域内的所述高k栅极介电层上形成阻挡层。所述方法还包括在所述NVM区域内的所述热生长的含氧介电层以及在所述逻辑区域内的所述阻挡层上形成多晶硅层。所述方法还包括平面化所述多晶硅层，其中所述热生长的含氧介电层包括沿着所述控制栅极的侧壁放置的侧壁部分。所述方法还包括在所述NVM区域内的所述多晶硅层和控制栅极上形成第一掩模层，其中所述第一掩模层在所述NVM区域内限定了横向相邻于所述控制栅极的选择栅极位置，其中所述第一掩模层直接位于所述控制栅极上，以及所述第一掩模层的第一边缘从所述控制栅极横向延伸到所述多晶硅层以在所述NVM区域内限定横向相邻于所述控制栅极的所述选择栅极位置。所述方法还包括在所述逻辑区域内的所述多晶硅层上形成第二掩模层，其中所述第二掩模层在所述逻辑区域内限定了逻辑栅极位置。所述方法还包括使用所述第一掩模层以移除在所述NVM区域内的所述多晶硅层的暴露部分，其中所述多晶硅层的第一部分保留在所述选择栅极位置处以形成选择栅极。所述方法还包括使用所述第二掩模层以移除在所述逻辑区域内的所述多晶硅层的暴露部分，其中所述多晶硅层的第二部分保留在所述逻辑栅极位置处。所述方法还包括在所述NVM区域和所述逻辑区域内形成介电层，其中所述介电层形成于所述选择栅极、所述控制栅极、以及所述多晶硅层的所述第二部分上。所述方法还包括平面化所述介电层以暴露所述多晶硅层的所述第二部分。所述方法还包括在所述NVM区域内的所述选择栅极和所述控制栅极上形成保护层，其中所述保护层暴露了所述逻辑区域。所述方法还包括移除所述多晶硅层的所述第二部分以在所述逻辑栅极位置处导致开口，其中所述开口暴露了所述阻挡层。所述方法还包括在所述NVM区域内的所述保护层上以及所述逻辑区域内的所述阻挡层上的所述开口内形成逻辑栅极层。所述方法还包括平面化所述逻辑栅极层以在所述逻辑栅极位置处导致逻辑栅极，其中所述平面化从所述NVM区域移除了所述保护层。所述方法还可以包括在从所述逻辑区域移除所述热生长的含氧介电层的所述步骤之前，在所述热生长的含氧介电层上形成第二多晶硅层，以及其中移除所述热生长的含氧介电层的所述步骤还包括从所述逻辑区域移除所述第二多晶硅层。所述方法可以被认为形成所述高k栅极介电层和形成所述阻挡层的所述步骤包括在所述NVM区域内的所述第二多晶硅层和所述逻辑区域内的所述衬底上形成所述高k栅极介电层；在所述NVM区域和所述逻辑区域内的所述高k栅极介电层上形成所述阻挡层；以及从所述NVM区域移除所述高k栅极介电层和所述阻挡层。所述方法可以被认为在使用所述图案化的掩模层以移除所述多晶硅层的暴露部分的所述步骤之后以及在所述NVM区域和所述逻辑区域内形成所述保护层的所述步骤之前，所述方法还包括在横向相邻于所述选择栅极的所述衬底内形成第一源极/漏极区域以及在横向相邻于所述控制栅极的所述衬底内形成第二源极/漏极区域，使得所述选择栅极和所述控制栅极位于所述第一和第二源极/漏极区域之间；在横向相邻于所述多晶硅层的所述第二部分的第一侧壁的所述衬底内形成第三源极/漏极区域以及在横向相邻于所述多晶硅层的所述第二部分的第二侧壁的所述衬底内形成第四源极/漏极区域；以及形成围绕所述选择栅极和所述控制栅极的外侧壁的第一侧壁间隔物。所述方法还可以被认为所述阻挡层包括功函数设置金属。
[0047]还公开的是一种在衬底的逻辑区域内制作逻辑晶体管以及在所述衬底的NVM区域内制作非易失性存储(NVM)单元的方法。所述方法包括在所述NVM区域内的所述衬底上形成覆在电荷存储层上的控制栅极，其中所述控制栅极包括多晶硅以及所述电荷存储层包括纳米晶体或氮化物中的至少一个。所述方法还包括在所述NVM区域内的所述衬底和所述控制栅极上以及所述逻辑区域内的所述衬底上形成热生长的含氧介电层。所述方法还包括在所述NVM区域和所述逻辑区域内的所述热生长的含氧介电层上形成第一多晶硅层。所述方法还包括从所述逻辑区域移除所述含氧介电层和所述第一多晶硅层。所述方法还包括在所述NVM区域的所述第一多晶硅层上和所述逻辑区域内的所述衬底上形成高k栅极介电层。所述方法还包括在所述NVM区域和所述逻辑区域内的所述高k栅极介电层上形成阻挡层。所述方法还包括从所述NVM区域移除所述高k栅极介电层和所述阻挡层。所述方法还包括在所述NVM区域的所述第一多晶硅层上和所述逻辑区域内的所述阻挡层上形成第二多晶硅层。所述方法还包括平面化所述第二多晶硅层，其中所述热生长的含氧介电层包括沿着所述控制栅极的侧壁放置的侧壁部分。所述方法还包括在所述NVM区域内的所述多晶硅层和控制栅极上形成第一掩模层，其中所述第一掩模层在所述NVM区域内限定了横向相邻于所述控制栅极的选择栅极位置，其中所述第一掩模层直接位于所述控制栅极上，以及所述第一掩模层的第一边缘从所述控制栅极横向延伸到所述多晶硅层以在所述NVM区域内限定横向相邻于所述控制栅极的所述选择栅极位置。所述方法还包括在所述逻辑区域内的所述第二多晶硅层上形成第二掩模层，其中所述第二掩模层在所述逻辑区域内限定了逻辑栅极位置。所述方法还包括使用所述第一掩模层以移除在所述NVM区域内的所述第二多晶硅层的暴露部分，其中所述第二多晶硅层的第一部分保留在所述选择栅极位置处以形成选择栅极。所述方法还包括使用所述第二掩模层以移除在所述逻辑区域内的所述第二多晶硅层的暴露部分，其中所述第二多晶硅层的第二部分保留在所述逻辑栅极位置处。所述方法还包括在所述NVM区域和所述逻辑区域内形成介电层，其中所述介电层形成于所述选择栅极、所述控制栅极、以及所述第二多晶硅层的所述第二部分上。所述方法还包括平面化所述介电层以暴露所述第二多晶硅层的所述第二部分。所述方法还包括在所述NVM区域内的所述选择栅极和所述控制栅极上形成保护层，其中所述保护层暴露了所述逻辑区域。所述方法还包括移除所述第二多晶硅层的所述第二部分以在所述逻辑栅极位置处导致开口，其中所述开口暴露了所述阻挡层。所述方法还包括在所述NVM区域内的所述保护层上以及所述逻辑区域内的所述阻挡层上的所述开口内形成逻辑栅极层。所述方法还包括平面化所述逻辑栅极层以在所述逻辑栅极位置处导致逻辑栅极，其中所述平面化从所述NVM区域移除了所述保护层。
[0048]虽然本发明的描述参照具体实施例，正如随附权利要求书所陈述的，在不脱离本发明范围的情况下，可以进行各种修改及变化。例如，各种尺寸可以不同于那些描述的。因此，说明书以及附图被认为是说明性而不是限制性的，并且所有这些修改是要列入本发明范围内。关于具体实施例，本发明所描述的任何好处、优点或解决方法都不旨在被解释为任何或所有保护范围的首要的、必需的、或必不可少的特征或元素。
[0049]此外，本文所用的词语“a”或“an”(“一”或“一个”)被限定为一个或多个。并且，在权利要求书中所用的导入词组如“至少一个”和“一个或多个”不应被解释为暗示通过不定冠词“a”或“an”(“一”或“一个”)引入的其它要求保护的元素限制含有该引入的要求保护的元素任何特定权利要求公开了仅含有一个这样的元素，即使当同一权利要求中包括导入词组“一个或多个”或“至少一个”和不定冠词例如“a”或“an”(“一”或“一个”)。定冠词的使用也是如此。
[0050]除非另有说明，使用术语如“第一”以及“第二”是用于任意区分这些术语描述的元素的。因此，这些术语不一定表示时间或这些元素的其它优先次序。
【权利要求】
1.一种在衬底的逻辑区域内制作逻辑晶体管以及在所述衬底的非易失性存储NVM区域内制作非易失性存储NVM单元的方法，包括: 在所述NVM区域内的所述衬底之上形成覆在电荷存储层上的控制栅极； 在所述NVM区域内的所述衬底和所述控制栅极上以及在所述逻辑区域内的所述衬底上形成热生长的含氧介电层； 从所述逻辑区域移除所述热生长的含氧介电层； 在所述逻辑区域内的所述衬底之上形成高k栅极介电层； 在所述逻辑区域内的所述高k栅极介电层之上形成阻挡层； 在所述NVM区域内的所述热生长的含氧介电层之上以及在所述逻辑区域内的所述阻挡层之上形成多晶硅层； 平面化所述多晶硅层； 在所述NVM区域内的所述多晶硅层和控制栅极之上形成第一掩模层，其中所述第一掩模层在所述NVM区域内限定了横向相邻于所述控制栅极的选择栅极位置； 在所述逻辑区域内的所述多晶硅层之上形成第二掩模层，其中所述第二掩模层在所述逻辑区域内限定了逻辑栅极位置； 使用所述第一掩模层来移除在所述NVM区域内的所述多晶硅层的暴露部分，其中所述多晶硅层的第一部分保留在所述选择栅极位置处以形成选择栅极； 使用所述第二掩模层来移除在所述逻辑区域内的所述多晶硅层的暴露部分，其中所述多晶硅层的第二部分保留在所述逻辑栅极位置处； 在所述NVM区域和所述逻辑区域内形成介电层，其中所述介电层形成于所述选择栅极、所述控制栅极、以及所述多晶硅层的所述第二部分之上； 平面化所述介电层以暴露所述多晶硅层的所述第二部分；以及移除所述多晶硅层的所述第二部分以在所述逻辑栅极位置处导致开口，其中所述开口暴露了所述阻挡层。
2.根据权利要求1所述的方法，其中形成所述第一掩模层的步骤被执行使得: 所述第一掩模层直接位于所述控制栅极之上，以及 所述第一掩模层的第一边缘从所述控制栅极横向延伸到所述多晶硅层上以在所述NVM区域内限定横向相邻于所述控制栅极的所述选择栅极位置。
3.根据权利要求1所述的方法，还包括: 在所述NVM区域内的所述选择栅极和所述控制栅极之上形成保护层，其中所述保护层暴露了所述逻辑区域。
4.根据权利要求1所述的方法，还包括: 在形成所述热生长的含氧介电层的步骤之前，在所述控制栅极的侧壁上形成氧化物间隔物。
5.根据权利要求1所述的方法，其中所述第一掩模层和所述第二掩模层是相同图案化的掩模层的部分，并且其中使用所述第一掩模层来移除在所述NVM区域内的所述多晶硅层的暴露部分以及使用所述第二掩模层来移除在所述逻辑区域内的所述多晶硅层的暴露部分的步骤被同时执行。
6.根据权利要求1所述的方法，其中所述阻挡层包括功函数设置金属。
7.根据权利要求1所述的方法，其中在所述NVM区域内的所述衬底之上形成覆在所述电荷存储层上的所述控制栅极的步骤包括: 在所述NVM区域和所述逻辑区域内的所述衬底之上形成所述电荷存储层； 在所述NVM区域和所述逻辑区域内的所述电荷存储层之上形成第二多晶硅层；以及图案化所述第二多晶硅层和所述电荷存储层以在所述NVM区域内形成所述控制栅极并且从所述逻辑区域移除所述第二多晶硅层和所述电荷存储层。
8.根据权利要求1所述的方法，其中在形成所述选择栅极之后，所述热生长的含氧介电层的一部分位于所述选择栅极和所述控制栅极之间。
9.根据权利要求1所述的方法，其中在使用所述第一和第二掩模层来移除在所述NVM区域和所述逻辑区域内的所述多晶硅层的暴露部分的步骤之后，所述方法还包括: 在横向相邻于所述选择栅极的所述衬底内形成第一源极/漏极区域以及在横向相邻于所述控制栅极的所述衬底内形成第二源极/漏极区域，使得所述选择栅极和所述控制栅极位于所述第一和第二源极/漏极区域之间；以及 在横向相邻于所述多晶硅层的所述第二部分的第一侧壁的所述衬底内形成第三源极/漏极区域以及在横向相邻于所述多晶硅层的所述第二部分的第二侧壁的所述衬底内形成第四源极/漏极区域。
10.根据权利要 求9所述的方法，其中在使用所述第一和第二掩模层来移除在所述NVM区域和所述逻辑区域内的所述多晶硅层的暴露部分的步骤之后，所述方法还包括: 形成围绕所述选择栅极和所述控制栅极的外侧壁的第一侧壁间隔物以及形成围绕所述多晶硅层的所述第二部分的第二侧壁间隔物。
11.根据权利要求1所述的方法，还包括: 在从所述逻辑区域移除所述热生长的含氧介电层的步骤之前，在所述热生长的含氧介电层之上形成第二多晶硅层，其中所述多晶硅层形成于所述第二多晶硅层之上，以及 其中移除所述热生长的含氧介电层的步骤还包括从所述逻辑区域移除所述第二多晶娃层。
12.根据权利要求11所述的方法，其中形成所述高k栅极介电层和形成所述阻挡层的步骤包括: 在所述NVM区域内的所述第二多晶硅层之上和所述逻辑区域内的所述衬底之上形成所述高k栅极介电层； 在所述NVM区域内和所述逻辑区域内的所述高k栅极介电层之上形成所述阻挡层；以及 从所述NVM区域移除所述高k栅极介电层和所述阻挡层。
13.根据权利要求1所述的方法，其中所述电荷存储层包括纳米晶体或氮化物中的至少一个。
14.根据权利要求3所述的方法，其中在移除所述多晶硅层的所述第二部分的以在所述逻辑栅极位置处导致所述开口的步骤之后，所述方法还包括: 在所述NVM区域内的所述保护层之上以及所述逻辑区域内的所述阻挡层上的所述开口之内形成逻辑栅极层；以及 平面化所述逻辑栅极层以在所述逻辑栅极位置处导致逻辑栅极，其中所述平面化从所述NVM区域移除了所述保护层。
15.一种在衬底的逻辑区域内制作逻辑晶体管以及在所述衬底的非易失性存储NVM区域内制作非易失性存储NVM单元的方法，包括: 在所述NVM区域内的所述衬底之上形成覆在电荷存储层上的控制栅极，其中所述控制栅极包括多晶硅； 在所述控制栅极的侧壁上形成氧化物间隔物； 在所述NVM区域内的所述衬底上、所述控制栅极上以及所述逻辑区域内的所述衬底上热生长的含氧介电层； 从所述逻辑区域移除所述热生长的含氧介电层； 在所述逻辑区域内的所述衬底之上形成高k栅极介电层； 在所述逻辑区域内的所述高k栅极介电层之上形成阻挡层； 在所述NVM区域内的所述含氧介电层之上以及在所述逻辑区域内的所述阻挡层之上形成多晶硅层； 平面化所述多晶硅层，其中所述含氧介电层包括位于沿着所述控制栅极的侧壁的侧壁部分； 在所述NVM区域内的所述多晶硅层和控制栅极之上形成第一掩模层，其中所述第一掩模层在所述NVM区域内限定了横向相邻于所述控制栅极的选择栅极位置，其中: 所述第一掩模层直接位于所述控制栅极之上，并且所述第一掩模层的第一边缘从所述控制栅极横向延伸到所述多晶硅层上以在所述NVM区域内限定横向相邻于所述控制栅极的所述选择栅极位置； 在所述逻辑区域内的所述多晶硅层之上形成第二掩模层，其中所述第二掩模层在所述逻辑区域内限定了逻辑栅极位置； 使用所述第一掩模层来移除在所述NVM区域内的所述多晶硅层的暴露部分，其中所述多晶硅层的第一部分保留在所述选择栅极位置处以形成选择栅极； 使用所述第二掩模层来移除在所述逻辑区域内的所述多晶硅层的暴露部分，其中所述多晶硅层的第二部分保留在所述逻辑栅极位置处； 在所述NVM区域和所述逻辑区域内形成介电层，其中所述介电层形成于所述选择栅极、所述控制栅极、以及所述多晶硅层的所述第二部分之上； 平面化所述介电层以暴露所述多晶硅层的所述第二部分； 在所述NVM区域内的所述选择栅极和所述控制栅极之上形成保护层，其中所述保护层暴露了所述逻辑区域； 移除所述多晶硅层的所述第二部分以在所述逻辑栅极位置处导致开口，其中所述开口暴露了所述阻挡层； 在所述NVM区域内的所述保护层之上以及所述逻辑区域内的所述阻挡层上的所述开口之内形成逻辑栅极层；以及 平面化所述逻辑栅极层以在所述逻辑栅极位置处导致逻辑栅极，其中所述平面化从所述NVM区域移除了所述保护层。
16.根据权利要求15所述的方法，还包括: 在从所述逻辑区域移除所述含氧介电层的步骤之前，在所述热生长的含氧介电层之上形成第二多晶硅层，以及 其中移除所述含氧介电层的步骤还包括从所述逻辑区域移除所述第二多晶硅层。
17.根据权利要求16所述的方法，其中形成所述高k栅极介电层和形成所述阻挡层的步骤包括: 在所述NVM区域内的所述第二多晶硅层之上和所述逻辑区域内的所述衬底之上形成所述高k栅极介电层； 在所述NVM区域内和所述逻辑区域内的所述高k栅极介电层之上形成所述阻挡层；以及 从所述NVM区域移除所述高k栅极介电层和所述阻挡层。
18.根据权利要求15所述的方法，其中在使用所述图案化的掩模层来移除所述多晶硅层的暴露部分的步骤之后以及在所述NVM区域和所述逻辑区域内形成所述保护层的步骤之前，所述方法还包括: 在横向相邻于所述选择栅极的所述衬底内形成第一源极/漏极区域以及在横向相邻于所述控制栅极的所述衬底内形成第二源极/漏极区域，使得所述选择栅极和所述控制栅极位于所述第一和第二源极/漏极区域之间； 在横向相邻于所述多晶硅层的所述第二部分的第一侧壁的所述衬底内形成第三源极/漏极区域以及在横向相邻于所述多晶硅层的所述第二部分的第二侧壁的所述衬底内形成第四源极/漏极区域；以及 形成围绕所述选择栅极和所述控制栅极的外侧壁的第一侧壁间隔物。
19.根据权利要求15所述的方法，其中所述阻挡层包括功函数设置金属。
20.一种在衬底的逻辑区域内制作逻辑晶体管以及在所述衬底的非易失性存储NVM区域内制作非易失性存储NVM单元的方法，包括: 在所述NVM区域内的所述衬底之上形成覆在电荷存储层上的控制栅极，其中所述控制栅极包括多晶硅并且所述电荷存储层包括纳米晶体或氮化物中的至少一个； 在所述NVM区域内的所述衬底和所述控制栅极上以及所述逻辑区域内的所述衬底上形成热生长的含氧介电层； 在所述NVM区域和所述逻辑区域内的所述热生长的含氧介电层之上形成第一多晶硅层； 从所述逻辑区域移除所述热生长的含氧介电层和所述第一多晶硅层； 在所述NVM区域内的所述第一多晶硅层之上和所述逻辑区域内的所述衬底之上形成高k栅极介电层； 在所述NVM区域内和所述逻辑区域内的所述高k栅极介电层之上形成阻挡层； 从所述NVM区域移除所述高k栅极介电层和所述阻挡层； 在所述NVM区域内的所述第一多晶硅层之上和所述逻辑区域内的所述阻挡层之上形成第二多晶硅层； 平面化所述第二多晶硅层，其中所述热生长的含氧介电层包括位于沿着所述控制栅极的侧壁的侧壁部分； 在所述NVM区域内的所述多晶硅层和控制栅极之上形成第一掩模层，其中所述第一掩模层在所述NVM区域内限定了横向相邻于所述控制栅极的选择栅极位置，其中:所述第一掩模层直接位于所述控制栅极之上，并且所述第一掩模层的第一边缘从所述控制栅极横向延伸到所述第二多晶硅层上以在所述NVM区域内限定横向相邻于所述控制栅极的所述选择栅极位置； 在所述逻辑区域内的所述第二多晶硅层之上形成第二掩模层，其中所述第二掩模层在所述逻辑区域内限定了逻辑栅极位置； 使用所述第一掩模层来移除在所述NVM区域内的所述第二多晶硅层的暴露部分，其中所述第二多晶硅层的第一部分保留在所述选择栅极位置处以形成选择栅极； 使用所述第二掩模层来移除在所述逻辑区域内的所述第二多晶硅层的暴露部分，其中所述第二多晶硅层的第二部分保留在所述逻辑栅极位置处； 在所述NVM区域和所述逻辑区域内形成介电层，其中所述介电层形成于所述选择栅极、所述控制栅极、以及所述第二多晶硅层的所述第二部分之上； 平面化所述介电层以暴露所述第二多晶硅层的所述第二部分； 在所述NVM区域内的所述选择栅极和所述控制栅极之上形成保护层，其中所述保护层暴露了所述逻辑区域； 移除所述第二多晶硅层的所述第二部分以在所述逻辑栅极位置处导致开口，其中所述开口暴露了所述阻挡层； 在所述NVM区域内的所述保护层之上以及所述逻辑区域内的所述阻挡层上的所述开口之内形成逻辑栅极层； 以及 平面化所述逻辑栅极层以在所述逻辑栅极位置导致逻辑栅极，其中所述平面化从所述NVM区域移除了所述保护层。
【文档编号】H01L21/8247GK104037131SQ201410061231
【公开日】2014年9月10日 申请日期:2014年2月24日 优先权日:2013年3月8日
【发明者】M·D·霍尔, M·D·施罗夫, F·K·小巴克尔 申请人:飞思卡尔半导体公司