一种霍尔混合集成电路的气密性封装结构的利记博彩app
【专利摘要】本实用新型提供霍尔混合集成电路的气密性封装结构，包括一具有安装槽的陶瓷外壳、封装于所述安装槽内的霍尔元件和CMOS调理电路、以及盖在所述安装槽的外边缘并用于气密性封装所述安装槽的镀金盖板，其中所述霍尔元件通过一金丝与陶瓷外壳连接，所述调理电路通过硅铝丝与陶瓷外売连接,所述陶瓷外売内部布设有印刷导线连接霍尔元件、CMOS调理电路和多个伸出陶瓷外壳之外的管脚。本实用新型所提供封装结构的结构紧凑，体积小（3.8mm×5.4mm×1.7mm）且为传统的单片霍尔集成电路气密性封装外売体积的76%，保证了霍尔混合集成电路气密性封装的实现。
【专利说明】一种霍尔混合集成电路的气密性封装结构
【技术领域】
[0001]本实用新型涉及霍尔混合集成电路设计领域，具体而言涉及一种高抗辐射的霍尔混合集成电路的气密性封装结构。
【背景技术】
[0002]霍尔集成电路是一种磁敏传感器，以霍尔效应原理为其工作基础的，用它们可以检测磁场及其变化，可在各种与磁场有关的场合中使用。通过霍尔集成电路将许多非电、非磁的物理量例如力、力矩、压力、应力、位置、位移、速度、加速度、角度、角速度、转数、转速等，转变成电量来进行检测和控制；同样也可以对电流、电压、功率等电量进行全隔离的测量和控制。
[0003]一种具有自主知识产权的高抗辐射霍尔混合集成电路将砷化镓单晶材料的霍尔元件芯片和硅单晶材料的CMOS调理电路芯片封装到同一只气密性封装结构中设计成为一种高抗辐射的霍尔混合集成电路，具有许多优点:结构牢固，体积小，重量轻，寿命长，安装方便，功耗小，抗辐射，耐震动，不怕灰尘、油污、水汽及盐雾等的污染或腐蚀。主要用于我国的航空、航天器上，核爆环境的控制设备、高辐射环境中的控制装置上，这些领域对霍尔集成电路的稳定性、可靠性、长寿命和高抗辐射能力(包括抗中子辐射和抗钴60 Y射线源电离辐射总剂量)的要求非常高。
实用新型内容
[0004]本实用新型目的在于提供一种改进的霍尔混合集成电路的封装结构，结构紧凑、体积小且具有较好的稳定性和可靠性。滿足了高抗辐射霍尔混合集成电路的气密性封装结构的需要。
[0005]为达成上述目的，本实用新型所采用的技术方案如下:
[0006]霍尔混合集成电路的封装结构，包括一具有安装槽的陶瓷外壳、封装于所述安装槽内的霍尔元件和CMOS调理电路、以及盖在所述安装槽的外边缘并用于气密性封装所述安装槽的镀金盖板，其中所述霍尔元件通过一金丝与陶瓷外壳连接，所述调理电路通过硅铝丝与陶瓷外売连接，所述陶瓷外売内部布设有印刷导线连接霍尔元件、CMOS调理电路和多个伸出陶瓷外壳之外的管脚。
[0007]进一步，所述霍尔元件和CMOS调理电路均以芯片形式封装在安装槽内。
[0008]进一步，所述霍尔元件、CMOS调理电路还连接有多个压焊点，压焊点还与陶瓷売内部的印刷导线和所述伸出陶瓷外壳之外的管脚连接。这种内部导线连接的设计既滿足了两只芯片的相互连接的需要，又使外売体积小、结构紧凑。
[0009]进一步，所述三端伸出陶瓷外壳之外的管脚的厚度H和宽度D分别为0.15mm和
0.5mm，相邻管脚中心之间的距离为1.27mm。
[0010]进一步，其特征在于，所述陶瓷外壳长度为5.4mm，宽度为3.8mm，厚度为1.4mm，所述安装槽内为两级阶梯式结构，其中临近所述镀金盖板一级的高度Hl为0.5_，另一级的高度H2为0.4mm。
[0011]进一步,所述安装槽内的最大长度尺寸为2.8mm,最大宽度尺寸为2.2_。
[0012]进一步，所述镀金盖板通过金锡焊料固定在所述安装槽的外边缘上进行气密性封装。
[0013]由以上本实用新型的技术方案可知，本实用新型霍尔混合集成电路的封装结构的结构紧凑、体积小(3.8mmX 5.4mmX 1.7mm)且较传统的气密性封装结构(4.5mmX6mmX 1.7mm)的体积有了大幅的减小为传统体积的76%,保证了霍尔混合集成电路气密性封装的实现。
【专利附图】
【附图说明】
[0014]图1为本实用新型较优实施例的封装结构的示意图。
[0015]图2为图1中封装结构在另一方向的结构示意图。
[0016]图3为图1中封装结构的外売尺寸图，单位为mm。
[0017]图4封装结构的内部印刷导线示意图。
【具体实施方式】
[0018]为了更了解本实用新型的技术内容，特举具体实施例并配合所附图式说明如下。
[0019]如图1、图2所示，根据本实用新型的较优实施例，霍尔混合集成电路的封装结构包括一具有安装槽的陶瓷外壳1、封装于安装槽内霍尔元件3和调理电路4、以及盖在所述安装槽的外边缘并用于封闭所述安装槽的金属盖板6，霍尔元件3和CMOS调理电路4连接，本实施例中，霍尔元件3和调理电路4均为芯片形式封装在安装槽内。霍尔元件芯片3优选为砷化镓单晶材料的霍尔元件芯片并釆用金丝2超声压焊工艺完成芯片和陶瓷外売的连接，调理电路4优选为硅单晶材料的CMOS调理电路芯片，并釆用硅铝丝5超声压焊工艺完成芯片和陶瓷外売的连接。所述陶瓷外売内部布设有印刷导线8用于连接霍尔元件、CMOS调理电路和多个伸出陶瓷外壳之外的管脚(a、b、c)。这种内部导线连接的设计既滿足了两只芯片的相互连接的需要，又使外売体积小、结构紧凑。图4中的工艺引出线9的设计保证了内部印刷导线和压焊点的镀金工艺的要求。
[0020]参考图3，管脚的另一端伸出陶瓷外壳I之外。管脚的厚度h和宽度d分别为
0.15mm和0.5mm。相邻管脚中心之间的距离为1.27mm。
[0021]本实施例中，砷化镓单晶材料的霍尔元件3和硅单晶材料的CMOS调理电路4均以芯片形式封装在安装槽内:先用银浆分配器将进口导电胶点滴在安装槽底座上，分别用真空吸头将两种芯片安装在相应位置上，再采用预固化(100°c ±5°C、0.5h、N2)和后固化(200°C ±5°C、2h、N2)工艺进行固化。
[0022]所述镀金盖板6通过金锡焊料7固定在所述安装槽的外边缘上进行气密性封装。
[0023]参考图3所示，陶瓷外壳I的长度为5.4mm，宽度为3.8mm，厚度为1.4mm，所述安装槽内为两级阶梯式结构，其中临近金属盖板6的那一级的高度Hl为0.5_，另一级的高度H2为0.4mm。安装槽内的最大长度尺寸为2.8mm,最大宽度尺寸为2.2mm。
[0024]参考图4所示，霍尔元件3、CMOS调理电路4还与多个压焊点10连接，压焊点10还与陶瓷売内部的印刷导线8和所述伸出陶瓷外壳之外的管脚连接。图中11为外売装芯片的陶瓷底层，12为外売压焊点陶瓷层，13为引出端管脚焊接点。
[0025]综上所述，本发明提供的霍尔混合集成电路的封装结构的结构紧凑，体积小(3.8mmX 5.4mmX 1.7mm)且较传统的气密性封装外売(4.5mmX6mmX 1.7mm)的体积有了大幅的减小，保证了霍尔混合集成电路气密性封装的实现。
[0026]虽然本实用新型已以较佳实施例揭露如上，然其并非用以限定本实用新型。本实用新型所属【技术领域】中具有通常知识者，在不脱离本实用新型的精神和范围内，当可作各种的更动与润饰。因此，本实用新型的保护范围当视权利要求书所界定者为准。
【权利要求】
1.一种霍尔混合集成电路的气密性封装结构，其特征在于，包括一具有安装槽的陶瓷外壳、封装于所述安装槽内的霍尔元件和CMOS调理电路、以及盖在所述安装槽的外边缘并用于气密性封装所述安装槽的镀金盖板，其中所述霍尔元件通过一金丝与陶瓷外壳连接，所述调理电路通过硅铝丝与陶瓷外売连接，所述陶瓷外売内部布设有印刷导线连接霍尔元件、CMOS调理电路和多个伸出陶瓷外壳之外的管脚。
2.根据权利要求1所述的霍尔混合集成电路的气密性封装结构，其特征在于，所述霍尔元件和CMOS调理电路均以芯片形式封装在安装槽内。
3.根据权利要求1所述的霍尔混合集成电路的气密性封装结构，其特征在于，所述霍尔元件、CMOS调理电路还连接有多个压焊点，压焊点还与陶瓷売内部的印刷导线和所述伸出陶瓷外壳之外的管脚连接。
4.根据权利要求3所述的霍尔混合集成电路的气密性封装结构，其特征在于，所述三端伸出陶瓷外壳之外的管脚的厚度H和宽度D分别为0.15mm和0.5mm，相邻管脚中心之间的距离为1.27mm。
5.根据权利要求1?4中任意一项所述的霍尔混合集成电路的气密性封装结构，其特征在于，所述陶瓷外壳长度为5.4mm,宽度为3.8mm,厚度为1.4mm,所述安装槽内为两级阶梯式结构，其中临近所述镀金盖板一级的高度Hl为0.5mm,另一级的高度H2为0.4_。
6.根据权利要求5所述的霍尔混合集成电路的气密性封装结构，其特征在于，所述安装槽内的最大长度尺寸为2.8mm,最大宽度尺寸为2.2_。
【文档编号】H01L23/04GK203553167SQ201320345525
【公开日】2014年4月16日 申请日期:2013年6月14日 优先权日:2013年6月14日
【发明者】汪建军, 李萍, 储建飞 申请人:南京中旭电子科技有限公司