与包括半导体管芯的改进封装件相关的方法和装置制造方法

与包括半导体管芯的改进封装件相关的方法和装置制造方法
【专利摘要】在一个一般方面中，一种方法可包括使用第一电镀工艺在基板上形成重新分布层以及使用第二电镀工艺在所述重新分布层上形成导电柱。所述方法可包括将半导体管芯耦合至所述重新分布层，并且可包括形成对所述重新分布层的至少一部分以及所述导电柱的至少一部分进行包封的模塑层。
【专利说明】与包括半导体管芯的改进封装件相关的方法和装置
[0001] 相关申请
[0002] 本申请要求在2013年11月27日提交的、名称为"Methods and Apparatus Related to an Improved Package Including a Semiconductor Die，'(与包括半导体管芯 的改进封装件相关的方法和装置)的美国专利申请No. 14/092, 485的优先权及权益，美国专 利申请No. 14/092,485要求在2013年4月18日提交的、名称为"Methods and Apparatus Related to an Improved Package Including a Semiconductor Die，'（与包括半导体管 芯的改进封装件相关的方法和装置)的美国临时申请No. 61/813, 514的优先权及权益，所述 两项美国专利申请全文均以引用方式并入本文中。

【技术领域】
[0003] 本说明书涉及与包括半导体管芯的改进封装件相关的方法和装置。

【背景技术】
[0004] 随着电子行业朝更小尺寸、更高效率以及更低成本的趋势发展，在包括电源管理 空间在内的多种空间中，非常需要采用集成技术来制造更小、更智能且更有效率的产品。最 高性能的器件(例如，电源器件)通常被分立地制造，而不是在集成电路（1C)工艺中被集成。 生产这样的分立器件的成本可能是使用这样的复杂工艺生产的成本的一部分，因为分立器 件中使用的掩模层通常是更复杂1C工艺中使用的掩模层的数量的一部分(例如，一半、三 分之一)。许多已知的方法使用了例如引线框架封装件和铜夹来实现集成，但是此类封装件 的缺点是成本较高、导热性能较差、电感系数较高、尺寸较大并且通常集成度较低。因此，需 要解决现有技术的缺点并提供其他新的及创新性特征的系统、方法和装置。


【发明内容】

[0005] 在一个一般方面中，一种方法可包括使用第一电镀工艺在基板上形成重新分布层 以及使用第二电镀工艺在重新分布层上形成导电柱。所述方法可包括将半导体管芯耦合至 重新分布层，并且可包括形成对重新分布层的至少一部分以及导电柱的至少一部分进行包 封的模塑层。
[0006] 在附图和以下描述中阐述了一个或多个具体实施的细节。其他特征将从描述及附 图中以及从权利要求中显而易见。

【专利附图】

【附图说明】
[0007] 图1为示意图，示出了包括集成到封装件中的若干不同部件的器件的侧剖视图。
[0008] 图2A为根据一个具体实施的器件或其一部分的侧剖视图。
[0009] 图2B为根据一个具体实施的图2A所示器件的变型或其一部分的侧剖视图。
[0010] 图2C为根据一个具体实施的图2A所示器件的另一变型或其一部分的侧剖视图。
[0011] 图3A为根据一个具体实施的另一器件或其一部分的侧剖视图。
[0012] 图3B为根据一个具体实施的图3A所示器件的变型或其一部分的侧剖视图。
[0013] 图3C为根据一个具体实施的图3A所示器件的另一变型或其一部分的侧剖视图。
[0014] 图4A为电感部件的绕组内的导体的俯视图。
[0015] 图4B为电感部件的另一绕组内的导体的俯视图。
[0016] 图5A为根据一个具体实施的又一器件或其一部分的侧剖视图。
[0017] 图5B为示意图，示出了图5A所示电容部件及半导体管芯的等效电路。
[0018] 图5C为图5A所示器件的一部分的变型的侧剖视图。
[0019] 图6A到6G为侧剖视图，示出了根据一个具体实施的例如图3A到3C所示器件的 形成。
[0020] 图7为示意图，示出了图3A和3B所示器件的变型。
[0021] 图8A到8H为示意图，示出了器件的形成的立体图。
[0022] 图9A和9B示出了图8E所示器件的剖视图。
[0023] 图10为流程图，示出了用于形成本文所述的一个或多个器件的方法。
[0024] 图11A为示意图，示出了耦合至外部块的器件的侧剖视图。
[0025] 图11B为图11A所示器件的仰视图。
[0026] 图12为示意图，示出了图1所示器件的变型的侧剖视图。
[0027] 图13A为示意图，示出了根据一个具体实施的器件或其一部分的立体图。
[0028] 图13B为示意图，示出了根据一个具体实施的具有附加工艺层的图13A所示器件 的立体图。
[0029] 图14A为示意图，示出了图13A和13B所示器件的布局视图。
[0030] 图14B示出了图14A所示器件的沿一条线的侧剖视图。
[0031] 图14C示出了图14A所示器件的沿另一条线的侧剖视图。
[0032] 图15为示意图，示出了包括在计算设备中的例如图1所示的器件。

【具体实施方式】
[0033] 图1为示意图，示出了包括集成到封装件中的若干不同部件的器件100的侧剖视 图。在一些具体实施中，器件100可称为封装器件或可称为封装件。器件100可耦合至外 部块190 (例如，印刷电路板、引线框架）或另一器件(未示出）。
[0034] 如图1所示，器件100包括设置在模塑层120与模塑层140之间的基板130。在 一些具体实施中，由于基板130设置在两个不同的模塑层120U40之间，因此基板130可称 为模塑间基板。在一些具体实施中，基板130可用作模塑层120、140之间的绝缘体。在一 些具体实施中，基板130可用作器件100的结构部件。在该具体实施中，若干半导体管芯 142U44设置在模塑层140内。在一些具体实施中，模塑层120U40可各自称为模塑件(没 有"层"字）和/或可称为模塑材料。在一些具体实施中，模塑材料可包括，或可为，模塑复 合物。因此，模塑层120、140中的一个或多个可包括模塑材料中的不止一种类型的材料(例 如，塑料、树脂、环氧树脂、酚醛树脂硬化剂、二氧化硅材料、颜料等)。
[0035] 如图1所示，模塑层120、基板130、模塑层140和外部块190沿着方向Al(还可称 为坚直方向)堆叠。模塑层120、基板130、模塑层140和外部块190可称为被包括在坚直叠 堆中。
[0036] 模塑层120、基板130、模塑层140和外部块190中的每一个沿着与方向A1大致正 交的方向A2 (还可称为水平方向或横向方向）找平（align)。方向A2沿着平面A4找平或 与平面A4平行，模塑层120、140、半导体管芯142、144、基板130和外部块190也沿着平面 A4找平。在一些具体实施中，器件100的一部分，或远离外部块190的方向（大致沿着方向 A1)，可称为顶部或向上方向。在一些具体实施中，器件100的一部分，或朝向外部块190的 方向（大致沿着方向A1)，可称为底部或向下方向。垂直于纸面向内的方向A3 (示为圆点） 沿着平面A4找平或与平面A4平行并且与方向A1和A2正交。在本文所述的具体实施中， 坚直方向垂直于如下平面：基板130沿所述平面找平(例如，平面A4)。为简单起见，在所有 图中描述的具体实施的所有各个视图中均使用方向A1、A2、A3以及平面A4。
[0037] 在图1所示的该具体实施中，器件100包括被包括在模塑层120的至少一部分中 的无源部件区域125 (还可称为无源器件区域)、耦合至基板130的至少一部分(例如，使用 基板130的至少一部分、位于其上、至少部分地设置在其内、嵌入在其内）的无源部件区域 135 (还可称为无源器件区域)，以及被包括在模塑层140的至少一部分中的互连区域145。 在无源部件区域125U35中的一个或多个中可包括的一个或多个部件(例如，无源器件）可 包括例如电容部件(例如，电容器)、电感部件(例如，电感器、变压器)、电阻部件(例如，电阻 器）和/或诸如此类。
[0038] 作为一个具体例子，在电容部件的构造或形成中，可使用基板130的至少一部分 作为集成元件(例如，电介质)来形成电容部件(未示出）。又如，电容部件(例如，薄膜电容部 件、包括共烧电介质的电容部件）的至少一部分可嵌入在基板130中。
[0039] 作为又一个具体例子，一个或多个电感部件(未示出）可形成在模塑层120的无源 部件区域125中。因此，在器件100的顶部中可包括一个或多个电感部件。在一些具体实 施中，模塑层120可包括，或可为，磁性物质的至少一部分。因此，一个或多个导体可与磁性 物质组合以形成一个或多个电感部件。在一些具体实施中，在模塑层120中集成包括磁性 物质的一个或多个部件可称为磁集成。
[0040] 尽管图1未示出，但使用一个或多个导体的一个或多个电连接(例如，过孔)可穿过 基板130形成到达例如包括在模塑层120的无源部件区域125中的电感部件。例如，可使 用穿过基板130的一个或多个过孔将形成在模塑层120的无源部件区域125中的电感部件 电连接至半导体管芯142、144、包括在无源部件区域135中的一个或多个部件和/或外部块 190中的一个或多个。
[0041] 又如，可使用基板130在无源部件区域135中形成一个或多个电容部件(未示出）。 因此，一个或多个电容部件的至少一些部分可设置在模塑层120和/或模塑层140中。作为 一个具体例子，电容部件可包括设置在模塑层120中的在基板130的第一侧上的第一电容 板(例如，由铜制成的导电板)，并且可包括设置在模塑层140中的在与基板130的第一侧相 对的基板130的第二侧上的第二电容板。设置在第一电容板与第二电容板之间的基板130 的至少一部分可用作电容部件的电介质。
[0042] 在一些具体实施中，使用基板130形成在无源部件区域135中的一个或多个部件 可用于各种功能。例如，使用基板130形成在无源部件区域135中的电容部件可用于对包 括在器件100中的半导体器件之间的通信信号进行隔离。在一些具体实施中，针对通信隔 离(例如，在相对较高电压下的隔离）使用基板130的一个或多个部件的集成可称为隔离通 信集成。
[0043] 在一些具体实施中，基板130可由被配置为在相对较高电压(例如，100V、1000V、 10,000V)下用作电介质的材料制成。在一些具体实施中，基板可为，或可包括，有机基板、聚 合物、玻璃和/或诸如此类。在一些具体实施中，基板130可为，或可包括，陶瓷材料。在一 些具体实施中，基板130可为，或可包括，例如氮化铝（A1N)、氮化硅（Si 3N4)、氧化铝（A1203) 或其衍生物、FR4、钛酸钡（BaTi0 3)和/或诸如此类。与例如纯硅相比，陶瓷材料可具有有 利的热膨胀系数（CTE)。例如，陶瓷材料(或其他基板材料）的热膨胀系数可与硅的热膨胀 系数类似，使得在相对较高的温度下器件100内的应力可得以减小。
[0044] 尽管图1未示出，但使用一个或多个导体的一个或多个电连接(例如，过孔)可穿过 基板130形成到达例如包括在模塑层120的无源部件区域135中的电容部件。例如，可使 用穿过基板130的一个或多个过孔将形成在无源部件区域135中的电容部件电连接至半导 体管芯142、144、包括在无源部件区域125中的一个或多个部件和/或外部块190中的一个 或多个。
[0045] 互连区域145可包括一个或多个互连部件，所述互连部件可为，或可包括，可用于 对器件100的多个部分进行电互连的导电部件的组合。互连区域145可包括例如一个或多 个重新分布层（RDL)(未示出）以及耦合至一个或多个重新分布层的一个或多个导电柱(未 示出）。一个或多个重新分布层和/或一个或多个导电柱可使用多种加工技术(包括沉积加 工技术、电镀加工技术、非电镀加工技术和/或诸如此类）来形成。包括在互连区域145中 的互连部件可耦合至器件100的一个或多个输入引脚和/或一个或多个输出引脚。
[0046] 如上所述，包括在互连区域145中的互连部件可用于对器件100的多个部分(例 如，包括在半导体管芯142U44中的一个或多个中的半导体器件）进行电互连。半导体管 芯142、144中的一个或多个可经由包括在互连区域145中的一个或多个导电部件电耦合至 包括在无源部件区域125、135中的一个或多个中的一个或多个无源部件。在一些具体实施 中，包括在互连区域145中的一个或多个导电部件可用于将包括在无源部件区域125U35 中的一个或多个中的一个或多个无源部件与外部块190电耦合。
[0047] 在一些具体实施中，半导体管芯142、144中的一个或多个可包括多种半导体器 件。例如，半导体管芯142U44中的一个或多个可为，或可包括，分立半导体器件。特别地， 半导体管芯142、144中的一个或多个可为，或可包括，横向取向的晶体管器件(例如，横向 金属氧化物半导体场效应晶体管（M0SFET)器件)和/或纵向取向的晶体管器件(例如，纵向 M0SFET器件)。在一些具体实施中，半导体管芯142U44中的一个或多个可为，或可包括， 双极结型晶体管（BJT)器件、二极管器件、绝缘栅双极型晶体管（IGBT)器件和/或诸如此 类。在一些具体实施中，半导体管芯142、144中的一个或多个可为，或可包括，电路，例如滤 波电路、控制器电路、驱动电路、通信电路(例如，接收器和/或发射器)和/或诸如此类。在 一些具体实施中，半导体管芯142U44中的一个或多个可为，或可包括，专用逻辑电路、组 合逻辑、现场可编程门阵列（FPGA)、专用集成电路（ASIC)。尽管图1未示出，但在一些具体 实施中，模塑层120中可包括一个或多个半导体管芯(类似于半导体管芯142、144中的一个 或多个)。在一些具体实施中，半导体管芯142和/或半导体管芯144可替代地为模组(例 如，分立器件模组、封装器件模组)。
[0048] 在一些具体实施中，器件100可用于许多不同类型的系统，例如电源管理系统、射 频（RF)系统、控制器系统、计算系统、数字和/或模拟系统等。在一些具体实施中，器件100 还可用于提供成本低且有效的扇出，在该扇出中，引脚的数量超出了硅管芯尺寸及所需间 距（pitch)所能容纳的范围。
[0049] 如图1所示，在无源部件区域125、135、互连区域145及器件100的其他部分内，多 种封装工艺和技术混杂地集成到器件100中。无源部件可集成到器件100中并在器件100 内运作，以得到改进的电/热性能以及减小的总尺寸、成本和封装阻抗。
[0050] 无源部件区域125、135和/或互连区域145中的一个或多个仅以举例的方式被示 出为被包括在器件100的具体部分中。在一些具体实施中，器件100内可包括另外的无源 部件区域和/或互连区域。在一些具体实施中，可电耦合和/或使用一个或多个绝缘体来 隔离无源部件区域和/或互连区域。
[0051] 因此，无源部件区域125、135和/或互连区域145中的一个或多个可包括在器件 100内的不同位置中。例如，无源部件区域125可设置在无源部件区域135上方。在一些具 体实施中，互连区域145可设置在半导体管芯142与半导体管芯144之间。在一些具体实 施中，模塑层120中可包括互连区域145 (或另外的互连区域)。
[0052] 如下文更详细讨论的，器件100中可包括集成的多种组合。在一些具体实施中，器 件100可不包括一种或多种不同类型的集成。例如，器件100的变型可包括无源部件区域 135和互连区域145,但不包括无源部件区域125。又如，器件100的变型可包括无源部件区 域125和互连区域145,但可不包括无源部件区域135。再如，器件100的变型可包括无源 部件区域125,但不包括无源部件区域135和互连区域145。
[0053] 如上指出的，外部块190可为例如引线框架、封装件和/或诸如此类。在一些具体 实施中，器件100 (以及下文所述的其变型)可耦合至多种其他部件。例如，器件100可耦合 至与器件100类似的另一器件。在一些具体实施中，器件100可模塑到另一部件或电路中。 在一些具体实施中，器件100可经由一根或多根接合线或其他导电部件耦合至外部块190。
[0054] 图1所示的器件100可使用多种加工技术来制成。例如，基板130的一侧上所包 括的元件可与基板130的另一侧上所包括的元件同时制成。例如，无源部件区域125的一 个或多个部分可与互连区域145和/或无源部件区域135的一个或多个部分同时形成。相 比之下，无源部件区域125的一个或多个部分可在互连区域145和/或无源部件区域135 的一个或多个部分形成之前或之后形成。下文结合例如图6A到图6G、图8A到图8H和诸如 此类讨论了与可用于制成器件100 (和/或其变型）的处理操作相关的更多细节。结合图 2A到图14C示出并描述了与图1所示的器件100及其变型相关的更多细节。
[0055] 图2A为根据一个具体实施的器件200或其一部分的侧剖视图。如图2A所示，器 件200包括耦合至基板230的多个互连部件250。在该具体实施中，互连部件250中的若 干个由重新分布层252的部分(其可称为重新分布层部分，或重新分布层的触点）及导电柱 254限定。在该具体实施中，重新分布层252设置在基板230与导电柱254 (其可称为导电 柱层）之间。互连部件250的一个或多个部分可被包括在互连区域(例如，图1所示的互连 区域145)内。在该具体实施中，尽管横截面是沿着方向A2切割的，但这些特征中的一个或 多个可被包括在沿着方向A3切割的横截面中。
[0056] 如图2A所示，互连部件250及半导体管芯242、244和246设置在器件200的模塑 层240内。换句话讲，互连部件250 (或其部分）及半导体管芯242、244和246至少部分地 设置在模塑层240内。在一些具体实施中，互连部件250和/或半导体管芯242、244和/或 246可完全设置在或者包封在模塑层240内。模塑层240为相对(或大致）平坦的层，该层 具有沿着平面B1找平(例如，沿着平面B1大致找平）的表面241以及沿着平面B2找平(例 如，沿着平面B2大致找平）的表面243 (例如，相对表面)。在一些具体实施中，半导体管芯 242、244和/或246中的一个或多个可替代地为模组(例如，分立模组、封装模组)。
[0057] 在该具体实施中，表面覆镀层256沿着平面B1设置。表面覆镀层256的部分(其 可称为表面覆镀层部分)设置在互连部件250 (例如，互连部件250的末端)与外部块290之 间。另外，表面覆镀层256的部分设置在半导体管芯244与外部块290之间。在一些具体 实施中，表面覆镀层256的部分可在互连部件250和/或半导体管芯244与外部块290之 间用作界面或耦合导体。在该示例性具体实施中，由模塑层240将表面覆镀层256与半导 体管芯242绝缘。
[0058] 在该具体实施中，互连部件250包括至少互连部件250A到250F。与互连部件250 中的每一个关联的重新分布层252、导电柱254、表面覆镀层256和/或诸如此类的部分通 常可标有标识符A到F。例如，互连部件250C包括耦合至基板230的重新分布层部分252C， 还包括耦合至重新分布层部分252C的导电柱254C。因此，导电柱254C设置在基板230与 重新分布层部分252C之间。
[0059] 如图2A所示，重新分布层252具有坚直尺寸B3 (沿着坚直方向），导电柱254具有 坚直尺寸Μ (沿着坚直方向）。在该具体实施中，重新分布层252的坚直尺寸B3小于(例 如，薄于）导电柱254中的一个或多个的坚直尺寸M。在一些具体实施中，重新分布层252 的坚直尺寸Β3可等于或大于(例如，厚于）导电柱254中的一个或多个的坚直尺寸M。在 一些具体实施中，坚直尺寸还可称为高度或厚度。在一些具体实施中，导电柱254中的一个 或多个可称为在外部块290与重新分布层252之间用作电互连。
[0060] 互连部件250可具有多种配置及功能。例如，互连部件250Α包括耦合至一对导电 柱254Α-1和254Α-2的重新分布层部分252Α。重新分布层部分252Α具有横向尺寸（其可 沿着方向Α2测量且通常可称为水平尺寸、宽度或长度)，该横向尺寸大于导电柱254Α-1和 254Α-2中的每一个的横向尺寸(其可沿着方向Α2测量)。在该具体实施中，重新分布层部分 252Α的横向尺寸以及导电柱254Α-1和254Α-2中的每一个的横向尺寸可沿着坚直方向Α1 大致一致(例如，恒定)。在一些具体实施中，重新分布层部分252Α的沿着方向A3的横向尺 寸可不同于导电柱254Α-1和254Α-2中的一个或多个的沿着方向A3的横向尺寸。
[0061] 互连部件250Α在平面Β1与平面Β2之间延伸，使得互连部件250Α具有直接耦合 至基板230的第一末端以及直接耦合至表面覆镀层256的第二末端。如图2Α所示，互连部 件250中的若干个在平面Β1与平面Β2之间延伸，使得互连部件250的第一末端直接耦合 至基板230,其第二末端直接耦合至表面覆镀层256。
[0062] 又如，互连部件250Β包括耦合至导电柱254Β的重新分布层部分252Β。在该互连 部件250Β中，重新分布层部分252Β的横向尺寸大约等于导电柱254Β的横向尺寸。因此， 互连部件250Β沿着坚直方向Α1具有大致一致(例如，恒定）的横向尺寸。在一些具体实施 中，互连部件250Β的横向尺寸可沿着坚直方向从平面Β1到平面Β2变化(例如，逐渐变小)， 或者反之亦然。
[0063] 又如，互连部件250C包括耦合至导电柱254C的重新分布层部分252C。在该互连 部件250C中，重新分布层部分252C(或其一部分)的横向尺寸(例如，宽度)大于导电柱254C 的横向尺寸。
[0064] 如图2A所示，互连部件250D包括重新分布层部分252D。互连部件250D直接耦 合至半导体管芯246。特别地，互连部件250D可耦合至包括在半导体管芯246中的一个或 多个导体。在该实施方案中，除互连部件250D外，还有多个互连部件也耦合至半导体管芯 246 (例如，设置在半导体管芯246与基板230之间）。
[0065] 互连部件250E包括重新分布层部分252E及导电柱254E。导电柱254E耦合至表 面覆镀层部分256E。如图2A所示，除耦合至互连部件250E外，表面覆镀层部分256E还耦 合至半导体管芯244的底部表面(例如，半导体管芯244的底部)。在一些具体实施中，耦合 至表面覆镀层部分256E的半导体管芯244的底部表面可与包括在半导体管芯244中的纵 向半导体器件(例如，纵向M0SFET器件)的漏极部分相关联。因此，互连部件250E可经由表 面覆镀层部分256E电耦合至纵向半导体器件的漏极部分（或触点）。纵向半导体器件的源 极部分(或触点）可设置在半导体管芯244的相对侧(例如，顶部表面）上。
[0066] 互连部件250F包括重新分布层部分252F及导电柱254F。如图2A所示，除耦合至 互连部件250E外，重新分布层部分252F还耦合至半导体管芯242的顶部表面。在一些具 体实施中，重新分布层部分252F可电耦合至包括在半导体管芯242中的半导体器件(例如， 横向取向的半导体器件(例如横向式M0SFET器件)）。在该具体实施中，外部块290 (或其一 部分)可经由互连部件250F电耦合至与半导体管芯242的底部表面相对的半导体管芯242 的顶部表面，所述底部表面面向外部块290。
[0067] 在一些具体实施中，重新分布层252、导电柱254和/或表面覆镀层256可由金属 (例如钛、铜、铝和/或诸如此类)形成。在一些具体实施中，导电柱254可包括例如纳米粒子 铜焊接合，或者可使用例如纳米粒子铜焊接合来形成。在一些具体实施中，重新分布层252 和/或导电柱254中的一个或多个可使用例如电镀工艺来形成。相似地，表面覆镀层256 可由金属形成，并可使用电镀工艺来形成。在一些具体实施中，表面覆镀层256可使用例如 溅射工艺(例如，钛/铜溅射工艺）来形成。
[0068] 如图2A所示，使用两层导体--重新分布层252和导电柱254--来形成互连部 件250。在一些具体实施中，互连部件250中的一个或多个可使用不止两层导体来形成。例 如，互连部件可包括重新分布层、耦合至重新分布层的第一导电柱层以及耦合至第一导电 柱层的第二导电柱层，使得第一导电柱层设置在重新分布层与第二导电柱层之间。
[0069] 图2B为图2A所示器件200的变型或其一部分的侧剖视图。在该具体实施中，重 新分布层252为第一重新分布层252,器件200包括第二重新分布层253。第一重新分布层 252的部分可称为第一重新分布层部分(例如，第一重新分布层部分252G)，第二重新分布 层252的部分可相似地称为第二重新分布层部分。在该具体实施中，第二重新分布层253 包括第二重新分布层部分253A以及第二重新分布层部分253B。在一些具体实施中，第二重 新分布层部分253A可为第二重新分布层253的第一部分253A，第二重新分布层部分253B 可为第二重新分布层253的第二部分253B。
[0070] 第二重新分布层253可具有不同于(例如，小于、大于)第一重新分布层252的表面 积(例如，在平面图中观察或沿着方向A1观察时的覆盖面积或外部轮廓）的表面积(例如， 在平面图中观察或沿着方向A1观察时的覆盖面积或外部轮廓)。在一些具体实施中，第二 重新分布层253可具有与第一重新分布层252的表面积(或覆盖面积）等同或相同的表面 积(或覆盖面积)。在一些具体实施中，第二重新分布层253可具有不同于第一重新分布层 252的图案(例如，相比于第一重新分布层252的图案具有更高的密度、在一些尺寸上偏移、 具有更低的密度、具有不同的形状）的图案。在一些具体实施中，第二重新分布层253可具 有与第一重新分布层252的图案等同或相同的图案。
[0071] 如图2B所示，第二重新分布层部分253B设置在第一重新分布层252与半导体管 芯244之间。在该具体实施中，第二重新分布层部分253A设置在第一重新分布层部分252E 与导电柱254E之间。因此，第二重新分布层253 (或其一部分)设置在第一重新分布层252 与导电柱254之间。
[0072] 在该具体实施中，第二重新分布层部分253B与器件200的特定元件相关联。特别 地，第二重新分布层部分253B与半导体管芯244以及与第一重新分布层部分252G相关联。 相似地，第二重新分布层部分253A与器件200的特定元件相关联。特别地，第二重新分布 层部分253A与导电柱254E以及第一重新分布层部分252E相关联。
[0073] 在一些具体实施中，第二重新分布层253或其一部分可与不止一个或不止两个元 件(例如，管芯和导电柱)相关联。在一些具体实施中，第二重新分布层253的多个部分可与 单个元件(例如，管芯、模组、柱）相关联。
[0074] 如图2B所不，第一重新分布层部分252E、第二重新分布层部分253A和导电柱 254E (以及表面覆镀层部分256E)限定叠堆(例如，坚直叠堆)。相比之下，第一重新分布层 部分252F和导电柱254F限定叠堆(例如，坚直叠堆)，而无需居间的第二重新分布层或其部 分。
[0075] 在该具体实施中，第一重新分布层252和第二重新分布层部分253B可具有大于第 一重新分布层252自身的坚直尺寸B3的坚直尺寸B5(或厚度)。在一些具体实施中，第一重 新分布层252的一部分的坚直尺寸可不同于第一重新分布层252的另一部分的坚直尺寸。 因此，尽管未示出，但在一些具体实施中，例如重新分布层部分252D的坚直尺寸B3可等于 或大于重新分布层部分252F与第二重新分布层部分253B的组合的坚直尺寸B5。
[0076] 在一些具体实施中，第二重新分布层253不是恒定或一致的，而是可具有第一部 分，所述第一部分具有不同于(例如，小于、大于）第二重新分布层253的第二部分的坚直尺 寸。例如，第二重新分布层部分253A可具有不同于第二重新分布层部分253B的坚直尺寸 的坚直尺寸。
[0077] 在该具体实施中，第二重新分布层253的坚直尺寸B6小于第一重新分布层252的 坚直尺寸B3。在一些具体实施中，第二重新分布层253的坚直尺寸B6可大于或等于第一重 新分布层252的坚直尺寸B3。
[0078] 在一些具体实施中，一个重新分布层的坚直尺寸可被限定，使得元件的表面相对 于基板230的距离可被限定。例如，重新分布层253的坚直尺寸B6可被限定，使得组合坚 直尺寸B5导致半导体管芯244的一个表面(例如，底部表面、顶部表面）与基板230相距指 定距离。因此，重新分布层253的坚直尺寸B6可被限定，使得组合坚直尺寸B5导致半导体 管芯244的该表面与基板230相距更远或者与外部块290相距更近。
[0079] 在一些具体实施中，多个重新分布层的坚直尺寸(或厚度）可被限定，使得第一元 件的表面相对于基板230的第一距离可相对于第二元件的表面相对于基板230的第二距离 被限定。例如，如图2B所不，包括第一分布层部分252G、第二分布层部分253B和半导体管 芯244的叠堆可具有大于包括第一分布层部分252F和半导体管芯242的叠堆的坚直尺寸 (未标记）的坚直尺寸（或厚度）（未标记)。因此，较之于不具有第二分布层部分253B的情 况下可能的，半导体管芯244的底部表面可与基板230相距更远(并且半导体管芯244可更 薄)。
[0080] 尽管未示出，但在一些具体实施中，第二重新分布层可被限定(例如，在第一重新 分布层252与半导体管芯242之间），使得较之于不具有第二分布层253 (或其部分）的情 况，半导体管芯242的底部表面与基板230之间的距离可更接近半导体管芯244的底部表 面与基板230之间的距离。尽管半导体管芯242和半导体管芯244的坚直尺寸(或厚度)存 在差异，但依然可实现这一点。在一些具体实施中，第二重新分布层253的使用可使得能实 现半导体管芯242和半导体管芯244 (或其他部件)的坚直尺寸(或厚度)的差异。这种对距 离的操纵可方便封装过程以及使用例如模塑层240的包封或至少部分包覆(或四周包覆)。
[0081] 在一些具体实施中，重新分布层的坚直尺寸可被限定，使得元件的厚度(相对于另 一个元件)可被限定。例如，半导体管芯244的坚直尺寸或厚度可被限定，使得图2B所示的 半导体管芯244的坚直尺寸或厚度可小于图2A所示的半导体管芯244的坚直尺寸或厚度。 另外，第二重新分布层253的使用可使得能实现图2B所示的半导体管芯244的厚度的减 小，而半导体管芯244仍与表面覆镀层256接触(或暴露于表面覆镀层256)。可在器件200 的总厚度保持不变且半导体管芯244的表面覆镀有表面覆镀层256的情况下，实现这一点。 换句话讲，第二重新分布层253可用作垫片，该垫片可补偿(或允许)更薄的半导体管芯244 (其可为分立器件，例如M0SFET器件)。出于半导体管芯244的性能目的，可能希望更薄的 半导体管芯244。在一些具体实施中，半导体管芯244的坚直尺寸或厚度可小于或等于半导 体管芯242 (其在该具体实施中为埋设的）的坚直尺寸或厚度。在一些具体实施中，半导体 管芯244的坚直尺寸或厚度可大于半导体管芯242的坚直尺寸或厚度。
[0082] 尽管图2B未示出，但器件200中可包括不止两个重新分布层。所述不止两个重新 分布层中的两个或更多个可具有相同或不同的坚直尺寸或厚度。
[0083] 图2C为根据一个具体实施的图2A所示器件200的另一变型或其一部分的侧剖视 图。如图2C所示，重新分布层252为第一重新分布层252,器件200包括第二重新分布层 257。第一重新分布层252的部分可称为第一重新分布层部分(例如，第一重新分布层部分 252F)，第二重新分布层257的部分可相似地称为第二重新分布层部分。在该具体实施中， 第二重新分布层257包括第二重新分布层部分257A到257E。
[0084] 在器件200的这种变型中，第一重新分布层部分257C到257E耦合至第二重新分 布层部分252D。因此，第二重新分布层部分257C到257E中的每一个的宽度(或横向尺寸(例 如，横向横截面尺寸））小于第一重新分布层部分252D的宽度。第一重新分布层部分257A 到257E可被配置为与半导体管芯246的触点图案相匹配或对应。
[0085] 第二重新分布层257可被限定以方便半导体管芯246在器件200内的耦合(例如， 接合)。例如，部分257A到257E的纵横比(或尺寸)可被配置为方便半导体管芯246到第二 重新分布层257的焊接(通过焊料的表面张力）。在一些具体实施中，第二重新分布层部分 257A到257E的相对较小的纵横比(或尺寸)可使得能在部分257A到257E之间不短路的情 况下实现焊接。第一重新分布层252可具有倘若第二重新分布层部分257A到257E的尺寸 可相对较小(且为电阻性的）便可促进电流或电流传导(例如，低电阻）的尺寸。
[0086] 此外，第一重新分布层252的坚直尺寸B3 (或厚度）可大于第二重新分布层257 的坚直尺寸B7 (或厚度)。第一重新分布层252的坚直尺寸B3可大于第二重新分布层257 的坚直尺寸B7以促进与第二重新分布层257相关的电流(例如，低电阻)。在一些具体实施 中，第一重新分布层252的坚直尺寸B3可小于或等于第二重新分布层257的坚直尺寸B7。 [0087] 第二重新分布层257可被限定以消除与半导体管芯246相关的晶片级处理。例 如，在一些具体实施中，半导体管芯246在晶片级处理期间可包括多个不同的层，所述多个 不同的层包括例如焊料和导电柱。在第一重新分布层252上形成第二重新分布层257可消 除(或降低)在晶片级形成所述多个不同的层中的一个或多个(包括例如导电柱)的需求。在 一些具体实施中，图2B示出的特征可与图2C中包括的特征相组合。
[0088] 在一些具体实施中，坚直尺寸B3和/或坚直尺寸B7可相对较薄以容纳相对较厚 的半导体管芯。例如，第一重新分布层252的坚直尺寸B3和/或第二重新分布层254的坚 直尺寸B7可相对较薄，使得半导体管芯246可厚于例如图2A到2C所示的。
[0089] 图3A为根据一个具体实施的另一器件300或其一部分的侧剖视图。如图3A所 不，器件300包括设置在位于基板330的侧C1 (例如，第一侧）上的模塑层360内的电感部 件370。互连部件350和半导体管芯342、344设置在位于器件300的基板330的侧C2 (例 如，第二侧)上的模塑层340内。因此，器件300包括基板330的侧C1上的磁集成以及基板 330的侧C2上的互连集成。在一些具体实施中，可不包括互连集成，使得独立式电感部件可 使用磁集成来形成。
[0090] 器件300内的磁集成的使用可以所希望的方式降低器件300的总尺寸和复杂度。 在一些功率转换电路中，例如诸如电感器和变压器的电感部件(例如，磁性部件）的使用相 对常见。但是，通过如本文所述提供集成在器件300内的封装内磁性件，整体解决方案尺寸 得以减小，同时性能、成本和复杂度均可以所希望的方式得以改进。
[0091] 器件300中的互连部件350中的若干个由重新分布层352的部分(其可称为重新 分布层部分)及导电柱354限定。互连部件350的一个或多个部分可被包括在互连区域(例 如，图1所示的互连区域145)内。在图3A中，表面覆镀层356设置在器件300与外部块 390之间。
[0092] 电感部件370可包括若干层嵌入到模塑层360内的导体。特别地，电感部件370 可包括底部重新分布层372、导电柱374 (其可称为导电柱层）以及顶部重新分布层376。因 此，导电柱374可设置在底部重新分布层372与顶部重新分布层376之间。底部重新分布 层372、导电柱374以及顶部重新分布层376可共同限定电感部件370的绕组371。电感部 件370的绕组371的处于器件300的横截面平面的平面之外的部分在该实施方案中以虚线 示出。
[0093] 模塑层360的至少一部分361可包括磁性物质，该磁性物质用作电感部件370的 磁芯。在一些具体实施中，用作磁芯的模塑层360的部分361可称为磁芯部分。因此，由电 感部件370限定的绕组371可绕着模塑层360的磁芯部分设置。
[0094] 模塑层360的部分361 (其用作磁芯）中包括的磁性物质可包括例如铁磁材料、磁 化的纳米粒子材料、金属(例如，铁、锌、钴、锰）和/或诸如此类。在一些具体实施中，磁性 物质可嵌入到模塑层360内（例如，悬浮于模塑层360内）。在一些具体实施中，如果使用纳 米粒子材料，则纳米粒子可涂覆在绝缘材料(例如碳）中，使得纳米粒子中的每一个可与其 他纳米粒子大致隔离。在一些具体实施中，纳米粒子可具有大约10纳米（nm)至lOOnm(例 如，40nm、50nm、75nm)的尺寸(例如，平均尺寸、目标尺寸)。在一些具体实施中，纳米粒子可 具有小于l〇nm和/或大于lOOnm的尺寸(例如，平均尺寸、目标尺寸）。
[0095] 纳米粒子可用于形成相对高效的磁芯。在一些具体实施中，用作磁芯的纳米粒子 可在能量密度方面优于例如常规铁氧体材料。这可通过在绕组371内使用相对较多的匝 数，在小体积内得到相对较大的电感。绕组371可将相对较多的匝数与相对较低的阻抗相 结合，这可导致相对高效的电感器和/或变压器。
[0096] 在一些具体实施中，模塑层360的部分361可使用溉射技术、沉积技术、模塑技术、 蒸发物质、包括纳米粒子的液体混合物和/或诸如此类来形成。在一些具体实施中，磁力可 用于对用于形成模塑层360的部分361的物质(例如，磁性物质或混合物）进行分离。
[0097] 在一些具体实施中，磁性物质可在沉积室(例如溅射室）中形成为纳米粒子。在一 些具体实施中，纳米粒子可为用于形成模塑层360的部分361的磁性物质的起始结构基础。
[0098] 在一些具体实施中，模塑层360的部分361可包括多种浓度的磁性物质(例如，纳 米粒子)。例如，模塑层360的部分361可包括具有随深度(沿着坚直方向A1)变化或者沿 着水平方向（沿着水平方向A2和/或A3)变化的浓度(例如，渐变浓度）的磁性物质。在一 些具体实施中，部分361内的磁性物质的浓度可大于或等于50% (例如，60%、75%、90%、99%、 100%)。在一些具体实施中，模塑层360的部分361内的纳米粒子的浓度可小于50%。
[0099] 在一些具体实施中，模塑层360的部分361可包括材料的多个层(例如，子层)。例 如，部分361可包括磁性材料(例如，包括磁性物质的材料）和非磁性材料(例如，隔离层）的 交替层(或交错层)。在一些具体实施中，通过将模塑层360的部分361递增地形成于磁性 层之间具有隔离层的层中，可显著降低在形成期间可产生的涡电流。
[0100] 如上所述，模塑层360可包括模塑件的多个层（或子层）或者模塑层360的多个部 分。例如，底部重新分布层372可设置在模塑层360的第一部分(或第一子层）内，导电柱 374可设置在模塑层360的第二部分（或第二子层）中，顶部重新分布层376可设置在模塑 层360的第三部分(或第三子层)中。在一些具体实施中，模塑层360的第一部分、第二部分 和/或第三部分可由相同材料制成。在一些具体实施中，模塑层360的第一部分、第二部分 或第三部分中的一个或多个可由不同材料制成。在一些具体实施中，模塑层360的第一部 分、第二部分或第三部分中的一个或多个可使用不同方法和/或使用不同处理步骤形成。
[0101] 例如，模塑层360的第一部分可由不包括磁性物质的材料在第一处理步骤期间形 成，模塑层360的第二部分可由包括磁性物质的材料在第二处理步骤期间（继第一处理步 骤之后）形成。模塑层360的第三部分可由第一部分或第二部分的相同材料在第三处理步 骤期间形成。在一些具体实施中，模塑层360的第三部分可由与第一部分和/或第二部分 所使用的材料不同的材料形成。
[0102] 在一些具体实施中，模塑层360的第一、第二和第三部分可以顺次的方式形成。例 如，模塑层360的第一部分可连同底部重新分布层372的形成一起形成，模塑层360的第二 部分可连同导电柱374的形成一起形成，模塑层360的第三部分可连同顶部重新分布层376 的形成一起形成。下文讨论了与电感部件的形成相关的更多细节。
[0103] 图4A为电感部件的绕组471内的导体的俯视图。绕组471被示出为不具有绕着 绕组471设置的模塑层，使得绕组471中包括的导体可易于示出。图4A所示的绕组471可 与图3A或图3B所示的绕组371类似。如图4A所示，绕组471包括在底部重新分布层462 (以交叉影线示出）内所包括的导体、导电柱464以及在顶部重新分布层466 (以斜线示出） 内所包括的导体。
[0104] 多种配置的绕组可形成在不同于图4A所示的电感部件的电感部件内。例如，绕组 可使用一个重新分布层内的导体来形成，所述导体具有一个或多个直角、一个或多个弯曲 部分和/或诸如此类。在一些具体实施中，绕组沿着纵轴(例如沿着图3A或图3B所示的方 向A1)和/或横轴(沿着图3A或图3B所示的方向A2或A3)可具有蜗旋形状或螺旋形状。
[0105] 重新参见图3A，在一些具体实施中，模塑层360的部分361可具有大于绕组371的 横向尺寸(沿着方向A2和/或八3)的总横向尺寸(沿着方向A2和/或八3)。在一些具体实 施中，模塑层360的部分361可具有小于或等于绕组371的横向尺寸（沿着方向A2和/或 A3)的横向尺寸(沿着方向A2和/或八3)。在部分361在横向尺寸上延伸超出绕组371的 具体实施中，磁回路可闭合并且磁通线可保持在部分361内，这可能是所希望的。
[0106] 尽管图3A未示出，但在一些具体实施中，模塑层360内可形成不止一个绕组(与绕 组371类似)。在一些具体实施中，所述多个绕组可彼此电耦合。在一些具体实施中，绕组可 (例如，经由磁通量)磁耦合以形成例如变压器。绕组可绕着相邻磁芯部分彼此相邻放置，使 得分别与绕组相关的磁通线可通过彼此而同时相对地电隔离。在一些具体实施中，绕组可 彼此既电绝缘又磁绝缘。尽管未示出，但在一些具体实施中，绕组之间的电隔离可通过将第 一绕组(及磁芯）设置在基板330的侧C1上以及将第二绕组(及磁芯）设置在基板330的侧 C2上来实现。因此，来自例如第一绕组的磁通线可通过基板330并且可通过第二绕组(及磁 芯)。
[0107] 在一些具体实施中，可形成多个绕组，使得绕组的至少一些部分在相同水平面(例 如，平面A4)内位于彼此侧面。在一些具体实施中，多个绕组可坚直地一个叠一个地形成， 使得所述多个绕组沿着坚直方向A1坚直地堆叠。
[0108] 在图3A所示的该具体实施中，绕组371通过基板过孔331和基板过孔332 (还可 称为导电过孔)电耦合至互连部件350A和互连部件350B。基板过孔331、332穿过基板330 而形成。基板过孔331和基板过孔332可包括导电材料(例如金属）。在该具体实施中，绕 组371使用互连部件350A、350B以及基板过孔331、332电耦合至外部块390。在一些具体 实施中，绕组371可电耦合至在模塑层340和/或模塑层360中所包括的一个或多个部件。 例如，在一些具体实施中，绕组371可电耦合至在模塑层340和/或模塑层360中所包括的 一个或多个半导体管芯。
[0109] 导电柱374可具有坚直尺寸C3 (沿着坚直方向A1)，坚直尺寸C3可称为厚度或高 度，大于底部重新分布层372的坚直尺寸C4以及大于顶部重新分布层376的坚直尺寸C5。 在一些具体实施中，坚直尺寸C3可等于或小于坚直尺寸C4和/或等于或小于坚直尺寸C5。 底部重新分布层372的坚直尺寸C4和/或顶部重新分布层376的坚直尺寸C5可与重新分 布层352的坚直尺寸C6相同或不同(例如，大于、小于)。导电柱374的坚直尺寸C3可与导 电柱354的坚直尺寸C7相同或不同(例如，大于、小于)。
[0110] 在一些具体实施中，如果器件300包括多个绕组，则所述多个绕组中的两个或更 多个可具有相同或不同的匝数。例如，第一绕组可具有第一匝数，第二绕组可具有不同于第 一匝数的第二匝数。另外，所述多个绕组中的两个或更多个可具有相同或不同的尺寸(例 如，高度(总高度)、横向尺寸（总横向尺寸)、长度(总长度)、导体横截面尺寸、芯尺寸(或体 积）等)。
[0111] 在一些具体实施中，底部重新分布层372、导电柱374和/或顶部重新分布层376 可由金属(例如铜、铝和/或诸如此类）形成。在一些具体实施中，底部重新分布层372、导 电柱374和/或顶部重新分布层376可使用例如电镀工艺来形成。
[0112] 如图3A所示，绕组371使用三层导体--底部重新分布层372、导电柱374和顶部 重新分布层376--来形成。在一些具体实施中，一个或多个绕组(例如，绕组371)可使用 不止三层导体来形成。在一些具体实施中，如果器件300包括多个绕组，则所述多个绕组中 的两个或更多个可包括相同或不同层的导体(还可称为导体层）。
[0113] 在一些具体实施中，半导体管芯342、344中的一个或多个可为模组(例如，分立器 件模组、封装器件模组)。因此，模组可接合至(例如，耦合至）重新分布层352。
[0114] 图3B为根据一个具体实施的图3A所示器件300的变型或其一部分的侧剖视图。 电感部件370的处于横截面平面之外的元件以虚线示出。
[0115] 在该具体实施中，从图3A所示的电感部件改造了电感部件370。电感部件370不 使用导电柱374和顶部重新分布层376来形成，而是使用若干线材377来形成。如图3B所 示，重新分布层372 (在结合图3A所示的具体实施进行讨论时，其称为底部重新分布层）限 定或包括焊盘372A、372B，线材377中的至少一些可耦合(例如，接合、焊接）至焊盘372A、 372B。因此，线材377和重新分布层372共同限定电感部件370的绕组371。
[0116] 在一些具体实施中，线材377可为例如接合线、盘绕线、铜夹和/或诸如此类。在 一些具体实施中，线材377中的一个或多个可限定一个或多个回路。在一些具体实施中，线 材377中的一个或多个可具有与图3B所示不同的形状。在一些具体实施中，线材377中的 一个可具有与图3B所示的线材377中的另一个不同的形状或横截面。
[0117] 在一些具体实施中，重新分布层372中可包括比图3B所示更多的焊盘或更少的焊 盘。在一些具体实施中，焊盘372A、372B可具有相同或不同的表面积(例如，覆盖面积，外部 轮廓）和/或体积。在一些具体实施中，可将一个或多个另外的重新分布层（未示出）堆叠 (例如，坚直地堆叠）在重新分布层372的一个或多个部分上。
[0118] 在一些具体实施中，不同的无源元件(例如，电阻元件）可代替(或连同）电感部件 370被包括在器件300中。在此类具体实施中，所述不同的无源元件可使用多种材料(例如 线材、铜夹、接合材料、多晶硅和/或诸如此类）来形成。
[0119] 图4B为电感部件的绕组471B内的导体的俯视图。绕组471B被示出为不具有绕着 绕组471B设置的模塑层，使得绕组471B中包括的导体可易于示出。图4B所示的绕组471B 可与图3A或图3B所示的绕组371类似。如图4B所示，绕组471B包括在重新分布层472B (例如，底部重新分布层）（以交叉影线示出）中所包括的导体以及线材477B (例如，线状导 体）（以斜线示出）。
[0120] 多种配置的绕组可形成在不同于图4B所示的电感部件的电感部件内。例如，绕组 可使用一个重新分布层内的导体来形成，所述导体具有一个或多个直角、一个或多个弯曲 部分和/或诸如此类。在一些具体实施中，线材477B沿纵轴和/或横轴可具有多种蜗旋形 状和/或螺旋形状。
[0121] 图3C为根据一个具体实施的图3A所示器件的另一变型或其一部分的侧剖视图。 在该具体实施中，第一芯片378 (还可称为第一模组)和第二芯片379 (还可称为第二模组） 被包括在器件300的侧C1上。第一芯片378耦合至(例如，接合至）重新分布层373,第二 芯片耦合至(例如，接合至）重新分布层372。重新分布层372包括焊盘372C、焊盘372D和 焊盘372E。重新分布层373包括焊盘373A和焊盘373B。重新分布层373设置在重新分布 层372上，使得重新分布层372设置在重新分布层373与基板330之间。焊盘373A设置在 焊盘372C上(或耦合至焊盘372C)，焊盘373B耦合至焊盘372D。
[0122] 在该具体实施中，第一芯片378具有小于第二芯片379的厚度的厚度。在一些具 体实施中，第一芯片378的厚度可与第二芯片379的厚度相同。在一些具体实施中，第一芯 片378的尺寸可与第二芯片379的尺寸不同或相同。在一些具体实施中，模塑层360(或其 至少一部分）可任选地从图3C所示的器件300中省去。
[0123] 在一些具体实施中，少于两个的芯片可耦合至侧C1上的一个或多个重新分布层 (例如，重新分布层372)。在一些具体实施中，第一芯片378和/或第二芯片379可为，或可 包括，模组。在一些具体实施中，第一芯片378和/或第二芯片379可为，或可包括，分立器 件(例如，M0SFET器件、电感器、无源部件和/或诸如此类)。
[0124] 图5A为根据一个具体实施的又一器件500或其一部分的侧剖视图。如图5A所示， 器件500包括电容部件580,电容部件580具有设置在基板530的侧E1 (例如，第一侧）上 的模塑层560内的电容板582。互连部件550和半导体管芯542、544设置在器件500的基 板530的侧E2 (例如，第二侧）上的模塑层540内。在一些具体实施中，电容板582可为形 成在基板530的侧E1上的重新分布层的(例如，该重新分布层中所包括的）一部分。
[0125] 图5A中的互连部件550中的若干个由重新分布层552的部分(其可称为重新分布 层部分）及导电柱554限定。互连部件550的一个或多个部分可被包括在互连区域(例如， 图1中所不的互连区域145)内。表面覆镀层556可设置在器件500与外部块590之间。
[0126] 如图5A所示，电容部件580包括由电容板582、重新分布层部分552A以及设置在 电容板582与重新分布层部分552A之间的基板530限定的电容器CAP1。电容板582用作 电容器CAP1的第一电容板，重新分布层部分552A用作电容器CAP1的第二电容板，基板530 用作电容器CAP 1的电介质。因此，电容器CAP 1将基板530用作电介质，且具有设置在基板 530的一侧(例如，侧E1)上的至少一部分以及设置在基板530的相对侧(例如，侧E2)上的 另一部分。
[0127] 在该具体实施中，电容部件580包括由电容板582、重新分布层部分552B以及设置 在电容板582与重新分布层部分552B之间的基板530 (以类似于CAP1的方式)限定的电容 器CAP2 (S卩，第二电容器)。因此，电容器CAP2将基板530用作电介质，且具有设置在基板 530的一侧(例如，侧E1)上的至少一部分以及设置在基板530的相对侧(例如，侧E2)上的 另一部分。
[0128] 在该具体实施中，电容器CAP1和电容器CAP2共用电容板582。换句话讲，电容器 CAP1和电容器CAP2包括共同的电容板一电容板582。尽管图5A未示出，但在一些具体实 施中，电容器CAP1和电容器CAP2可包括位于基板530的侧E1上的不同电容板。
[0129] 图5B为示意图，示出了图5A所示电容部件580及半导体管芯542、544的等效电 路。如图5B所示，包括串联的电容器CAP1和电容器CAP2的电容部件580设置在半导体管 芯542与半导体管芯544之间。该示意图还示出了与电容器CAP1和CAP2并联的第二组电 容器CAP3和CAP4。
[0130] 电容部件580可用于半导体管芯542与半导体管芯544之间的信号隔离。换句话 讲，电容部件580可用于隔离半导体管芯542、544之间的信号。在一些具体实施中，信号可 包括信号脉冲、模拟信号(使用抽取技术生成)、相对较高频率的信号、相对较低频率的信号 和/或诸如此类。在一些具体实施中，用于信号隔离的一个或多个电容部件的集成可称为 隔离集成。
[0131] 在一些具体实施中，半导体管芯542和/或半导体管芯544可包括多种半导体器 件和/或电路。在一些具体实施中，半导体管芯542可包括例如驱动电路，半导体管芯544 可包括例如比较器电路。驱动电路可被配置为使用单向通信经由电容部件580与比较器电 路通信。在一些具体实施中，器件500的变型中可包括经由类似于电容部件580的一个或 多个电容部件的双向通信。换句话讲，在一些具体实施中，器件500中可包括并联及串联的 多个电容器。
[0132] 重新参见图5A，在一些具体实施中，基板530可为，或可包括，例如氮化铝（A1N)、 氮化硅（Si 3N4)、氧化铝（A1203)或其衍生物、FR4和/或诸如此类。在一些具体实施中，基板 530的可称为厚度或高度的坚直尺寸D1 (沿着坚直方向A1)可小于(例如，薄于)模塑层540 的坚直尺寸D2和/或模塑层560的坚直尺寸D3。在一些具体实施中，可针对电容器CAP1、 电容器CAP2和/或电容器CAP1与电容器CAP2的组合电容的目标电容值来配置基板530的 坚直尺寸D1。在一些具体实施中，基板530的坚直尺寸D1可大约等于或小于坚直尺寸D2 和/或坚直尺寸D3。在一些具体实施中，基板530可具有可针对目标电容值而减薄或增大 的坚直尺寸。
[0133] 尽管在该实施方案中被不出为包括串联电容器，但形成在器件500内的一个或多 个电容部件可包括并联的两个或更多个电容器和/或串联的两个或更多个电容器。尽管图 5A中未示出，但器件500可包括在基板530的侧E1和/或侧E2上的磁集成。在此类具体 实施中，电容部件580 (或其变型）可使用例如重新分布层、一个或多个导电柱和/或诸如 此类来电耦合至基板530的侧E1上和/或侧E2上的磁性部件。在一些具体实施中，器件 500可包括在基板530的侧E1上的互连集成。在一些具体实施中，器件500可使例如基板 530的侧E2不包括互连集成。
[0134] 尽管图5A中未示出，但在一些具体实施中，包括在器件500中的电容部件可被配 置为具有通过导电过孔耦合至重新分布层552的电容器(例如，单个电容器)。在此类具体 实施中，电容器CAP1或电容器CAP2可被去除。在此类具体实施中，形成在基板530内（例 如，穿过基板530形成）的导电过孔可具有耦合至(例如，直接耦合至）电容板582的第一末 端并且可具有耦合至(例如，直接耦合至）重新分布层552的第二末端。
[0135] 尽管图5A或5B中未示出，但在一些具体实施中，电容部件580 (或其变型）可用 于包括在器件500中的半导体器件(例如，电路)与器件500外部的半导体器件(例如包括在 外部块590中或耦合至外部块590的电路)之间的信号隔离。在此类具体实施中，穿过模塑 层540的整体设置的互连部件(例如图3A到3C所示的互连部件350B)可电耦合至电容部 件 580。
[0136] 尽管图5A中未示出，但在一些具体实施中，可形成多个电容部件，使得所述电容 部件的至少一些部分在相同水平面(例如，平面A4)内位于彼此侧面。在一些具体实施中， 多个电容部件可坚直地一个叠一个地形成，使得电容部件沿着坚直方向A1坚直地堆叠。
[0137] 在一些具体实施中，电容板582、导电柱554和/或重新分布层552可由金属(例如 铜、铝和/或诸如此类)形成。在一些具体实施中，电容板582、导电柱554和/或重新分布 层552可使用例如电镀工艺来形成。
[0138] 图5C为图5A所示器件500的一部分的变型的侧剖视图。如图5A所示，器件500 包括具有嵌入到基板内的至少一部分的电容部件CAPM。尽管未标记，但电容部件CAPM包 括多个(至少一对）电容板(还可称为电极）以及设置在电容板之间的电介质(还可称为电介 质层)。电容部件CAPM的电容板和电介质设置在基板530内。在该具体实施中，电容部件 CAPM使用过孔599来电耦合至器件500内的其他部件。电容部件CAPM使用过孔599中的 一个来耦合至基板530的侧E1上的重新分布层部分552A，并且使用过孔599中的另一个来 耦合至侧E2上的电极582A (其可为重新分布层的部分)。电容部件CAPM可用于例如信号 完整性(去耦）应用。
[0139] 尽管未示出，但在一些具体实施中，电容部件CAPM可具有暴露的至少一部分。例 如，电容部件CAPM的至少一部分(例如，电容板、电介质的至少一部分)可位于基板530的外 部(或暴露于基板530的外部)(例如，位于基板的侧E1或侧E2上)。尽管未不出，但在一些 具体实施中，电容部件(例如电容部件CAPM)可耦合至基板530的表面(例如，顶部表面、底 部表面)。
[0140] 图6A到6G为侧剖视图，示出了根据一个具体实施的图3A所示器件300的形成。 图6A到6G所示形成环节中的多个可用于形成图3B和3C的部分。下文还描述了与这些变 型相关的说明。
[0141] 在该具体实施中，器件300包括磁集成和互连集成两者，因此对基板330的两侧执 行针对多个层的处理。在一些具体实施中，器件300还可包括隔离集成。在一些实施方案 中，器件300可不包括磁集成和/或互连集成。在一些具体实施中，处理步骤中的一个或多 个可作为成批处理(与其他器件一起）或作为连续处理执行。在一些具体实施中，还可在成 批处理中（与其他器件一起)执行最终测试以降低测试成本并缩减制造周期时间。在最终测 试之后，可将器件300从其他器件(例如，其他相连接或成组的器件)分切成图3A到3C所示 的单独器件。
[0142] 在一些具体实施中，一个或多个处理步骤可同时地、连续地或以交错的方式执行。 例如，在一些具体实施中，可对基板330的侧C1执行处理(例如，覆镀、沉积)，然后可对基板 330的侧C2执行处理。在一些具体实施中，可对基板330的侧C1和侧C2同时地执行处理 (例如，蚀刻)。下文将结合处理步骤描述与处理顺序相关的更多细节。
[0143] 图6A为示出了基板330的示意图。如图6A所示，基板过孔(或开口）331、332形 成于(例如，使用蚀刻或机械工艺(例如，钻孔处理）形成于）基板330内。在一些具体实施 中，基板可包括上述的基板材料中的任何材料。基板330可具有如下的形状(例如，坚直尺 寸、面积）：该形状便于与器件300类似的大量单独器件(例如，封装件）的组装。
[0144] 图6A所示的基板330可以金属（例如铜）接晶种(在侧C1上以及在侧C2上)，作 为底部重新分布层372和重新分布层352的电镀的准备。尽管6A或6B未示出，但在接晶 种处理已执行之后，可将可用作用于重新分布层形成的光致抗蚀剂层的感光材料(例如，干 膜)设置在种子层中的每一个上。在一些具体实施中，用于重新分布层形成的光致抗蚀剂层 可各自称为重新分布光致抗蚀剂层。
[0145] 通过使用光刻处理，重新分布光致抗蚀剂层(位于基板330的每一侧上）可一起或 单独地被图案化以便去除要电镀的区域。重新分布光致抗蚀剂层中的间隙或开口经电镀形 成图6B所示的底部重新分布层372和重新分布层352。在一些具体实施中，CMP用于抛光 /去除电镀层。图6B示出了在重新分布光致抗蚀剂层已去除之后的器件300。
[0146] 在一些具体实施中，可首先电镀基板330的两侧的整个表面(使用一个或多个处 理步骤)。随后，可使用一个或多个重新分布光致抗蚀剂层、光刻处理及蚀刻处理来去除电 镀区域的部分，以形成底部重新分布层372和重新分布层352。
[0147] 尽管图6A到6G中未示出，但重新分布层352和/或重新分布层372可与电容器 件相关联。换句话讲，重新分布层352和/或重新分布层372可与隔离集成相关联。在一 些具体实施中，导电过孔(例如导电过孔331、332)可形成为电容部件的部分。
[0148] 在重新分布层352、372已形成之后，可在基板330的每一侧上形成用于导电柱的 形成的光致抗蚀剂层。在一些具体实施中，用于导电柱的形成的光致抗蚀剂层可各自称为 导电柱光致抗蚀剂层。导电柱光致抗蚀剂层可使用光刻技术(例如，光刻处理、蚀刻处理)来 图案化。特别地，通过使用光刻处理，导电柱光致抗蚀剂层(位于基板330的每一侧上)可被 图案化以便去除要电镀的区域。然后，导电柱光致抗蚀剂层中的间隙或开口可经电镀形成 图6C所示的导电柱654和导电柱664。图6C示出了在导电柱光致抗蚀剂层已去除之后的 器件300。
[0149] 在一些具体实施中，当在器件300上形成导电柱光致抗蚀剂层中的一个或多个时 重新分布光致抗蚀剂层中的一个或多个可保留在器件300上。在一些具体实施中，在形成 导电柱光致抗蚀剂层中的一个或多个之前，可抛光(例如，使用化学机械抛光（CMP)处理来 抛光）和/或清洁重新分布光致抗蚀剂层中的一个或多个。
[0150] 在导电柱354、364已形成之后，将半导体管芯342、344和/或其他部件(例如，其 他无源部件）（未示出）耦合至(例如，设置在其上、熔接至）形成在如图6D所示的重新分布 层352内的一个或多个导体(例如，焊盘)。尽管图6D未示出，但在一些具体实施中，可将一 个或多个半导体管芯和/或其他部件耦合至底部重新分布层372的一部分。
[0151] 在一些具体实施中，一种或多种处理可用于将半导体管芯342、344 (和/或其他 部件)耦合至重新分布层352。例如，可使用导电环氧树脂、焊接、金属对金属接合(例如，铜 对铜接合)、使用纳米粒子银或其他材料的接合和/或诸如此类来执行耦合(例如，经由耦合 层)。在一些具体实施中，半导体管芯342、344 (和/或其他部件)可被机械改造(例如，使用 CMP处理抛光、使用磨削处理改造）以具有大约等于导电柱354的坚直尺寸C7的坚直尺寸， 使得半导体管芯342、344 (和/或其他部件)可至少部分地设置在或包封在模塑层340 (图 6D中未示出）内。
[0152] 在一些具体实施中，半导体管芯342、344 (和/或其他部件）中的一个或多个的坚 直尺寸可小于(例如，薄于)导电柱354的坚直尺寸C7。在一些具体实施中，半导体管芯342、 344 (和/或其他部件）的坚直尺寸可大于(例如，厚于）导电柱354的坚直尺寸C7。在此类 具体实施中，半导体管芯342、344 (和/或其他部件）中的一个或多个可在耦合至重新分布 层352之后被机械改造。
[0153] 在半导体管芯342、344 (和/或其他部件）耦合至重新分布层352之后，模塑层可 形成在如图6E所示的器件300内。特别地，模塑层360的子层362可形成在器件300的侧 C1上，模塑层340可形成在器件300的侧C2上。在一些具体实施中，模塑层360的子层362 可包括部分361，所述部分361包括磁性物质。
[0154] 还存在多种选择可被利用来形成模塑层340和/或模塑层360 (或其部分)，例如 传递模塑、加压模塑层和诸如此类。在一些具体实施中，侧C2上的模塑层340的坚直尺寸 可以稍大于互连部件350 (包括导电柱354)的高度和半导体管芯342的高度(包括重新分 布层部分352D的坚直尺寸)为目标。相似地，侧C1上的模塑层360的子层362的坚直尺寸 可以稍大于导电柱354的高度(包括底部重新分布层372的坚直尺寸）为目标。
[0155] 在模塑层340以及模塑层360的子层362已初步形成之后，可使用机械改造工艺 (例如，磨削处理、抛光处理)来去除模塑层340和/或模塑层360的子层362的至少一部分， 以暴露导电柱354的末端以及暴露导电柱374的末端。还可使用机械改造工艺来暴露半导 体管芯342的一部分。在一些具体实施中，暴露的半导体管芯342的部分可为包括在半导 体管芯342中的半导体器件的漏极部分、源极部分和/或栅极部分。
[0156] 在一些具体实施中，机械改造工艺可包括侧C1和/或侧C2的减薄。侧C1的减薄 可包括去除例如半导体管芯342 (和/或半导体管芯344)、导电柱354、模塑层340和/或 诸如此类的部分。侧C2的减薄可包括去除例如导电柱374、模塑层360和/或诸如此类的 部分。因此，器件300的总坚直尺寸(或厚度）可被减小超出例如图6E所示的限度。
[0157] 如图6F所示，在处理流程的变型中，可在重新分布层352 (还可称为第一重新分布 层）与例如半导体管芯342之间形成(例如，设置）另外的重新分布层358 (还可称为第二重 新分布层）（或其部分)。在此类具体实施中，机械改造工艺可导致对半导体管芯342减薄。 特别地，由于重新分布层352与半导体管芯342之间设置的另外的重新分布层358,机械改 造工艺可用于去除半导体管芯342的部分342X (其被示出为虚线）并且将半导体管芯342 减薄超出图6E所示的限度。
[0158] 在侧C2上的机械改造工艺之后，可如图6G所示形成表面覆镀层356。表面覆镀 层356可包括至暴露的半导体管芯342和互连部件350的导体(例如，金属连接)。在一些 具体实施中，表面覆镀层356可具有延伸至器件300的一个或多个边缘的表面积；提供用于 连接的相对较大的表面积；可具有导体，所述导体可提供至例如外部块390内的位置的电 连接或迹线；和/或诸如此类。例如，在一些具体实施中，表面覆镀层356的一部分可具有 大于半导体管芯342的暴露部分的表面积的表面积。表面覆镀层356的该部分可具有相对 较大的表面积，该表面积可用作用于外部块390的一部分的便利电连接。在一些具体实施 中，表面覆镀层356的一部分可具有等于或小于半导体管芯342的暴露部分的表面积的表 面积。具有小于半导体管芯的暴露部分的表面积的表面积的表面覆镀层的例子结合至少图 11A和11B进行讨论。
[0159] 在一些具体实施中，表面覆镀层356可使用多种覆镀工艺来形成。例如，在一些具 体实施中，钛银晶种可使用光刻工艺来沉积并图案化。这些处理之后可执行焊镀工艺以形 成最终涂饰层。
[0160] 在该具体实施中，顶部重新分布层376可在表面覆镀层356形成之前或之后形成。 在一些具体实施中，顶部重新分布层376的至少一些部分可与表面覆镀层356同时形成。在 顶部重新分布层376形成后，就形成绕组371。
[0161] 另外，如图6G所示，顶部重新分布层376被包封在模塑层360的子层363内。在 一些具体实施中，子层363可不包括磁性物质，或者可由与子层362 (其包括磁性物质）相 同的材料制成。模塑层360的子层363可使用一种或多种模塑工艺来形成，和/或可在表 面覆镀层356形成之前或之后形成。在一些具体实施中，子层363可为，或可包括，例如钝 化层。
[0162] 在一些具体实施中，可针对若干变型来修改图6A到6G所示的处理流程。例如，为 形成例如图3B和3C所示的具体实施，可省去导电柱374的形成。相反，无源器件、导电线 圈(例如，使用线材(例如，图3B所示的线材377)形成的导电线圈）和/或诸如此类可耦合 至底部重新分布层372 (其可用于形成焊盘)，模塑层340可形成在无源器件、导电线圈和/ 或诸如此类之上。在一些具体实施中，基板330上的底部重新分布层372的图案可不同于 例如图6B所示的图案以容纳无源器件、导电线圈和/或诸如此类。
[0163] 如果器件300以侧C1上无磁集成的方式制成，则可使用机械工艺(例如，磨削处 理、抛光处理)将基板330部分地去除(例如，减薄)或完全地去除。在此类实施方案中，模塑 层340可用作器件300的主要结构部件。钝化层（例如，层合层）可用于在基板330已去除 之后密封器件300。这种类型的结构的例子在图7中示出，其为图3A到3C所示的器件300 的变型。在此类具体实施中，相对较低成本的基板330作为中间载体的使用可在制造期间 使用。
[0164] 在基板330去除之后，将如图7所示的覆盖件396 (例如，层合层、盖、钝化层)设置 至IJ (例如，耦合至）器件300的至少顶部表面上，以包封或覆盖器件300的至少一些部分(例 如，包括在重新分布层352中的暴露导体)。在一些具体实施中，基板330的至少一部分可 作为覆盖件保持在器件300的顶部表面上。在一些具体实施中，可将类似于覆盖件396的 覆盖件设置在或耦合至器件300的其他表面(例如，侧表面）上。
[0165] 在一些具体实施中以及如上所讨论的，独立式磁性部件/器件和/或独立式电容 部件/器件可使用上述技术来形成。在此类具体实施中，例如，电感部件可形成在具有或不 具有互连集成和/或不具有(例如，不包括)器件中所包括的半导体管芯的基板上。又如，在 此类具体实施中，电容部件可形成在具有或不具有互连集成和/或不具有(例如，不包括)器 件中所包括的半导体管芯的基板周围。
[0166] 如上结合图6A到6G所述，在一些具体实施中，一个或多个处理步骤(例如，种子层 步骤、电镀步骤、光致抗蚀剂步骤、蚀刻步骤等）可同时地、连续地或以交错的方式执行。例 如，在一些具体实施中，一侧上的重新分布层(例如，侧C1上的底部重新分布层372)可在另 一侧上的重新分布层(例如，侧C2上的重新分布层352)形成之前形成。
[0167] 在一些具体实施中，侧C1上的底部重新分布层372的一个或多个部分可与侧C2 上的重新分布层352以交错的方式形成。换句话讲，与侧C1相关的处理步骤可在与侧C2 相关的处理步骤之间执行(或者反之亦然)。例如，底部重新分布层372的种子层可在重新 分布层352的种子层形成之前形成。在针对底部重新分布层372和重新分布层352均进行 电镀之后，限定底部重新分布层372的图案可被蚀刻，之后，限定重新分布层352的图案可 被蚀刻。
[0168] 在一些具体实施中，基板330的侧C2上的结构可在结构的至少一些在基板330的 侧Cl上形成之前形成，或者反之亦然。在此类具体实施中，结构可形成在基板330的一侧 上，基板330 (及结构）可翻转以在基板330的另一侧上形成另外的结构。在此类实施方案 中，基板330可在结构形成在侧C2上之后，但是在结构形成在基板的侧C1上之前，被至少 部分地去除(例如，减薄)，或者反之亦然。
[0169] 图8A到8H为示意图，示出了器件800的形成的立体图。尽管这些示意图示出了 互连集成的形成，但图8A到8H所示的处理步骤中的多个步骤可连同磁集成和/或隔离集 成一起使用。
[0170] 图8A为示意图，示出了具有正方形形状或轮廓的基板830。在一些具体实施中，基 板830可具有矩形形状或者可具有不同的形状(或轮廓)。
[0171] 如图8B所示，重新分布层852使用电镀工艺来形成，所述电镀工艺可包括例如接 晶种、光刻、蚀刻和/或诸如此类。重新分布层852的部分可具有多种形状。例如，重新分 布层852可包括焊盘857和/或连接器858,连接器858可耦合至一个或多个半导体管芯 841、842和/或843 (例如图8C和8E所示）。
[0172] 如图8C所示，导电柱854形成在重新分布层852上。导电柱854包括部分854A 至lj 854C，部分854A到854C可各自称为导电柱部分854A到854C。如图8C所示，导电柱854 可具有多种横向尺寸和长度。在一些具体实施中，导电柱854中的一个或多个可用作在半 导体管芯841、842、843 (例如图8E所示）中的一个或多个中所包括的一个或多个半导体器 件的输入引脚和/或输出引脚。如图8C所示，导电柱854以及重新分布层852的部分具有 多种形状、纵横比和横截面轮廓。
[0173] 如图8D所示，接合剂862 (例如，导电环氧树脂、焊料）的部分设置在重新分布层 852的至少一些部分上，使得半导体管芯841到843中的一个或多个可耦合至重新分布层 852,如图8E所示。在一些具体实施中，可使用除接合剂862之外另外还有的或替代接合剂 862的材料来将半导体管芯耦合至重新分布层852。在一些具体实施中，回流焊接工艺可在 半导体管芯841到843已耦合至重新分布层852之后执行。
[0174] 在一些具体实施中，半导体管芯841到843中的每一个可包括多种半导体器件。例 如，在一些具体实施中，半导体管芯841可为，或可包括，低侧M0SFET器件，并且半导体管芯 841可为，或可包括，高侧M0SFET器件。半导体管芯843可为，或可包括，集成电路，该集成 电路包括驱动设备。
[0175] 沿着线G1和线G2切割的剖视图分别在图9A和图9B中示出。器件800的相对尺 寸中的一些在图9A和图9B中示出。模塑层840的顶部表面(在图9A和图9B中未示出但 在图8F到8H中示出）被示出为虚线II。
[0176] 如图9A所示，半导体管芯841与接合剂862的组合坚直尺寸(或高度)大约等于导 电柱部分854C的坚直尺寸H1。半导体管芯841具有坚直尺寸H2,接合剂862具有坚直尺 寸H3。相似地，半导体管芯842 (其具有坚直尺寸H4)与接合剂862的组合坚直尺寸大约 等于导电柱854的导电柱部分854C的坚直尺寸H1。在该具体实施中，导电柱部分854C和 半导体管芯841、842设置在重新分布层852上。因此，包括导电柱部分854C和重新分布层 857的叠堆具有大约等于包括半导体管芯841 (或半导体管芯842)、接合剂862和重新分布 层852的叠堆的坚直尺寸的坚直尺寸(或高度)。
[0177] 相比之下，如图9B所示，设置在重新分布层852上且与半导体管芯843相关联的 叠堆(例如，坚直叠堆）具有小于例如导电柱854的导电柱部分854A中的一个(和/或导电 柱部分854C)的坚直尺寸H9的坚直尺寸H5。与半导体管芯843相关联(沿着线12)的叠堆 包括接合剂862、导电柱854的一部分以及半导体管芯843。导电柱854的该部分设置在接 合剂862与半导体管芯843之间。另外，在一些具体实施中，该叠堆可包括重新分布层852 的至少一部分，使得接合剂862和导电柱854的该部分设置在半导体管芯843与重新分布 层852的该部分之间。
[0178] 如图9B所不，半导体管芯843具有低于例如半导体管芯841的顶部表面的顶部表 面，半导体管芯841的顶部表面大致与由虚线II示出的模塑层840 (在图9B中未示出，但 在图8F到8H中示出）的顶部表面对应。半导体管芯843的顶部表面具有与虚线II相距的 距离H6。在一些具体实施中，距离H6可小于半导体管芯843的坚直尺寸H7。在一些具体 实施中，坚直尺寸H6可大约等于或大于半导体管芯843的坚直尺寸H7。
[0179] 在一些具体实施中，导电柱的坚直尺寸H1可在大约几微米和几千微米之间（例 如，10 微米（μπι)、50μπι、125μπι、1000μπι、2000μπι)。如图 9A 所示，接合剂 862 的坚直尺 寸Η3小于半导体管芯841的坚直尺寸Η2和/或半导体管芯842的坚直尺寸Η4。在一些具 体实施中，接合剂862的坚直尺寸Η3可大约在几微米和几百微米之间(例如，10 μ m、25 μ m、 100 μ m、200 μ m)。相似地，在一些具体实施中，重新分布层852可具有大约在几微米和几百 微米之间（例如，10 μ m、25 μ m、40 μ m、100 μ m、200 μ m)的坚直尺寸H8。
[0180] 在一些具体实施中，半导体管芯841、842、843中的一个或多个的坚直尺寸可大约 在几微米和几千微米之间（例如，10 μ m、50 μ m、125 μ m、1000 μ m、2000 μ m)。在一些具体实 施中，基板830可具有大约在几微米和几千微米之间（例如，10 μ m、50 μ m、125 μ m、600 μ m、 1000 μ m、2000 μ m)的坚直尺寸 H10。
[0181] 如图9A所示，导电柱部分854C与半导体管芯842之间的距离HI 1大约等于导电 柱部分854C的横向尺寸H12。在一些具体实施中，导电柱部分854C与半导体管芯842之间 的距离H11可小于或大于导电柱部分854C的横向尺寸H12。相似地，如图9B所示，导电柱 部分854A与半导体管芯841之间的距离H13大约等于导电柱部分854A的横向尺寸H14。 在一些具体实施中，导电柱部分854A与半导体管芯841之间的距离H13可不同于(例如，小 于或大于)导电柱部分854A的横向尺寸H14。在一些具体实施中，导电柱部分854C的横向 尺寸H12和/或导电柱部分854A的横向尺寸H14可大约在几微米和几千微米之间（例如， 10 μ m、50 μ m、125 μ m、1000 μ m、2000 μ m)。
[0182] 如图9A所示，重新分布层852的部分（以及设置在其上的特征)之间的距离H15可 小于导电柱部分854C的横向尺寸H12。相似地，如图9B所不，半导体管芯843与半导体管芯 841之间的距离H16可小于导电柱部分854A的横向尺寸H14。在一些具体实施中，距离H15 和/或距离H16可大约在几十微米和几千微米之间（例如，10 μ m、50 μ m、125 μ m、1000 μ m、 2000μπι)。半导体管芯841、842和/或843可小于或等于1mm2。
[0183] 现在参见图8F，在半导体管芯841到843经由接合剂862耦合至重新分布层852 之后，将模塑层设置在器件800上以包封器件800的部分。模塑层840以及包括在器件800 中的其他部件可被机械改造(例如，被抛光、使用磨削工艺改造)，使得部件中的至少一些穿 过模塑层840而暴露。在该具体实施中，半导体管芯841的至少一部分(例如，表面)以及半 导体管芯842的至少一部分(例如，表面）穿过模塑层840而暴露。另外，导电柱854 (标记 为导电柱部分854A、854B和854C)的至少一些部分(例如，表面)可穿过模塑层840而暴露。
[0184] 包括部分870A到870D的表面覆镀层870如图8G所示形成在导电柱854的导电 柱部分854A到854C的暴露部分以及半导体管芯841、842的暴露部分之上。在该具体实施 中，表面覆镀层870的部分具有的表面积通常大于表面覆镀层870的部分所耦合至的导电 柱854的对应表面积。
[0185] 例如，表面覆镀层870的部分870D设置在导电柱部分854A的暴露部分之上并且 耦合至导电柱部分854A的暴露部分。在该具体实施中，部分870D中的每一个具有大于导电 柱部分854A中的每一个的表面积的表面积。另外，在该具体实施中，表面覆镀层870的部 分870A的表面积大于部分870A所耦合至的半导体管芯841的暴露部分的表面积。另外， 在该具体实施中，设置在导电柱部分854B之上的表面覆镀层870的部分870B的表面积大 于导电柱部分854B的表面积。
[0186] 部分870C设置在半导体管芯842和导电柱部分854C的暴露部分之上。在该具体 实施中，部分870C具有大于半导体管芯842的暴露部分与导电柱854的导电柱部分854C 的组合表面积的表面积。因此，在该具体实施中，部分870C具有的表面积大于半导体管芯 842的暴露部分的表面积并且大于导电柱854的导电柱部分854C的暴露部分的表面积。
[0187] 尽管图8G未不出，但在一些具体实施中，表面覆镀层870的部分的表面积可大约 等于或小于半导体管芯841、842中的一个或多个的暴露部分和/或设置在表面覆镀层870 的该部分下方（并且耦合至表面覆镀层870的该部分）的导电柱854的导电柱部分854A到 854C的暴露部分中的一个或多个。
[0188] 图8H示出了经由表面覆镀层870(图8H中未示出)耦合至外部块890的器件800。 如图8H所示，模塑层840设置在基板830与外部块890之间。
[0189] 由于器件800以无磁集成的方式制成，因此在一些具体实施中，基板830可通过化 学工艺和/或机械工艺(例如，磨削处理、抛光处理、蚀刻处理)部分地或完全地去除(在耦合 至外部块890之前)。在此类实施方案中，模塑层840可用作器件800的主要结构部件。
[0190] 图10为流程图，示出了用于形成本文所述的一个或多个器件的方法。例如，该流 程图可示出用于形成图3A到3C所示的一个或多个器件300的方法。
[0191] 可将第一重新分布层形成在基板的第一侧上，其中第一重新分布层可包括第一重 新分布层部分和第二重新分布层部分(方框1010)。第一重新分布层可为例如图2A到2C所 示的重新分布层252、图3所示的重新分布层352、图5A所示的重新分布层552和诸如此类。
[0192] 使用电镀工艺将导电柱形成在第一重新分布层部分上(方框1020 )。导电柱可为例 如图2A到2C所示的导电柱254中的一个、图3A到3C所示的导电柱354中的一个、图5A 所示的导电柱554中的一个和诸如此类。
[0193] 将包括半导体器件的半导体管芯耦合至第二重新分布层部分(方框1030)。半导 体管芯可为例如图2A到2C所示的半导体管芯244、图3所示的半导体管芯344和诸如此 类。在一些具体实施中，半导体管芯可使用例如导电环氧树脂、焊接元件和诸如此类来耦合 至第二重新分布层部分。
[0194] 将第二重新分布层形成在基板的第二侧上，其中第二重新分布层包括电容部件的 电容板或电感部件的一部分中的至少一个(方框1040)。在一些具体实施中，电容部件可为 例如图5A所示的电容部件580。在一些具体实施中，电感部件可为例如图3所示的电感部 件 370。
[0195] 形成第一模塑层，该第一模塑层包封基板的第一侧上的半导体管芯的至少一部分 以及包封第一重新分布层的至少一部分(方框1050)。第一模塑层可为例如图2A到2C所示 的模塑层240、图3所示的模塑层340、图5A所示的模塑层540和诸如此类。
[0196] 形成第二模塑层，该第二模塑层设置在基板的第二侧上(方框1060)。第二模塑层 可为例如图2A到2C所示的模塑层260、图3A到3C所示的模塑层360、图5A所示的模塑层 560和诸如此类。
[0197] 尽管上述方法描述了电容部件或电感部件中的至少一个的形成，但在一些具体实 施中，电容部件或电感部件中的至少一个的形成可为任选的。在此类具体实施中，第二模塑 层可任选地形成。在一些具体实施中，在形成电容部件或电感部件的任何部分之前，可去除 基板的至少一部分。在不形成电容部件和电感部件的具体实施中，可去除基板的至少一部 分。
[0198] 用于制造本文所述器件(例如，器件100、器件200、器件300、器件500、器件800和 诸如此类）的至少一部分的可能的处理流程可总结如下：（1)沉积种子层，（2)形成抗蚀材 料(例如，干膜材料）的第一层，（3)将第一抗蚀材料图案化，（4)覆镀重新分布层，（5)形成 抗蚀材料的第二层，（6)将第二抗蚀材料图案化，（7)覆镀导电柱，（8)去除第一和第二抗蚀 材料层，（9)执行牺牲蚀刻以去除种子层，（10)设置一个或多个半导体管芯，（11)执行回流 焊接工艺，（12)填充环氧树脂并固化，（13)执行机械改造工艺(例如，端面磨削）和/或化 学清洁工艺(例如，用以去除二氧化硅的清洁工艺)，（14)执行覆镀工艺，以及（15)形成焊 接涂饰。在一些具体实施中，可在器件中形成不止一个重新分布层。
[0199] 用于制造本文所述器件(例如，器件100、器件200、器件300、器件500、器件800和 诸如此类)的至少一部分的另一种可能的处理流程可总结如下：（1)钻孔以获得穿过基板的 过孔，（2)为第一重新分布层在孔中沉积第一种子层，（3)形成(例如，附连）抗蚀材料的第 一层，（4)形成(例如，覆镀)第一重新分布层，（5)形成抗蚀材料的第二层(例如，导电柱层)， (6)将抗蚀材料的第二层图案化，（7)形成(例如，覆镀）导电柱层，（8)去除抗蚀材料的第 一层和第二层，（9)执行牺牲蚀刻以去除第一种子层，（10)沉积磁性材料，（11)沉积第二种 子层，（12)形成(例如，附连）抗蚀材料的第三层，（13)形成(例如，覆镀）第二重新分布层， (14)形成最终涂层，以及（15)执行标记(例如，划线标记、激光标记)。
[0200] 图11A为示意图，示出了耦合至外部块1190的器件1100的剖视图。图11A是沿 着图11B所示器件1100的仰视图的线J15剖切的。图11B所示器件1100的仰视图沿着平 面J1。
[0201] 如图11A所示，基板1130耦合至模塑层1140。半导体管芯1142和半导体管芯 1145设置在模塑层1140内。为简单起见，在该实施方案中，仅示出互连集成的部分(例如， 至半导体管芯1142U145的触点1131)。在该器件1100的变型中可包括磁集成和/或隔离 集成。
[0202] 如图11A所示，表面覆镀层部分1144设置在半导体管芯1142与外部块1190之间。 相似地，表面覆镀层部分1146设置在半导体管芯1145与外部块1190之间。表面覆镀层部 分1144和表面覆镀层部分1146可使用相同的表面覆镀层形成工艺来形成。
[0203] 另外，如图11A所不，绝缘体1143设置在表面覆镀层部分1144与表面覆镀层部分 1146之间。特别地，绝缘体1143沿着平面J1设置在表面覆镀层部分1144、1146之间，平面 J1沿着模塑层1140的表面找平。因此，绝缘体1143和表面覆镀层部分1144U146沿着平 面J1找平。此外，半导体管芯1142U145中的每一个的底部表面沿着平面J1找平。
[0204] 绝缘体1143具有沿着方向A2的横向尺寸J3 (例如，长度、宽度)，横向尺寸J3大 于半导体管芯1142与半导体管芯1145之间的距离J2 (还可称为间距或间隙)。特别地，距 离J2可介于半导体管芯1142的侧壁与半导体管芯1145的侧壁之间（例如，可为这两者之 间的最小距离)。换句话讲，半导体管芯1142U145之间的距离J2小于绝缘体1143的横向 尺寸J3。距离J2可与设置在半导体管芯1142U145之间的模塑层1140的一部分的横向尺 寸对应。横向尺寸J3与表面覆镀层部分1144和表面覆镀层部分1146之间的距离大致对 应。在一些具体实施中，半导体管芯1142的侧壁与半导体管芯1145的侧壁可平行或不平 行。
[0205] 图11A所示的配置在高电压应用中可尤其重要，在高电压应用中，尺寸J3可具有 被限定以防止例如器件1100中所包括的部件之间的击穿的最小尺寸。包括层1143的该 配置可用于在保持部件(例如，半导体管芯1142和1145)之间的最小距离的同时减小器件 1100的总尺寸。在此类实施方案中，电镀层1144不覆盖例如半导体管芯1142的整个底部 表面。
[0206] 如图11A所不，表面覆镀层部分1146的横向尺寸J4小于半导体管芯1145的横向 尺寸J5。相似地，表面覆镀层部分1144的横向尺寸J6小于半导体管芯1142的横向尺寸 J7。
[0207] 在一些具体实施中，表面覆镀层部分之间的最小距离可被限定，使得可避免短路、 不良污染和/或其他问题。例如，如果第一表面覆镀层部分距离第二表面覆镀层部分太近， 则第一表面覆镀层部分可经由污染、未对准和/或诸如此类而意外地电短接至第二表面覆 镀层部分。
[0208] 在该具体实施中，绝缘体1143形成在表面覆镀层部分1144与表面覆镀层部分 1146之间，使得表面覆镀层部分1144、1146之间的最小希望距离（例如，距离要求）可得到 满足。该最小距离可得到满足，同时在半导体管芯1142与半导体管芯1145之间的距离J2 小于该最小距离。因此，较之于表面覆镀层的表面覆镀层部分之间的间距的最小距离，半导 体管芯1142和半导体管芯1145可彼此相距更近。
[0209] 如图11A所示，表面覆镀层部分1144的至少一部分设置在半导体管芯1142的第 一部分与外部块1190之间，绝缘体1143的至少一部分设置在半导体管芯1142的第二部分 与外部块1190之间。因此，表面覆镀层的至少一部分耦合至半导体管芯1142的第一表面 (沿着平面J1)，绝缘体1143的至少一部分耦合至半导体管芯1142的第二表面(沿着平面 J1)。
[0210] 如图11B所不，表面覆镀层部分1144具有小于半导体管芯1142的表面积的表面 积。相似地，表面覆镀层部分1146具有小于半导体管芯1145的表面积的表面积。换句话 讲，表面覆镀层部分1144的周边的至少一部分设置在半导体管芯1142的表面积的周边的 至少一部分内或者与半导体管芯1142的表面积的周边的至少一部分重合。
[0211] 在一些具体实施中，表面覆镀层部分可具有大于其上耦合该表面覆镀层部分的半 导体管芯的横向尺寸的横向尺寸(例如，宽度、长度)。例如，即使表面覆镀层部分1144的横 向尺寸J6小于半导体管芯1142的对应(或平行)横向尺寸J7,表面覆镀层部分1144仍可具 有大于半导体管芯1142的对应(或平行)横向尺寸的横向尺寸J10。因此，表面覆镀层部分 1144的周边的至少一部分可与半导体管芯1142的表面积的周边的至少一部分相交。换言 之，表面覆镀层部分1144的周边的至少第一部分可设置在半导体管芯1142的表面积的至 少周边之外，并且表面覆镀层部分1144的周边的至少第二部分可设置在半导体管芯1142 的表面积的周边内。
[0212] 尽管图11A或11B中未示出，但在一些具体实施中，绝缘体1143可耦合至半导体 管芯1142U145中的仅一个的底部表面。在此类具体实施中，底部表面可完全地或至少部 分地被表面覆镀层部分覆盖。
[0213] 绝缘体1143 (其可称为绝缘层或被包括在绝缘层中）可基于上述半导体处理的变 型来形成。在一些具体实施中，绝缘层(未示出)可在表面覆镀层形成(例如，图8G所示的表 面覆镀层870的形成、图6G所示的表面覆镀层356的形成）之前形成在(例如，设置在）平 面J1上。
[0214] 在一些具体实施中，绝缘层可在已执行模塑层1140的部分的去除以暴露半导体 管芯1142U145的底部表面之前设置在器件1100上。在替代形式的具体实施中，绝缘层可 在半导体管芯1142、1145的底部表面已暴露之后形成在模塑层1140以及半导体管芯1142、 1145的底部表面中的每一个上。
[0215] 在绝缘层已设置在器件1100上之后，绝缘层可通过化学处理(例如，蚀刻）和/或 机械处理(例如，磨削、抛光)被图案化，以形成绝缘层1143。在绝缘体1143已形成之后，可 形成表面覆镀层部分1144、1146。由绝缘体1143和表面覆镀层部分1144、1146限定的表面 可被化学地和/或机械地处理，直到该表面为平的(例如，大致平的)。
[0216] 图12为示意图，示出了器件100的变型的侧剖视图。在一些具体实施中，器件100 可称为封装器件或可称为封装件。如图12所示，器件100耦合至包括在引线框架(还可称 为引线框架结构）中的导体183、184。
[0217] 在一些具体实施中，器件100可经由引线框架耦合至例如外部块(例如，印刷电路 板)。在一些具体实施中，引线框架的导体183、184可为，或可被视为，外部块(例如图1所 示的外部块190)的部分。在一些具体实施中，引线框架的导体183、184可被视为器件100 的部分。在一些具体实施中，导体183、184中的一个或多个可由导电材料(例如金属或金属 合金）制成。
[0218] 在一些具体实施中，导体183、184中的一个或多个可经由表面覆镀层耦合至器件 100的一个或多个部分。在一些具体实施中，导体183、184中的一个或多个可经由表面覆镀 层(例如上述的表面覆镀层）耦合至器件100的一个或多个部分。
[0219] 例如，如图12所示，导体183可耦合至(例如，电耦合至)包括在互连区域145中的 一个或多个互连部件。互连部件可用于将导体183电耦合至一个或多个部件(例如，包括在 无源部件区域125中的部件、包括在无源部件区域135中的部件)。又如，如图12所示，导 体183可耦合至(例如，电耦合至）半导体管芯144。
[0220] 如图12所示，导体183、184中的每一个具有相对较平的横截面轮廓或形状。在一 些具体实施中，导体183、184中的一个或多个可具有不同的形状或轮廓。例如，导体183、 184中的一个或多个可具有弯曲部分、凹陷部分、凸起、弯折部分、正交取向部分、锥形部分、 凹口部分和/或诸如此类。在一些具体实施中，引线框架可包括比图12所示更多的导体， 或者比图12所示更少的导体。导体可具有与图12所示的导体183U84不同的厚度、长度 和/或宽度。
[0221] 上述的具体实施(其可为图1的变型）中的任一个可相似地耦合至包括导体(例如 图12所示的导体)的引线框架。例如，如本文所公开的电感部件(其可为独立式的或可包括 互连集成）可耦合至如本文所述的引线框架。又如，如本文所公开的电容部件(其可为独立 式的或可包括互连集成）可耦合至如本文所述的引线框架。
[0222] 图13A为示意图，示出了根据一个具体实施的器件1300或其一部分的立体图。如 图13A所示，器件1300包括耦合至基板1330的多个互连部件。在该具体实施中，所述互连 部件中的若干个由重新分布层1352的部分(其可称为重新分布层部分，或重新分布层的触 点）及导电柱1354限定。在该具体实施中，仅标记了重新分布层1352的部分(或结构）以 及导电柱1354的部分(或结构)。在该具体实施中，重新分布层1352设置在基板1330与导 电柱1354 (其可称为导电柱层）之间。
[0223] 如图13A所示，互连部件及半导体管芯1342和1344耦合至重新分布层1352。在 该图示中，未示出模塑层、表面覆镀层、外部块和诸如此类。
[0224] 如图13A所示，板1360 (还可称为散热板）耦合至半导体管芯1344。在一些具体 实施中，板1360可称为散热块。板1360沿着平面(例如，图1所示的平面A4)找平，该平面 平行于半导体管芯1344所沿着找平的平面。在一些具体实施中，板1360可使用焊料(例如， 焊料层)、导电环氧树脂和/或诸如此类来耦合至半导体管芯1344。在一些具体实施中，板 1360可使用例如电镀工艺、沉积工艺和/或诸如此类来沉积到半导体管芯1344上。
[0225] 板1360可被配置为将热量传递远离(例如，将热量散出、将热量传导远离）半导体 管芯1344。换句话讲，板1360可用作半导体管芯1344的至少一部分的散热器。在一些具 体实施中，可使用板1360将热量传导远离半导体管芯1344到例如板1360所耦合至的PCB 板。在一些具体实施中，可将热量在第一方向上从半导体器件1344散出（或传递）穿过板 1360并且在第二方向上(与第一方向相反）从半导体器件1344朝基板1330散出（或传递)。
[0226] 在一些具体实施中，板1360可具有几微米和几毫米（mm)之间(例如，lmm、2mm)的 厚度(或坚直尺寸)。在一些具体实施中，半导体管芯1344可具有相对较薄的厚度(或坚直 尺寸）。因此，板1360可耦合至半导体管芯1344以支撑半导体管芯1344 (或为半导体管芯 1344增加结构刚度)。
[0227] 在一些具体实施中，板1360可为导电板，该导电板可用于将一个或多个电信号从 半导体管芯1344传输至另一个器件(未示出）。例如，板1360可用作源极触点或焊盘，用作 漏极触点或焊盘，用作栅极触点或焊盘，用作信号触点或焊盘，或诸如此类。
[0228] 作为一个具体例子，板1360可用作半导体管芯1344的漏极。在一些具体实施中， 板1360可用作包括在半导体管芯1344中的多个器件(例如，多个M0SFET器件)的共同漏极。 例如，板1360可用作第一 M0SFET器件(例如，使用第一多个沟槽形成的第一纵向M0SFET) 的漏极，并且板1360可用作第二M0SFET器件(例如，使用第二多个沟槽形成的第二纵向 M0SFET器件）的漏极。
[0229] 在一些具体实施中，板1360可具有可连同器件1300内的多个不同管芯尺寸一起 使用的尺寸。例如，第一板可具有可耦合至在第一器件中所包括的第一半导体管芯的尺寸。 第二板可具有与第一板相同的尺寸，但可耦合至在第二器件中所包括的第二半导体管芯。 因此，第一器件和第二器件可各自具有焊盘布局(基于第一板和第二板的相同尺寸）。
[0230] 在该具体实施中，板1360被不出为具有小于半导体管芯1344的表面积的表面积 (例如，覆盖面积、外部轮廓）（即，部分覆盖)。因此，半导体管芯1344的表面积的一部分不 被板1360覆盖。换句话讲，半导体管芯1344的至少一部分被暴露(并可耦合至另一层，例 如模塑层)。在一些具体实施中，板1360可具有等于或大于半导体管芯1344的表面积的表 面积（即，完全覆盖)。
[0231] 在一些具体实施中，不止一个板可耦合至半导体管芯(例如，半导体管芯1344)。在 一些具体实施中，多个板可耦合至半导体管芯的相同侧或表面(例如，平的表面)。在此类具 体实施中，板可彼此热隔绝和/或电绝缘。例如，耦合至半导体管芯的第一板可与耦合至半 导体管芯的第二板热隔绝和/或电绝缘。
[0232] 尽管图13A中未示出，板(未示出）可耦合至半导体管芯1346。在此类具体实施 中，耦合至半导体管芯1346的板可与板1360热隔绝和/或电绝缘。在一些具体实施中，板 1360可被改造以使得其可耦合至半导体管芯1344和半导体管芯1346。
[0233] 在一些具体实施中，板1360可由传导材料(例如，导电材料、导热材料)例如铜、铝、 金、金属合金和/或诸如此类制成。
[0234] 尽管示出具有矩形形状的单个连续块，但板1360可具有不同形状。在一些具体实 施中，板1360可使用一种或多种处理技术以具体图案来图案化。
[0235] 在一些具体实施中，板1360可在半导体管芯1344被包括在器件1300中之前耦合 至半导体管芯1344。在一些具体实施中，板1360可在半导体管芯1344被包括在器件1300 中（例如，耦合至器件1300)之后耦合至半导体管芯1344。
[0236] 图13B为示意图，示出了根据一个具体实施的具有附加工艺层的图13A所示的器 件1300的立体图。如图13B所示，半导体管芯1344U346及互连部件被包封在(例如，完全 地设置在)模塑层1320内。板1360的顶部表面穿过模塑层1320而暴露。在一些具体实施 中，板1360的顶部表面可在例如机械抛光工艺之后被限定。
[0237] 如图13B所示，表面覆镀层1356 (或其部分)耦合至互连部件中的一个或多个。仅 表面覆镀层1356的一些部分被标记。表面覆镀层1356可用作导体，其他部件(例如，器件、 PCB和/或诸如此类）可通过所述导体耦合。
[0238] 图14A为示意图，示出了图13A和13B所示器件1300的布局视图（或平面图）。如 图14A所不，板1360具有小于半导体管芯1344的表面积的表面积。由于板1360具有小于 半导体管芯1344的表面积的表面积，因此表面覆镀层1356的部分1356AU356B中的每一 个的表面积可相对较大。特别地，由于器件1300的表面上的空间的缺乏，表面覆镀层1356 的部分1356AU356B中的每一个的表面积将较小，或者器件1300的总封装尺寸(例如，覆盖 面积）将必须较大。这些特征在图14C所示的侧剖视图中更清晰地示出。
[0239] 图14C示出了图14A所示器件1300的沿着线Z1的侧剖视图。如图14C所示，表 面覆镀层1356的部分1356B设置在(例如，坚直地设置在）半导体管芯1344的至少一部分 上方，使得模塑层1320的部分1320B设置在表面覆镀层1356的部分1356B与半导体管芯 1344之间。由于板1360仅耦合至半导体管芯1344的一部分，因此这种配置是可能的。如 图14C所示，模塑层1320的部分1320A设置在(例如，横向地设置在)板1360与表面覆镀层 1356的部分1356B之间。如果板1360耦合至半导体管芯1344的更大部分，则表面覆镀层 1356的部分1356B的尺寸(例如，从上方观察时的表面积)将必须减小或在半导体器件1300 内横向地移动，从而导致半导体器件1300的总尺寸增加。
[0240] 板1360具有从半导体管芯1344的边缘1344A偏移(例如，横向地偏移）的边缘 1360A。在一些具体实施中，边缘1360A可偏移到半导体管芯1344的表面积之外(在该图中 向左偏移)。在一些具体实施中，边缘1360A可与半导体管芯1344的边缘1344A对齐(例如， 坚直地对齐)。
[0241] 如图14C所示，模塑层1320、板1360和表面覆镀层1356共同限定平的表面(例如， 大致平的表面)。在一些具体实施中，平的表面可使用一种或多种机械改造工艺(例如，化学 机械抛光工艺）来限定。在一些具体实施中，模塑层1320、板1360和/或表面覆镀层1356 中的一个或多个可具有设置在与器件1300相关的平的表面上方或下方的表面。
[0242] 如图14C所示，半导体管芯1344和半导体管芯1346经由耦合层1380耦合至重新 分布层1352的部分。相似地，板1360经由耦合层1390耦合至半导体管芯1304。耦合层 1380和/或耦合层1390 (如上文结合上述图所述）可包括焊料、导电环氧树脂和诸如此类 中的一个或多个。
[0243] 半导体管芯1344设置在板1360的至少一部分与重新分布层1352的至少一部分 之间。如图14C所示，模塑层1320的部分1320C设置在重新分布层1352的第一部分与重 新分布层1352的第二部分之间。
[0244] 尽管图14C未示出，但半导体管芯1346可具有不同于(例如，大于、小于）半导体 管芯1344的坚直尺寸(例如，厚度)的坚直尺寸(例如，厚度)。在一些具体实施中，半导体管 芯1346的坚直尺寸可等于半导体管芯1344的坚直尺寸。在一些具体实施中，板1360可具 有不同于(例如，大于、小于）半导体管芯1346和/或半导体管芯1344的坚直尺寸的坚直 尺寸。在一些具体实施中，板1360的坚直尺寸可等于半导体管芯1346和/或半导体管芯 1344的坚直尺寸。
[0245] 图14B示出了图14A所示器件1300的沿着线Z2的侧剖视图。如图14B所示，半 导体管芯1346经由耦合层1380的部分耦合至重新分布层1352的若干部分。如图14B和 图14C所示，导电柱1354设置在表面覆镀层1356与重新分布层1352之间。
[0246] 图13A到图14所示的具体实施和特征可与结合例如图1到12所示及所述的具体 实施中的任一个相组合。
[0247] 本文所述的各种器件(例如，器件100、器件200、器件300、器件500、器件800和诸 如此类)的具体实施(例如，封装件)可被包括在多种设备或系统中。图15为示意图，示出了 包括在电子设备1500中的例如图1所示的器件100。电子设备1500可为，或可包括，例如具 有传统膝上型形状因数的膝上型设备。在一些具体实施中，电子设备1500可为，或可包括， 例如有线设备和/或无线设备(例如，Wi-Fi启用设备)、计算实体(例如，个人计算设备)、服 务器设备(例如，网络服务器)、移动电话、音频设备、电机控制设备、电源(例如，离线电源)、 个人数字助理（PDA)、平板设备、电子阅读器、电视、汽车和/或诸如此类。在一些具体实施 中，电子设备1500可为，或可包括，例如显示设备(例如，液晶显示（LCD)监视器，用于向用 户显示信息)、键盘、指示设备(例如，鼠标、触控板，通过其用户可向计算机提供输入)。
[0248] 在一些具体实施中，电子设备1500可为，或可包括，例如后端部件、数据服务器、 中间件部件、应用服务器、前端部件、具有图形用户界面或万维网浏览器的客户端计算机 (用户可通过该图形用户界面或万维网浏览器与具体实施进行交互)，或者这样的后端、中 间件或前端部件的任何组合。本文所述的器件100 (和/或电子设备1500)可通过数字数 据通信的任何形式或媒介(例如，通信网络）进行互连。通信网络的例子包括局域网（LAN) 和广域网（WAN)，例如因特网。
[0249] 在一些具体实施中，装置可包括基板。该装置可包括重新分布层，该重新分布层耦 合至基板并包括第一重新分布层部分和第二重新分布层部分。该装置可包括第一半导体管 芯，该第一半导体管芯具有耦合至第一重新分布层部分的第一表面。该装置还可包括第二 半导体管芯，该第二半导体管芯具有耦合至第二重新分布层部分的第一表面，其中第一半 导体管芯具有与第二半导体管芯的第二表面相隔最小距离的第二表面。该装置还可包括耦 合至第一半导体管芯的第三表面的第一导体，其中第一半导体管芯的第三表面位于与第一 半导体管芯的第一表面相对的第一半导体管芯的侧上，以及其中第一导体具有小于第一半 导体管芯的第三表面的表面积的表面积。该装置可包括耦合至第二半导体管芯的第三表面 的第二导体，其中第二半导体管芯的第三表面位于与第二半导体管芯的第一表面相对的第 二半导体管芯的侧上。第一导体可与第二导体相隔大于所述最小距离的距离。
[0250] 在一些具体实施中，第一半导体管芯的第二表面可与第二半导体管芯的第二表面 平行地对齐。该装置可包括设置在第一半导体管芯的第三表面上的绝缘体，其中第一导体 的表面积和该绝缘体的表面积具有大致等于第一半导体管芯的第三表面的表面积的组合 表面积。
[0251] 在一些具体实施中，第一重新分布层部分可为电容部件的第一电容板，重新分布 层可为耦合至基板的第一侧的第一重新分布层。该装置可包括第二重新分布层，该第二重 新分布层包括所述电容部件的第二电容板。第一半导体管芯可包括第一半导体器件，该第 一半导体器件电容耦合至包括在第二半导体器件中的第二半导体器件。在一些具体实施 中，第一半导体管芯可包括高电压半导体器件。
[0252] 在一个一般方面中，装置可包括第一模塑层、第二模塑层以及设置在第一模塑层 与第二模塑层之间的基板。该装置可包括电感部件，该电感部件具有耦合至基板的至少一 部分。该装置可包括半导体管芯，该半导体管芯设置在第一模塑层中并包括半导体器件，该 半导体器件电耦合至电容部件。
[0253] 在一些具体实施中，第二模塑层包括磁性物质。电感部件可包括导电元件并且可 包括所述磁性物质的至少一部分。在一些具体实施中，该装置可包括设置在基板的第一侧 上的第一模塑层中的第一电容板以及设置在基板的第二侧上的第二模塑层中的第二电容 板。
[0254] 在一些具体实施中，半导体管芯为第一半导体管芯并且半导体器件为第一半导体 器件，第一电容板和第二电容板限定第一电容器的至少一部分。该装置可包括设置在基板 的第一侧上的第一模塑层中的第三电容板，第二电容板和第三电容板限定第二电容器的至 少一部分。该装置可包括第二半导体器件，该第二半导体器件包括第二半导体器件，并且该 第二半导体管芯可电耦合至第三电容板。
[0255] 在一些具体实施中，半导体管芯为第一半导体管芯并且半导体器件为第一半导体 器件。该装置可包括设置在第一模塑层中并包括第二半导体器件的第二半导体管芯，以及 设置在基板中并且将第二半导体器件电耦合至第二电容板的导电过孔。
[0256] 在一些具体实施中，半导体管芯为第一半导体管芯并且半导体器件为第一半导体 器件。该装置可包括第二半导体管芯，该第二半导体管芯包括第二半导体器件。第二半导 体管芯可设置在第一模塑层中，并且第一半导体器件可经由电容部件与第二半导体器件电 隔离。
[0257] 在一些具体实施中，电感部件为第一电感部件。该装置可包括设置在第二模塑层 中的第二电感部件，并且第一电感部件和第二电感部件可共同限定变压器。在一些具体实 施中，第二模塑层包括第一模塑材料以及设置在第一模塑材料与基板之间的第二模塑材 料。至少第一模塑材料可包括磁性物质。在一些具体实施中，基板包括陶瓷。
[0258] 在一些具体实施中，该装置可包括耦合至半导体管芯的至少一部分的板。在一些 具体实施中，电感部件包括线材。在一些具体实施中，该装置可包括电子设备。
[0259] 在另一个一般方面中，装置可包括设置在基板的第一侧上的第一重新分布层，其 中第一重新分布层包括第一重新分布层部分和第二重新分布层部分。该装置可包括耦合至 第一重新分布层的第一重新分布层部分的导电柱，并且半导体管芯可包括耦合至第一重新 分布层的第二重新分布层部分的半导体器件。该装置可包括设置在基板的第二侧上的第二 重新分布层，并且第二重新分布层可包括电容部件的电容板或电感部件的一部分中的至少 一个。该装置可包括第一模塑层和第二模塑层，该第一模塑层包封基板的第一侧上的半导 体管芯的至少一部分以及包封第一重新分布层的至少一部分，该第二模塑层设置在基板的 第二侧上。
[0260] 在一些具体实施中，第二模塑层包括磁性物质。在一些具体实施中，该装置可包括 表面覆镀层，该表面覆镀层具有沿着第一模塑层的表面找平的一部分。第一重新分布层和 导电柱可具有大致等于基板与表面覆镀层之间的第一模塑层的厚度的组合厚度。
[0261] 在一些具体实施中，该装置可包括表面覆镀层，该表面覆镀层具有沿着第一模塑 层的表面找平的一部分。第一重新分布层和导电柱可在基板与表面覆镀层之间延伸。
[0262] 在一些具体实施中，电容板为电容部件的第一电容板，并且第一重新分布层可包 括限定电容部件的第二电容板的一部分。基板可具有限定第一电容板与第二电容板之间的 电介质的一部分。
[0263] 在一些具体实施中，电容板为第一电容板，并且第一重新分布层的第二重新分布 层部分为第二电容板。在一些具体实施中，第二重新分布层包括限定电容板的第一部分以 及限定电感部件的所述部分的第二部分。
[0264] 在一些具体实施中，导电柱为第一导电柱，第二重新分布层包括限定电感部件的 所述部分的一部分。该装置可包括耦合至第二重新分布层的第二导电柱以及包括耦合至第 二导电柱的一部分的第三重新分布层。第二重新分布层的所述部分、第二导电柱以及第三 重新分布层的所述部分共同可限定电感部件的所述部分。
[0265] 在另一个一般方面中，装置可包括基板、设置在基板上的模塑层以及设置在模塑 层内的第一半导体管芯。该装置可包括设置在模塑层内的第二半导体管芯，其中第二半导 体管芯具有与第一半导体管芯的侧壁相隔第一距离的侧壁。该装置可包括第一导体，该第 一导体耦合至第一半导体管芯的表面并且沿着一个平面找平。在一些具体实施中，第一半 导体管芯的该表面可与第一半导体管芯的侧壁大致正交。该装置还可包括第二导体，该第 二导体耦合至第二半导体管芯的表面并且沿着所述平面找平，其中第一导体可与第二导体 相隔大于第一距离的第二距离。
[0266] 在一些具体实施中，第一半导体管芯的侧壁面向第二半导体管芯的侧壁的至少一 部分。在一些具体实施中，该装置可包括绝缘体，该绝缘体具有沿着所述平面找平的至少一 部分并且设置在第一导体与第二导体之间。
[0267] 在一些具体实施中，第一距离为第一半导体管芯的侧壁与第二半导体管芯的侧壁 之间的最小距离。该装置可包括绝缘体，该绝缘体具有设置在第一导体与第二导体之间的 一部分，并且第二距离可为该部分的最小宽度。
[0268] 在一些具体实施中，该装置可包括耦合至基板的至少一个电容板。在一些具体实 施中，该装置可包括第一半导体管芯，该第一半导体管芯包括高电压半导体器件。
[0269] 在又一个一般方面中，方法可包括使用第一电镀工艺在基板上形成重新分布层以 及使用第二电镀工艺在重新分布层上形成导电柱。所述方法可包括将半导体管芯耦合至重 新分布层，并且可包括形成对重新分布层的至少一部分以及导电柱的至少一部分进行包封 的模塑层。
[0270] 在一些具体实施中，基板可具有矩形或正方形形状并且为陶瓷基板。在一些具体 实施中，重新分布层为形成在基板的第一侧上并且包括第一电容板的第一重新分布层。所 述方法可包括在基板的第二侧上形成包括对应于第一电容板的第二电容板的第二重新分 布层。
[0271] 在一些具体实施中，所述方法可包括在半导体管芯的至少一部分上以及在导电柱 的至少一部分上形成表面覆镀层。在一些具体实施中，所述方法可包括形成表面覆镀层，该 表面覆镀层具有沿着模塑层的表面找平的一部分。重新分布层和导电柱可具有大致等于基 板与表面覆镀层之间的模塑层的厚度的组合厚度。
[0272] 在一些具体实施中，重新分布层为形成在基板的第一侧上的第一重新分布层，并 且模塑层为形成在基板的第一侧上的第一模塑层。所述方法可包括在基板的第二侧上形成 第二重新分布层，以及形成对第二重新分布层的至少一部分进行包封的第二模塑层。
[0273] 在一些具体实施中，重新分布层为形成在基板的第一侧上的第一重新分布层，并 且模塑层为形成在基板的第一侧上的第一模塑层。所述方法可包括在基板的第二侧上形成 第二重新分布层，以及形成对第二重新分布层的至少一部分进行包封的第二模塑层。第二 模塑层可包括磁性物质。在一些具体实施中，模塑层的至少一部分包括磁性物质。在一些 具体实施中，重新分布层为第一重新分布层，并且所述方法可包括在第一重新分布层上形 成第二重新分布层，其中形成导电柱包括在第二重新分布层上形成导电柱。
[0274] 还可理解的是，在某一层被称为位于另一层或基板上时，其可直接位于另一层或 基板上，或者也可存在居间层。还将理解，在元件(例如层、区域或基板）被称为位于另一个 元件上或连接至、电连接至、耦合至或电耦合至另一个元件时，该元件可直接位于另一个元 件上或连接或耦合至另一个元件，或者可存在一个或多个居间元件。相比之下，在元件被称 为直接位于另一个元件或层上或直接连接至或直接耦合至另一个元件或层时，不存在居间 元件或居间层。尽管在整个【具体实施方式】部分中可能未使用术语"直接位于……上"、"直接 连接至"或"直接耦合至"，但在图中被示出为直接位于……上、直接连接或直接耦合的元件 可被看作这样的情况。可修正本申请的权利要求，以陈述说明书中所述或图中所示的示例 性关系。
[0275] -些具体实施可使用各种半导体处理和/或封装技术来实现。一些具体实施可使 用与半导体基板相关的各种类型的半导体处理技术来实现，这些半导体基板包括，但不限 于，例如硅（Si)、砷化镓（GaAs)、碳化硅（SiC)和/或诸如此类。
[0276] 虽然所述的具体实施的某些特征已如本文所述进行了说明，但本领域技术人员目 前将会想到许多修改形式、替代形式、变更形式和等同形式。因此，应当理解，所附权利要求 旨在涵盖落入具体实施的范围内的所有此类修改形式和变更形式。应当理解，它们仅以举 例的方式而非限制的方式被呈现，可在形式和细节方面进行各种变更。本文所述的装置和/ 或方法的任何部分可以任何组合加以组合，但相互排斥的组合除外。本文所述的具体实施 可包括所述的不同具体实施的功能、部件和/或特征的各种组合和/或子组合。
【权利要求】
1. 一种装置，包括： 第一模塑层； 第二模塑层； 基板，其设置在所述第一模塑层与所述第二模塑层之间； 电感部件，其设置在所述第二模塑层中； 电容部件，其具有耦合至所述基板的至少一部分；以及 半导体管芯，其设置在所述第一模塑层中并包括半导体器件，所述半导体器件电耦合 至所述电容部件。
2. 根据权利要求1所述的装置，其中所述第二模塑层包括磁性物质，所述电感部件包 括导电元件并且包括所述磁性物质的至少一部分。
3. 根据权利要求1所述的装置，还包括： 第一电容板，其设置在所述基板的第一侧上的所述第一模塑层中；以及，第二电容板， 其设置在所述基板的第二侧上的所述第二模塑层中。
4. 根据权利要求3所述的装置，其中所述半导体管芯为第一半导体管芯并且所述半导 体器件为第一半导体器件，所述第一电容板和所述第二电容板限定第一电容器的至少一部 分， 所述装置还包括： 第三电容板，其设置在所述基板的所述第一侧上的所述第一模塑层中，所述第二电容 板和所述第三电容板限定第二电容器的至少一部分；以及 第二半导体管芯，其包括第二半导体器件，所述第二半导体器件电耦合至所述第三电 容板。
5. 根据权利要求3所述的装置，其中所述半导体管芯为第一半导体管芯并且所述半导 体器件为第一半导体器件， 所述装置还包括： 第二半导体管芯，其设置在所述第一模塑层中并且包括第二半导体器件；以及 导电过孔，其设置在所述基板中并且将所述第二半导体器件电耦合至所述第二电容 板。
6. 根据权利要求1所述的装置，其中所述半导体管芯为第一半导体管芯并且所述半导 体器件为第一半导体器件， 所述装置还包括： 第二半导体管芯，其包括第二半导体器件，所述第二半导体管芯设置在所述第一模塑 层中，所述第一半导体器件经由所述电容部件与所述第二半导体器件电隔离。
7. 根据权利要求1所述的装置，其中所述电感部件为第一电感部件， 所述装置还包括： 第二电感部件，其设置在所述第二模塑层中，所述第一电感部件和所述第二电感部件 共同限定变压器。
8. 根据权利要求1所述的装置，其中所述第二模塑层包括： 第一模塑材料；以及 第二模塑材料，其设置在所述第一模塑材料与所述基板之间，至少所述第一模塑材料 包括磁性物质。
9. 根据权利要求1所述的装置，其中所述基板包括陶瓷。
10. 根据权利要求1所述的装置，还包括： 板，其耦合至所述半导体管芯的至少一部分。
11. 根据权利要求1所述的装置，其中所述电感部件包括线材。
12. 根据权利要求1所述的装置，其中所述装置被包括在电子设备中。
13. -种装置，包括： 第一重新分布层，其设置在基板的第一侧上，所述第一重新分布层包括第一重新分布 层部分和第二重新分布层部分； 导电柱，其耦合至所述第一重新分布层的所述第一重新分布层部分； 半导体管芯，其包括耦合至所述第一重新分布层的所述第二重新分布层部分的半导体 器件； 第二重新分布层，其设置在所述基板的第二侧上，所述第二重新分布层包括电容部件 的电容板或电感部件的一部分中的至少一个； 第一模塑层，其包封所述基板的所述第一侧上的所述半导体管芯的至少一部分以及包 封所述第一重新分布层的至少一部分；以及 第二模塑层，其设置在所述基板的所述第二侧上。
14. 根据权利要求13所述的装置，其中所述第二模塑层包括磁性物质。
15. 根据权利要求13所述的装置，还包括： 表面覆镀层，其具有沿着所述第一模塑层的表面找平的一部分， 所述第一重新分布层和所述导电柱具有大致等于在所述基板与所述表面覆镀层之间 的所述第一模塑层的厚度的组合厚度。
16. 根据权利要求13所述的装置，还包括： 表面覆镀层，其具有沿着所述第一模塑层的表面找平的一部分， 所述第一重新分布层和所述导电柱在所述基板与所述表面覆镀层之间延伸。
17. 根据权利要求13所述的装置，其中所述电容板为所述电容部件的第一电容板，所 述第一重新分布层包括限定所述电容部件的第二电容板的一部分，所述基板具有限定所述 第一电容板与所述第二电容板之间的电介质的一部分。
18. 根据权利要求13所述的装置，其中所述电容板为第一电容板，所述第一重新分布 层的所述第二重新分布层部分为第二电容板。
19. 根据权利要求13所述的装置，其中所述第二重新分布层包括限定所述电容板的第 一部分以及限定所述电感部件的所述部分的第二部分。
20. 根据权利要求13所述的装置，其中所述导电柱为第一导电柱，所述第二重新分布 层包括限定所述电感部件的所述部分的一部分， 所述装置还包括： 第二导电柱，其耦合至所述第二重新分布层；以及 第三重新分布层，其包括耦合至所述第二导电柱的一部分， 所述第二重新分布层的所述部分、所述第二导电柱以及所述第三重新分布层的所述部 分共同限定所述电感部件的所述部分。
21. -种装置，包括： 基板； 模塑层，其设置在所述基板上； 第一半导体管芯，其设置在所述模塑层内； 第二半导体管芯，其设置在所述模塑层内，所述第二半导体管芯具有与所述第一半导 体管芯的侧壁相隔第一距离的侧壁； 第一导体，其耦合至所述第一半导体管芯的表面并且沿着一个平面找平；以及 第二导体，其耦合至所述第二半导体管芯的表面并且沿着所述平面找平，所述第一导 体与所述第二导体相隔大于所述第一距离的第二距离。
22. 根据权利要求21所述的装置，其中所述第一半导体管芯的所述侧壁面向所述第二 半导体管芯的所述侧壁的至少一部分。
23. 根据权利要求21所述的装置，还包括： 绝缘体，其具有沿着所述平面找平的至少一部分并且设置在所述第一导体与所述第二 导体之间。
24. 根据权利要求21所述的装置，其中所述第一距离为所述第一半导体管芯的所述侧 壁与所述第二半导体管芯的所述侧壁之间的最小距离， 所述装置还包括： 绝缘体，其具有设置在所述第一导体与所述第二导体之间的一部分，所述第二距离为 所述部分的最小宽度。
25. 根据权利要求21所述的装置，还包括： 至少一个电容板，其耦合至所述基板。
26. 根据权利要求21所述的装置，其中所述第一半导体管芯包括高电压半导体器件。
【文档编号】H01L23/48GK104112727SQ201310740963
【公开日】2014年10月22日 申请日期:2013年12月27日 优先权日:2013年4月18日
【发明者】A·R·阿什拉芙扎德, V·G·乌拉尔, J·江, D·金泽, M·M·杜比, 全五燮, 吴宗麟, M·C·伊斯塔西欧 申请人:费查尔德半导体有限公司