倏逝波耦合型高速高功率光电探测器的制造方法
【专利摘要】本发明公开了一种倏逝波耦合型高速高功率光电探测器的制造方法，包括：a、在半绝缘InP衬底上依次生长一层InP应力缓冲层、十个周期交替的InP/InGaAsP稀释波导层、两层InGaAsP光匹配层、三层InGaAs吸收层、InP扩散阻挡层及InGaAs接触层；b、采用Zn3As2源对InGaAs接触层进行掺杂；c、制作P电极；d、定义有源区；e、定义光纤输入波导区；f、定义耦合波导区；g、制作N电极；h、采用快速退火方法，保证良好的P、N电极欧姆接触；i、对整个台面进行苯并环丁烯材料平坦化，与P电极面在同一平面；j、制作共平面波导电极；k、将外延片减薄至110μm，解理成条状阵列芯片；l、对条状阵列芯片波导端面镀膜；以及m、将阵列芯片解理成单元芯片。
【专利说明】倏逝波耦合型高速高功率光电探测器的制造方法
【技术领域】
[0001 ] 本发明涉及一种光电探测器，尤其涉及一种倏逝波耦合型高速高功率光电探测器的制造方法。
【背景技术】
[0002]倏逝波耦合型高速高功率光电探测器是大容量光纤通信数字系统和宽带大动态模拟光子系统中的核心器件，其与光放大器配合使用，可以提高高速数字通信系统的灵敏度，在某些时候，甚至可以产生足够高的光电流直接驱动判决电路而不需要电放大器，其还可以最小化外调制模拟光子链路噪声系数并增加动态范围。
[0003]为了减小空间电荷效应并降低热阻，吸收区部分耗尽(Partially depletedabsorber-PDA)型探测器结构备受人们关注。其InGaAs层是一个三明治结构,在ρ型掺杂InGaAs层和η型掺杂InGaAs层之间夹着一层i型InGaAs层。ρ型与η型InGaAs层掺杂浓度渐变，产生一个准电场帮助少数载流子输运通过掺杂吸收区。薄耗尽区既使得空间电荷效应更小，又可以使探测器工作在低偏压下，从而减小总耗散功率。整个InGaAs层厚度设计用来平衡电子和空穴的渡越时间来优化光电探测器的射频带宽。要保证高的带宽(40GHz以上)，响应度大于0.6A/ff(l.55 μ m波长)，垂直入射器件结构已经不能满足要求。采用侧面进光倏逝耦合光波导结构与吸收区部分耗尽型光电探测器单片集成，利用光匹配层中的拍模效应将光耦合到吸收层中，光生载流子沿着吸收层长度均匀分布，还可以提高饱和光功率。因此，倏逝场耦合光波导与吸收区部分耗尽型光电探测器单片集成可以实现高响应度、高速度、高饱和光功率性能。然而，现有的倏逝耦合光波导与光电探测器单片集成芯片制作工艺技术引入寄生RC参数较大。
【发明内容】
[0004]本发明实施例所要解决的技术问题在于克服现有倏逝耦合光波导与光电探测器单片集成芯片制作工艺技术引入寄生RC参数大的问题，提供了一种倏逝波耦合型高速高功率光电探测器的制造方法。
[0005]本发明所提供的一种倏逝波耦合型高速高功率光电探测器的制造方法，包括:
[0006]a、在半绝缘InP衬底上依次生长一层InP应力缓冲层、十个周期交替的InP/InGaAsP稀释波导层、两层InGaAsP光匹配层、三层InGaAs吸收层、InP扩散阻挡层及InGaAs接触层，其中所述半绝缘InP衬底、InP应力缓冲层、InP/InGaAsP稀释波导层、InGaAsP光匹配层、InGaAs吸收层、InP扩散阻挡层及InGaAs接触层构成外延片；
[0007]b、米用Zn3As2源对InGaAs接触层进彳了惨杂；
[0008]C、制作P电极，所述P电极为Ti/Pt/Au金属膜制成；
[0009]d、生长一层有源区刻蚀阻挡介质膜，并进行台面刻蚀至InGaAsP光匹配层，以定义有源区；
[0010]e、刻蚀掉有源区与波导区以外的区域，直至半绝缘InP衬底，以定义光纤输入波导区；
[0011]f、进行耦合波导刻蚀，刻蚀至InP/InGaAsP稀释波导层，以定义耦合波导区；
[0012]g、制作N电极，所述N电极为AuGeNi/Au金属膜制成；
[0013]h、采用快速退火方法，保证良好的P、N电极欧姆接触；
[0014]1、对整个台面进行苯并环丁烯材料平坦化，与P电极面在同一平面；
[0015]j、用光刻方式在芯片平面上P、N电极挖孔，使P、N电极从苯并环丁烯材料下面露出，再用光刻的方式定义出共平面波导图形区，采用电镀Au方法，制作共平面波导电极；
[0016]k、将外延片减薄，解理成条状阵列芯片；
[0017]1、对条状阵列芯片波导端面镀膜；以及
[0018]m、将阵列芯片解理成单元芯片。
[0019]进一步的,上述步骤a中采用金属有机物化学气相沉积的方法在半绝缘InP衬底上依次生长一层InP应力缓冲层、十个周期交替的InP/InGaAsP稀释波导层、两层InGaAsP光匹配层、二层InGaAs吸收层、InP扩散阻挡层及InGaAs接触层。
[0020]进一步的，上述步骤b包括:将外延片分别先后浸泡在丙酮及乙醇各超声五分钟，清除外延片表面杂质，利用去离子水将外延片冲洗干净以及去除表面水分烘干，之后采用闭管扩散Zn3As2的方法进行InGaAs接触层的p型掺杂，扩散温度550°。
[0021]进一步的,上述步骤c包括:采用光刻曝光方式在InGaAs接触层上定义出P电极位置，再利用电子束蒸发Ti/Pt/Au金属膜，厚度为20nm/40nm/200nm，金属剥离工艺形成P电极。
[0022]进一步的，上述步骤d中采用ICP干法刻蚀与湿法刻蚀结合的方式进行台面刻蚀。
[0023]进一步的，上述步骤e中采用湿法刻蚀方法进行光纤输入波导刻蚀。
[0024]进一步的，上述步骤f中采用ICP干法刻蚀方法进行耦合波导刻蚀。
[0025]进一步的，上述步骤j包括:用光刻方式在平面上P、N电极挖孔，使P、N电极从苯并环丁烯材料下面露出，再用光刻的方式定义出共平面波导图形区，采用电镀Au方法，制作共平面波导电极。
[0026]有益效果:上述倏逝波耦合型高速高功率光电探测器与传统的制作工艺技术相t匕，具有以下优点:(I)选择掺Fe的半绝缘InP材料作为外延衬底材料，可以减小串联电阻和杂散电容；(2)顶层InGaAs欧姆接触层进行Zn掺杂，提高顶层p型掺杂浓度，减小欧姆接触串联电阻；(3)采用金属膜层定义P、N电极欧姆接触区域工艺，保证了 P、N电极接触面积足够大，减小欧姆接触串联电阻；(4)采用苯并环丁烯材料进行台面平坦化工艺，减小了因为电极爬坡与电极不共面引起的寄生电容；(5)在耦合光波导前刻蚀制作输入光波导，避免耦合光波导解理精确的尺寸要求，减小了芯片解理工艺难度；(6)芯片为对称联体结构设计，简化了制作工艺，提高芯片成品率。
【专利附图】
【附图说明】
[0027]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图；[0028]图1A及图1B是本发明倏逝波耦合型高速高功率光电探测器的制造方法的较佳实施方式的流程图。
[0029]图2是外延材料结构示意图。
[0030]图3是刻蚀有源区台面至光匹配层后的结构示意图。
[0031]图4是刻蚀光波导至半绝缘InP衬底后的结构示意图。
[0032]图5是刻蚀耦合光波导至稀释波导层后的结构示意图。
[0033]图6是台面平坦化并开孔制作CPW电极后的结构示意图。
【具体实施方式】
[0034]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0035]应当理解的是，虽然此处可以使用“第一”、“第二”等术语来描述各种元件，但是这些元件不应当由这些术语所限制。这些术语仅用来区分一个元件和另一个元件。因此，下文所讨论的“第一”元件也可以被称为“第二”元件而不偏离本发明的教导。应当理解的是，当提及一元件“连接”或者“联接”到另一元件时，其可以直接地连接或直接地联接到另一元件或者也可以存在中间元件。相反地，当提及一元件“直接地连接”或“直接地联接”到另一元件时，则不存在中间元件。
[0036]在此使用的术语仅仅用于描述具体的实施方式的目的而无意作为对本发明的限定。如此处所使用的，除非上下文另外清楚地指出，则单数形式意图也包括复数形式。
[0037]应当进一步理解的是，当在本说明书中使用术语“包括”和/或“包括有”时，这些术语指明了所述特征、整体、步骤、操作、元件和/或部件的存在，但是也不排除一个以上其他特征、整体、步骤、操作、元件、部件和/或其群组的存在和/或附加。
[0038]请参见图1A及图1B，本发明倏逝波耦合型高速高功率光电探测器的制造方法的较佳实施方式包括以下步骤:
[0039]步骤S1:在半绝缘InP衬底上，采用金属有机物化学气相沉积(MOCVD)的方法依次生长IOOnm的InP应力缓冲层、10个周期的InP/InGaAsP稀释波导层、两层(Ql.UQl.4)InGaAsP光匹配层、InGaAs吸收层(包括n型、i型、p型)、InP扩散阻挡层、InGaAs接触层，其中下文中将应力缓冲层、稀释波导层、光匹配层、吸收层、扩散阻挡层及接触层统称为外延层，将衬底及外延层统称为外延片。
[0040]具体请参见图2，其是在一掺Fe的半绝缘InP衬底I上采用MOCVD的方法外延生长材料后的截面示意图。采用MOCVD方法在半绝缘InP衬底I上首先生长一层非掺杂的IOOnm厚的InP应力缓冲层2，其主要作用是调节晶格失配；在InP应力缓冲层2上依次生长10个周期交替的非掺杂IOOnm InP/80nm (Ql.DlnGaAsP稀释波导层3，该10个周期结构为稀释波导层用来耦合输入光并进行传输；在稀释波导层3上生长两层650nm (Ql.1)的InGaAsP和100nm(Ql.4)InGaAsP光匹配层4，其掺杂浓度I X 1018cnT3，作用为将光倏逝耦合至InGaAs吸收层并作为N电极接触层；在光匹配层4上继续一次生长部分耗尽吸收区的吸收层5，具体包括三层厚度20nm的n型InGaAs层(掺杂浓度分别为2 X 1018cnT3，I X IO1W3,5X 1017cnT3)、一层厚度250nm的非故意掺杂InGaAs层以及三层厚度为150nm (掺杂浓度分别为5 X IO17Cm 3，I X IO18Cm 3, 2 X IO18Cm 3)的InGaAs层，其作用如下:①避免厚InGaAs耗尽层，减小了热效应，②P型n型掺杂浓度渐变，有利于载流子输运，减小空间电荷效应。在吸收层5上生长一层厚度200nm的p型InP阻挡层6，其掺杂浓度大于2 X 1018cm_3，其作用是阻挡电子向P型接触层7扩散与限制光波在InGaAs层中。在扩散阻挡层6上继续生长一层厚度为IOOnm的p型InGaAs层作为P电极欧姆接触层7，其掺杂浓度大于5 X 1018cm_3。本实施方式中，所述衬底I采用掺Fe的半绝缘InP材料，因此可以减小串联电阻和杂散电容。
[0041]步骤S2:采用Zn3As2源对外延片进行顶层(即接触层7)掺杂，以提高顶层InGaAs接触层7的掺杂浓度。
[0042]具体地，将外延片分别先后浸泡在丙酮及乙醇各超声5分钟，清除外延片表面杂质，利用去离子水将外延片冲洗干净以及去除表面水分烘干。采用闭管扩散砷化锌(Zn3As2)的方法进行欧姆接触层7的p型掺杂，扩散温度550°。本实施方式中，对接触层7进行Zn掺杂来提高接触层7的掺杂浓度，可减小欧姆接触串联电阻。
[0043]步骤3:定义P电极，采用带胶剥离的方法制作Ti/Pt/Au电极。
[0044]具体的，采用光刻曝光方式在接触层7上定义出P电极位置，再利用电子束蒸发Ti/Pt/Au金属膜，厚度为20nm/40nm/200nm，金属剥离工艺形成P电极。更为具体地，光刻采用AZ5200NJ的光刻胶在外延片上定义出剥离图形区，蒸发Ti/Pt/Au金属膜后剥离，即可制作出P电极。
[0045]步骤4:定义有源区:在P电极顶层制作一层有源区刻蚀阻挡掩膜，采用ICP干法刻蚀与湿法刻蚀结合的方式进行台面刻蚀至光匹配层4，以定义有源区。
[0046]具体地,请参考图3所示，图3为刻蚀有源区台面至(Ql.DInGaAsP光匹配层示意图。采用等离子增强化学气相淀积(PECVD)设备在制作完成P电极的外延片表面生长一层二氧化硅(SiO2)介质膜，作为ICP刻蚀的阻挡掩膜。利用光刻的方法在SiO2掩膜上定义出P电极形状的图形，用稀释的氢氟酸(HF)溶液将多余的SiO2层去掉，露出外延片InGaAs接触层7表面。在剩余SiO2层的保护下，对外延层进行感应耦合离子干法刻蚀(ICP)，干法刻蚀采用的气体为氯气(Cl2)、甲烷(CH4)、氢气(H2)，配比为1:1:1。真空式气压为5mtorr、RF功率为150W、ICP功率lkW。ICP刻蚀深度控制精确，刻蚀图形线条好，侧壁角度可控，但是ICP刻蚀会对刻蚀表面带来损伤，影响1-V特性和造成表面漏电，在刻蚀完成之后，在Br2与甲醇的混合溶液中腐蚀30秒，以去掉表面的损伤层。
[0047]步骤5:定义光纤输入波导区:采用湿法刻蚀方法进行光纤输入波导刻蚀；刻蚀掉有源区与波导区以外的区域，直至半绝缘衬底1，以定义光纤输入波导区。
[0048]具体地,请参见图4所示，图4是刻蚀光波导至半绝缘InP衬底I的示意图。将经过步骤4处理之后的外延片煮剥离液清洁后，用去离子水将外延片冲洗干净以及去除表面水分烘干，准备对外延层进行光波导刻蚀。由于本次刻蚀需要直接刻蚀到半绝缘InP衬底I，而腐蚀液对半绝缘InP衬底I和InGaAsP材料具有良好的选择性，所以采用湿法腐蚀的方法进行本次刻蚀。湿法腐蚀可以直接利用光刻胶做掩膜，所用的腐蚀液为H2SO4、H2O2、H2O的混合溶液。刻蚀在常温下进行，为了保证刻蚀温度不发生变化，刻蚀在水浴中进行。将外延片在腐蚀液中浸泡5分钟，然后取出去离子水冲洗10分钟以上，煮剥离液去胶。清洁外延片后，重新生长一层SiO2掩膜，对刻蚀好的台面进行钝化保护。[0049]步骤6:定义耦合波导区:采用ICP干法刻蚀方法进行耦合波导刻蚀，刻蚀至稀释波导层3，以定义耦合波导区。
[0050]具体地，请参见图5所示，图5是刻蚀耦合光波导至稀释波导层3的示意图；外延片煮剥离液清洁后，用去离子水将外延片冲洗干净以及去除表面水分烘干，重新生长一层SiO2掩膜，对生成的两个台面进行钝化保护。利用光刻的方法定义出耦合光波导的刻蚀区域，用HF溶液腐蚀掉多余的SiO2掩膜，煮剥离液，对晶片清洗干净后采取ICP刻蚀的方法刻蚀耦合光波导至稀释波导层3。刻蚀所采取的反应室条件与第一次ICP刻蚀条件一样，调整刻蚀时间以控制刻蚀深度。刻蚀完成后，由于表面可能附着有干法刻蚀产生的生成物,影响光传输特性，仍旧采用Br2与甲醇的混合溶液对晶片进行湿法处理，以清洁刻蚀表面。
[0051]步骤7:定义N电极:采用带胶剥离的方法，制作AuGeNi/Au电极。
[0052]具体的，用光刻的方法在步骤6中生成的SiO2掩膜表面定义出N电极孔的图形，在HF中将多余SiO2层腐掉，刻蚀出N型接触孔，剥离液去胶，用光刻lift-off的方法制作金锗镍/金(AuGeNi/Au)金属接触层，金属接触层的厚度约为300nm。这层金属层的作用是为N型欧姆接触。
[0053]步骤8:采用快速退火方法，保证良好的P、N电极欧姆接触。
[0054]步骤9:台面平坦化:对整个台面进行苯并环丁烯(BCB)材料110平坦化，与P电极面在同一平面。具体地，用旋转涂胶的方式对整个台面进行BCB的涂敷，BCB的涂层高度约为4 y m，再采取高温固化的方式使材料表面平坦化，与P电极面基本处在同一平面。
[0055]更为具体地，用旋转涂敷的方式在晶片表面涂一层BCB110，BCBllO的厚度约为4um左右，将台阶全部覆盖在内。先在低温90°C的条件下烘烤20分钟对BCB进行预固化，然后在退火炉中用280°C的高温对BCBllO进行彻底固化处理，固化时间为30分钟。
[0056]步骤10:共平面波导(CPW)电极制作:用光刻方式在芯片平面上P、N电极挖孔，使P、N电极从BCBllO下面露出，再用光刻的方式定义出CPW图形区，采用电镀Au方法，制作CPff 电极 120。
[0057]具体地,请参图6所示，图6是台面平坦化并开孔制作CPW电极的示意图。BCB固化后，用光刻的方法刻蚀出图形，露出需要加厚的金属接触层位置，继续采用光刻剥离工艺的方式，在BCB上定义出CPW共平面电极的蒸镀区域，采用电镀的方法在BCB表面制作CPW延伸电极，并与P、N区金属层接触。电镀的方式可以使CPW金层沿着BCB的开孔从BCB下面的P、N电极接触处层均匀的爬坡到BCB表面上，可以很好的解决P、N台面高度落差的问题。
[0058]步骤11:将经过上述步骤10处理后的外延片减薄至110 Pm，解理成条状阵列芯片。
[0059]步骤12:对条状阵列芯片波导端面镀膜。具体地，采用磁控溅射方法对条状阵列芯片波导端面制作波长1550nm增透膜，材料为TiOx。
[0060]步骤13:将阵列芯片解理成单元芯片。
[0061]上述倏逝波耦合型高速高功率光电探测器与传统的制作工艺技术相比，具有以下优点:
[0062](I)选择掺Fe的半绝缘InP材料作为外延衬底材料，可以减小串联电阻和杂散电容；(2)顶层InGaAs欧姆接触层进行Zn掺杂，提高顶层p型掺杂浓度，减小欧姆接触串联电阻；(3)采用金属膜层定义P、N电极欧姆接触区域工艺，保证了 P、N电极接触面积足够大，减小欧姆接触串联电阻；(4)采用BCB材料进行台面平坦化工艺，减小了因为电极爬坡与电极不共面引起的寄生电容；(5)在稱合光波导前刻蚀制作输入光波导,避免稱合光波导解理精确的尺寸要求，减小了芯片解理工艺难度；(6)芯片为对称联体结构设计，简化了制作工艺，提高芯片成品率。
[0063]以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。
【权利要求】
1.一种倏逝波耦合型高速高功率光电探测器的制造方法，其特征在于:所述利记博彩app包括: a、在半绝缘InP衬底上依次生长一层InP应力缓冲层、十个周期交替的InP/InGaAsP稀释波导层、两层InGaAsP光匹配层、二层InGaAs吸收层、InP扩散阻挡层及InGaAs接触层，其中所述半绝缘InP衬底、InP应力缓冲层、InP/InGaAsP稀释波导层、InGaAsP光匹配层、InGaAs吸收层、InP扩散阻挡层及InGaAs接触层构成外延片； b、米用Zn3As2源对InGaAs接触层进彳了惨杂； C、制作P电极，所述P电极为Ti/Pt/Au金属膜制成； d、生长一层有源区刻蚀阻挡介质膜，并进行台面刻蚀至InGaAsP光匹配层，以定义有源区； e、刻蚀掉有源区与波导区以外的区域，直至半绝缘InP衬底，以定义光纤输入波导区； f、进行耦合波导刻蚀，刻蚀至InP/InGaAsP稀释波导层，以定义耦合波导区； g、制作N电极,所述N电极为AuGeNi/Au金属膜制成； h、采用快速退火方法，保证良好的P、N电极欧姆接触； 1、对整个台面进行苯并环丁烯材料平坦化，与P电极面在同一平面； j、用光刻方式在芯片平面上P、N电极挖孔，使P、N电极从苯并环丁烯材料下面露出，再用光刻的方式定义出共平面波导图形区，采用电镀Au方法，制作共平面波导电极； k、将外延片减薄，并解理成条状阵列芯片； 1.对条状阵列芯片波导端面镀膜；以及 m、将阵列芯片解理成单元芯片。
2.如权利要求1所述的倏逝波耦合型高速高功率光电探测器的制造方法，其特征在于:所述步骤a中采用金属有机物化学气相沉积的方法在半绝缘InP衬底上依次生长一层InP应力缓冲层、十个周期交替的InP/InGaAsP稀释波导层、两层InGaAsP光匹配层、三层InGaAs吸收层、InP扩散阻挡层及InGaAs接触层。
3.如权利要求1所述的倏逝波耦合型高速高功率光电探测器的制造方法，其特征在于:所述步骤b包括:将外延片分别先后浸泡在丙酮及乙醇各超声五分钟，清除外延片表面杂质，利用去离子水将外延片冲洗干净以及去除表面水分烘干，之后采用闭管扩散Zn3As2的方法进行InGaAs接触层的ρ型掺杂，扩散温度550°。
4.如权利要求1所述的倏逝波耦合型高速高功率光电探测器的制造方法，其特征在于:所述步骤c包括:采用光刻曝光方式在InGaAs接触层上定义出P电极位置，再利用电子束蒸发Ti/Pt/Au金属膜，厚度为20nm/40nm/200nm，金属剥离工艺形成P电极。
5.如权利要求1所述的倏逝波耦合型高速高功率光电探测器的制造方法，其特征在于:所述步骤d中采用ICP干法刻蚀与湿法刻蚀结合的方式进行台面刻蚀。
6.如权利要求1所述的倏逝波耦合型高速高功率光电探测器的制造方法，其特征在于:所述步骤e中采用湿法刻蚀方法进行光纤输入波导刻蚀。
7.如权利要求1所述的倏逝波耦合型高速高功率光电探测器的制造方法，其特征在于:所述步骤f中采用ICP干法刻蚀方法进行耦合波导刻蚀。
8.如权利要求1所述的倏逝波耦合型高速高功率光电探测器的制造方法，其特征在于:所述步骤j包括:用光刻方式在平面上P、N电极挖孔，使P、N电极从苯并环丁烯材料下面露出，再用光刻 的方式定义出共平面波导图形区，采用电镀Au方法，制作共平面波导电极。
【文档编号】H01L31/18GK103646997SQ201310692477
【公开日】2014年3月19日 申请日期:2013年12月13日 优先权日:2013年12月13日
【发明者】崔大健, 高新江, 黄晓峰, 樊鹏, 王立 申请人:中国电子科技集团公司第四十四研究所