半导体器件的利记博彩app

半导体器件的利记博彩app
【专利摘要】提供一种半导体器件，能够变更导通电阻和对恢复电流的耐性。实施方式的半导体器件具有：第1电极；与第1电极对置的第2电极；第1半导体层，具有在与从第1电极朝着第2电极的第1方向交叉的第2方向上交互排列了第1导电类型的第1半导体区和第2导电类型的第2半导体区的结构，设置在第1电极上；第2导电类型的第2半导体层，设置在第1半导体层上，与第2半导体区相接；第1导电类型的第3半导体层，在第1区域中，设置在第2半导体层上，与第2电极连接；以及第3电极，在第1区域中，隔着绝缘膜与第2半导体层相接。在第1区域中，第1半导体区包含：位于第1电极侧且含有氢的第1部分和被第1部分和第2半导体层夹着且具有比第1部分低的杂质浓度的第2部分。
【专利说明】半导体器件
[0001](相关申请)
[0002]本申请享受将日本专利申请2013-145372 (申请日:2013年7月11日)作为基础申请的优先权，本申请通过参照该基础申请而包含其全部内容。

【技术领域】
[0003]本发明的实施方式涉及半导体器件。

【背景技术】
[0004]在家用电器、通信设备、车载用马达等中的电力变换、控制等中使用具有高速开关特性和数十?数百伏的反向阻止电压(耐压)的半导体器件(功率半导体器件)。在这样的半导体器件中，兼具高耐压和低导通电阻的超结结构的半导体器件引人注目。
[0005]在超结结构的半导体器件中，作为漂移层的η型柱区的杂质浓度设定得越高，其导通电阻越低。但是，η型柱区的杂质浓度由晶片工艺中使用的半导体晶片的规格、或形成超结结构的工艺条件决定。而且，在形成超结结构之后，不能事后变更导通电阻。


【发明内容】

[0006]本发明要解决的问题是，提供可以在形成超结结构之后变更导通电阻和对恢复电流的耐性的半导体器件。
[0007]实施方式的半导体器件具有:第I电极；与上述第I电极对置的第2电极；第I半导体层，具有在与从上述第I电极朝着上述第2电极的第I方向交叉的第2方向上交互排列了第I导电类型的第I半导体区和第2导电类型的第2半导体区的结构，设置在上述第I电极上；第2导电类型的第2半导体层，设置在上述第I半导体层上，与上述第2半导体区相接;第I导电类型的第3半导体层，在第I区域中，设置在上述第2半导体层上，与上述第2电极连接；以及第3电极，在上述第I区域中，隔着绝缘膜与上述第2半导体层相接。在上述第I区域中，上述第I半导体区包含:位于上述第I电极侧且含有氢的第I部分和被上述第I部分和上述第2半导体层夹着且具有比上述第I部分低的杂质浓度的第2部分。

【专利附图】

【附图说明】
[0008]图1是示出第I实施方式的半导体器件的示意性的剖面图。
[0009]图2是示出第I实施方式的半导体器件的示意性的平面图。
[0010]图3是示出第2实施方式的半导体器件的示意性的剖面图。
[0011]图4是示出第3实施方式的半导体器件的示意性的剖面图。

【具体实施方式】
[0012]以下，参照【专利附图】

【附图说明】实施方式。在以下的说明中，对相同的部件赋予相同的附图标记，对曾经说明过的部件适当地省略其说明。
[0013](第I实施方式)
[0014]图1是示出第I实施方式的半导体器件的示意性的剖面图。
[0015]图2是示出第I实施方式的半导体器件的示意性的平面图。
[0016]在图1中示出图2所示的半导体器件I的有源区域Ia (第I区域)中的A_A’线的剖面、和半导体器件I的周边区域Ip (第2区域)中的B-B’线的剖面。另外，在图1左边示出半导体器件I截止时的有源区域Ia和周边区域Ip中的深度与电场强度的关系。半导体器件I的深度指后述的η型的半导体区13η和ρ型的半导体区13ρ的接合部附近的深度。
[0017]在本实施方式中，把从漏极电极50朝着半导体层15 (或源极电极51)的方向作为Z方向(第I方向)，把与Z方向交叉的方向作为Y方向(第2方向),把与Z方向和Y方向交叉的方向作为X方向。
[0018]第I实施方式的半导体器件I是上下电极结构的功率半导体器件。半导体器件I具有有源区域Ia和周边区域lp。周边区域Ip包围有源区域la。在有源区域Ia中配置多个 M0SFET(Metal Oxide Semiconductor Field Effect Transistor,金属氧化物半导体场效应晶体管)。漏极电极50和源极电极51夹着半导体而对置。在半导体器件I中，通过控制栅极电极的电压而使漏极电极50与源极电极51之间通电(导通状态)或不通电(截止状态)。在导通状态下，经由有源区域Ia在源极与漏极间流过电流。
[0019]在半导体器件I中，在漏极电极50 (第I电极)上设置n+型的漏极层10。在漏极电极50的上侧设置半导体层15 (第I半导体层)。在漏极电极50与半导体层15之间设置漏极层10。
[0020]半导体层15具有例如η型的半导体区13η(第I半导体区)和ρ型的半导体区13ρ(第2半导体区)在Y方向上交互排列的超结结构。半导体区13η是MOSFET的漂移层。在Y方向上，半导体区13ρ的宽度与被半导体区13ρ夹着的半导体区13η的宽度相同。半导体区13ρ在X方向上延伸。
[0021]在半导体层15上设置ρ型的基极层20 (第2半导体层)。基极层20与超结结构的半导体区13ρ相接。
[0022]另外，在有源区域Ia中，在基极层20上设置η+型的源极层21 (第3半导体层)。在源极层21上设置源极电极51 (第2电极)。在有源区域Ia中，源极层21与源极电极51连接。在周边区域Ip中不设置源极电极51。在有源区域Ia中，栅极电极30 (第3电极)隔着栅极绝缘膜31与半导体区13η、基极层20和源极层21相接。栅极电极30在X方向上延伸。栅极电极30与栅极焊盘52电连接。
[0023]在有源区域Ia和周边区域Ip中，半导体区13η具有:位于漏极电极50侧的第I部分I In、和被第I部分Iln和基极层20夹着的第2部分12η。
[0024]在本实施方式中，把η+型、η型称为“第I导电类型”，把P型称为“第2导电类型”。另外，杂质浓度以η.型、η型的顺序降低。作为η.型、η型的杂质元素，可举出例如磷(P)、砷(As)、锑(Sb)等。作为ρ型的杂质元素，可举出例如硼(B)等。
[0025]例如，在有源区域Ia和周边区域Ip中，向超结结构的半导体区13η中注入磷(P)。另外，向半导体区13ρ中注入硼(B)。进而，向第I部分Iln中注入氢(质子(H+))，进行热处理。形成了超结结构之后从漏极层10侧注入氢。不向第2部分12η注入氢。
[0026]通过向第I部分Iln注入氢，第I部分的杂质浓度变得比第2部分12η的杂质浓度高。另外，氢的浓度分布为越靠近漏极电极50侧越浓。第2部分12η的杂质浓度与半导体区13ρ的杂质浓度相同。
[0027]在此，“杂质浓度”指赋予半导体材料的导电性的杂质元素的有效浓度。例如，在半导体材料中含有作为施主的杂质元素和作为受主的杂质元素时，将激活了的杂质元素中的、排除了施主和受主相抵消部分的浓度作为杂质浓度。
[0028]由此，第2部分12η与半导体区13ρ的接合部的电场强度在Z方向(深度方向)上示出恒定的值。另外，第I部分Iln与半导体区13ρ的接合部的电场强度在Z方向上形成梯度。
[0029]漏极层10、半导体区13η、13ρ、基极层20和源极层21的材料包含例如硅(Si)等。向漏极层10、半导体区13η、13ρ、基极层20和源极层21中导入上述的杂质元素。另外，在漏极层10、半导体区13η、13ρ、基极层20和源极层21中，实施用来激活杂质元素的退火处理。
[0030]源极电极51和漏极电极50的材料包含例如铝(Al)、镍(Ni)、铜(Cu)、钛(Ti)、钨(W)等中的至少某一种金属。
[0031]栅极电极30的材料包含导入了杂质元素的半导体(例如添加硼的多晶硅)、或金属(例如钨)。栅极绝缘膜31包含二氧化硅(Si O X)、氮化硅(SiNx)等。
[0032]通过在硅晶片上利用晶片工艺形成多个半导体器件I之后，把这些多个半导体器件I分别单片化而形成半导体器件I。硅晶片是所谓的市售商品，硅晶片的杂质浓度是根据其规格预先确定的浓度。
[0033]另外，在晶片工艺中形成超结结构时也可以变更超结结构中包含的杂质浓度。但是，为了得到杂质浓度与工艺条件的对应关系，需要预先进行实验、模拟等。另外，如果半导体器件的设计有变更，有时该对应关系需要重新设定。在此，设计变更指例如半导体器件的尺寸变更等。而且，在形成了超结结构之后，就不能变更其杂质浓度了。
[0034]与此不同，在第I实施方式中，形成硅晶片的规格和超结结构的工艺条件相互独立，通过把氢导入半导体区13η、进行热处理(温度:300°C?500°C (以下相同))，可以简便地变更第I部分Iln的浓度。即，可以与硅晶片的规格和超结结构的工艺条件无关地控制导通电阻。例如，通过把第I部分Iln中包含的氢浓度设定得高，实现低导通电阻的半导体器件。另外，也可以在形成了超结结构之后事后变更第I部分Iln的浓度。
[0035]另外，在第I实施方式中，通过使第I部分Iln含有氢，可以控制漂移层中的载流子寿命。例如，如果寄生二极管成为通电接通状态，则从寄生二极管注入的空穴可能会停留在漂移层。在此，寄生二极管指例如由基极层20和第2部分12η形成的ρη 二极管。
[0036]如果寄生二极管成为通电截止状态(反向回复时、恢复时)，空穴h经由例如基极层20向源极电极51排出。把此时的空穴电流称为恢复电流。在此，漂移层对空穴电流没有足够的耐性时，半导体器件I有被击穿的可能性。
[0037]在半导体器件I中，作为尽快消除空穴的方法，使第I部分Iln含有氢。由此，第I部分Iln中的空穴的寿命缩短，对内置二极管的空穴注入被抑制。其结果，实现了具有高的恢复电流耐量的半导体器件I。
[0038](第2实施方式)
[0039]图3是示出第2实施方式的半导体器件的示意性的剖面图。
[0040]在图3左边示出半导体器件2截止时的有源区域Ia中的深度与电场强度的关系。在图3右边示出半导体器件2截止时的周边区域Ip中的、深度与电场强度的关系。
[0041]在半导体器件2中，向有源区域Ia选择地注入氢，进行热处理。g卩，在半导体器件2中，在有源区域Ia中，半导体区13η具有第I部分Iln和第2部分12η。在周边区域Ip中，半导体区13η不具有第I部分11η。在周边区域Ip中，半导体区13η由第2部分12η构成。
[0042]在周边区域Ip中，半导体区13η的杂质浓度与半导体区13ρ的杂质浓度在Z方向上均衡。因此，在周边区域Ip中，半导体区13η与半导体区13ρ的接合部的电场强度在深度方向上成为恒定的值。换言之，在半导体器件2的截止时，半导体区13η中延伸的空乏层的长度与半导体区13ρ中延伸的空乏层的长度变得相同。因此，在半导体器件2中，与半导体器件I相比截止时的周边区域Ip的耐压进一步提高。
[0043](第3实施方式)
[0044]图4是示出第3实施方式的半导体器件的示意性的剖面图。
[0045]在图4左边示出半导体器件3截止时的有源区域Ia中的深度与电场强度的关系。在图4右边示出半导体器件3截止时的周边区域Ip中的深度与电场强度的关系。
[0046]在半导体器件3中，向周边区域Ip选择地注入氢，进行热处理。即，在半导体器件3中，在周边区域Ip中，半导体区13η具有第I部分Iln和第2部分12η。在有源区域Ia中，半导体区13η不具有第I部分11η。在有源区域Ia中，半导体区13η由第2部分12η构成。
[0047]上述的空穴电流容易停留在周边区域lp。因为在周边区域Ip中没有能够排出空穴电流的源极电极51。因此，在半导体器件3中，作为在周边区域Ip尽快消除空穴的方法，使周边区域Ip含有氢。由此，在周边区域Ip中第I部分Iln中的空穴的寿命缩短。其结果，实现了周边区域Ip处具有高的恢复电流耐量的半导体器件3。
[0048](第4实施方式)
[0049]从漏极侧注入的氢，除了被注入半导体区13η以外，还被注入半导体区13ρ。然后进行热处理。因此，有时在注入氢之后，半导体区13ρ中包含的ρ型杂质被氢抵消，半导体区13ρ的杂质浓度降低。
[0050]在这样的情况下，以半导体区13ρ的杂质浓度分布越靠近漏极侧越浓的方式预先调整半导体区13ρ的杂质浓度即可。
[0051]另外，在实施方式中，在说“在部位B上设置部位Α”时的“在…上”，除了用于指部位A与部位B接触地将部位A设置在部位B上的情况以外，有时也用于指在部位A与部位B不接触地将部位A设置在部位B的上方的情况。另外，“在部位B上设置部位Α”，有时也适用于在部位A和部位B反转从而部位A位于部位B之下的情况、部位A和部位B在横向上并排的情况。这是因为，即使旋转实施方式中的半导体器件，半导体器件的结构在旋转前后并不变化。
[0052]以上，参照具体例说明了实施方式。但是，实施方式不限于这些具体例。即，本领域普通技术人员可以对这些具体例进行适当设计变更，只要具有实施方式的特征，就包含在实施方式的范围内。上述的各具体例具有的各要素和其配置、材料、条件、形状、尺寸等不限于例示出的情况，可以适当变更。
[0053]另外，上述的各实施方式具有的各要素，在技术上允许的前提下可以复合，将这些组合后的方案只要具有实施方式的特征，就包含在实施方式的范围内。此外，在实施方式的思想范畴内，本领域普通技术人员可以想到各种的变更例和修正例，这些变更例和修正例也属于实施方式的范围。
[0054]虽然说明了本发明的几个实施方式，但这些实施方式都是作为例子提出的，并非用来限定本发明的范围。这些新的实施方式可以以其它的各种方式实施，在不脱离发明的主要构思的范围内，可以进行各种省略、改写、变更。这些实施方式及其变形都包含在发明的范围和主要构思内，且包含在权利要求书记载的发明及其等价的范围内。
【权利要求】
1.一种半导体器件，其特征在于具有: 第I电极； 与上述第I电极对置的第2电极； 第I半导体层，具有在与从上述第I电极朝着上述第2电极的第I方向交叉的第2方向上交互排列了第I导电类型的第I半导体区和第2导电类型的第2半导体区的结构，设置在上述第I电极上； 第2导电类型的第2半导体层，设置在上述第I半导体层上，与上述第2半导体区相接； 第I导电类型的第3半导体层，在第I区域中，设置在上述第2半导体层上，与上述第2电极连接；以及 第3电极，在上述第I区域中，隔着绝缘膜与上述第2半导体层相接，且在上述第I区域和第2区域中，上述第I半导体区包含:位于上述第I电极侧且含有氢的第I部分和被上述第I部分和上述第2半导体层夹着且具有比上述第I部分低的杂质浓度的第2部分。
2.—种半导体器件，其特征在于具有: 第I电极； 与上述第I电极对置的第2电极； 第I半导体层，具有在与从上述第I电极朝着上述第2电极的第I方向交叉的第2方向上交互排列了第I导电类型的第I半导体区和第2导电类型的第2半导体区的结构，设置在上述第I电极上； 第2导电类型的第2半导体层，设置在上述第I半导体层上，与上述第2半导体区相接； 第I导电类型的第3半导体层，在第I区域中，设置在上述第2半导体层上，与上述第2电极连接；以及 第3电极，在上述第I区域中，隔着绝缘膜与上述第2半导体层相接，且在上述第I区域中，上述第I半导体区包含:位于上述第I电极侧且含有氢的第I部分和被上述第I部分和上述第2半导体层夹着且具有比上述第I部分低的杂质浓度的第2部分。
3.如权利要求2所述的半导体器件，其特征在于: 在包围上述第I区域的第2区域中，上述第I半导体区包含:位于上述第I电极侧且含有氢的第I部分和被上述第I部分和上述第2半导体层夹着且具有比上述第I部分低的杂质浓度的第2部分。
4.一种半导体器件，其特征在于，具有: 第I电极； 与上述第I电极对置的第2电极； 第I半导体层，具有在与从上述第I电极朝着上述第2电极的第I方向交叉的第2方向上交互排列了第I导电类型的第I半导体区和第2导电类型的第2半导体区的结构，设置在上述第I电极上； 第2导电类型的第2半导体层，设置在上述第I半导体层上，与上述第2半导体区相接； 第I导电类型的第3半导体层，在第I区域中，设置在上述第2半导体层上，与上述第2电极连接；以及 第3电极，在上述第I区域中，隔着绝缘膜与上述第2半导体层相接，且在包围上述第I区域的第2区域中，上述第I半导体区包含:位于上述第I电极侧且含有氢的第I部分和被上述第I部分和上述第2半导体层夹着且具有比上述第I部分低的杂质浓度的第2部分。
【文档编号】H01L29/78GK104282755SQ201310606199
【公开日】2015年1月14日 申请日期:2013年11月25日 优先权日:2013年7月11日
【发明者】浦秀幸, 山下浩明, 小野昇太郎, 泉沢优 申请人:株式会社东芝