图像传感器件及方法

图像传感器件及方法
【专利摘要】本发明提供一种用于在图像传感器的像素中围绕光电二极管的区域阻挡光的系统和方法。在实施例中，第一光学阻挡层形成在第一粘合层上并且第二粘合层形成在第一光学阻挡层上。重复一次或更多次第一光学阻挡层和第二粘合层的形成以形成多个光学阻挡层和多个粘合层。这样，如果在进一步处理期间，光学阻挡层中的空隙开口，则另一光学阻挡层阻挡可能穿过空隙的任何光。本发明还公开了图像传感器件及方法。
【专利说明】图像传感器件及方法
[0001]相关申请的交叉引用
[0002]本申请要求于2013年3月12日提交的标题为“Photoresist System and Method”的美国临时专利申请第61/778，170号的利益，其全部内容结合于此作为参考。

【技术领域】
[0003]本发明涉及半导体【技术领域】，更具体地，涉及一种图像传感器件及方法。

【背景技术】
[0004]互补金属氧化物半导体图像传感器通常利用形成在半导体衬底的像素区域阵列中的一系列的光电二极管以感应什么时候光照射光电二极管。邻近每个像素区域中的每个光电二极管，可以形成转移晶体管，以在期望的时间传送光电二极管中通过感应的光所生成的信号。这样的光电二极管和转移晶体管通过在期望的时间操作转移晶体管，以使得在期望的时间捕获图像。
[0005]互补金属氧化物半导体图像传感器通常可以形成在前侧照明结构或背侧照明结构中。在前侧照明结构中，光从图像传感器的“前”侧也即转移晶体管所形成处穿过，到达光电二极管。然而，在这种结构中，光在到达光电二极管之前被迫穿过金属层、介电层并穿过转移晶体管。由于金属层、介电层以及转移晶体管并不一定是透明的并在光试图到达光电二极管时可能阻挡光，因此这会产生处理和/或操作的问题。
[0006]在背侧照明结构中，转移晶体管、金属层以及介电层形成在衬底的前侧上，并且光可以从衬底的“背”侧穿过，到达光电二极管，使得在光到达转移晶体管、介电层或金属层之前，光触及光电二极管。这样的结构可以减少制造图像传感器以及操作图像传感器的复杂性。


【发明内容】

[0007]为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种半导体器件，包括:
[0008]像素，包括衬底和所述衬底内的光电二极管；
[0009]第一光学阻挡层,位于所述衬底上方；
[0010]第二光学阻挡层，位于所述第一光学阻挡层上方，所述第二光学阻挡层与所述第一光学阻挡层分隔开；以及
[0011]开口，穿过所述第一光学阻挡层和所述第二光学阻挡层以允许光照射到所述光电二极管上。
[0012]在可选实施例中，所述半导体器件进一步包括粘合层，位于所述第一光学阻挡层和所述第二光学阻挡层之间。
[0013]在可选实施例中，所述半导体器件进一步包括第二粘合层，位于所述第一光学阻挡层和所述衬底之间。
[0014]在可选实施例中，所述半导体器件进一步包括第三粘合层，位于所述第二光学阻挡层上方。
[0015]在可选实施例中，所述半导体器件进一步包括第三光学阻挡层，位于所述第三粘合层上方。
[0016]在可选实施例中，所述半导体器件进一步包括第四粘合层，位于所述第三光学阻挡层上方。
[0017]在可选实施例中，所述第一光学阻挡层包括铝铜并且所述第一粘合层包括氮化钛。
[0018]根据本发明的另一方面，还提供了一种半导体器件，包括:
[0019]位于衬底上方的光阻挡层，其中，所述光阻挡层包括光学阻挡层和粘合层的重复图案；以及，
[0020]穿过所述光阻挡层的开口，所述开口露出位于所述衬底内的光电二极管上方的所述衬底。
[0021]在可选实施例中，所述重复图案具有第一光学阻挡层和第二光学阻挡层。
[0022]在可选实施例中，所述重复图案具有第一光学阻挡层、第二光学阻挡层以及第三光学阻挡层。
[0023]在可选实施例中，所述重复图案具有第一粘合层、第二粘合层、第三粘合层和第四粘合层。
[0024]在可选实施例中，所述光学阻挡层包括铝铜。
[0025]在可选实施例中，所述粘合层包括氮化钛。
[0026]在可选实施例中，所述半导体器件进一步包括钝化层，位于所述重复图案和所述衬底之间。
[0027]根据本发明的又一个方面，还提供了一种制造半导体器件的方法，所述方法包括:
[0028]在衬底上方形成阻挡层，其中，形成所述阻挡层进一步包括:
[0029]在所述衬底上方形成光学阻挡层；以及
[0030]在所述光学阻挡层上方形成粘合层；
[0031]重复阻挡层的形成一次或多次以形成阻挡区域；
[0032]去除所述阻挡区域的一部分以露出位于所述衬底内的光电二极管上方的衬底。
[0033]在可选实施例中，重复所述阻挡层的形成包括重复阻挡层的形成一次。
[0034]在可选实施例中，重复所述阻挡层的形成包括重复阻挡层的形成两次。
[0035]在可选实施例中，所述方法进一步包括:在形成所述阻挡层之前，在所述衬底的上方形成钝化层。
[0036]在可选实施例中，所述方法进一步包括:在形成所述阻挡层之前，在所述钝化层上方形成第一粘合层。
[0037]在可选实施例中，形成所述光学阻挡层为形成铝铜层。

【专利附图】

【附图说明】
[0038]为更完整的理解本发明实施例及其优点，现将结合附图所进行的以下描述作为参考，其中:
[0039]图1示出了根据实施例的具有像素区域阵列的图像传感器；
[0040]图2示出了根据实施例的一个像素的截面图；
[0041]图3示出了根据实施例的光学阻挡层和粘合层的形成；
[0042]图4示出了根据实施例的光学阻挡层和粘合层的形成的第一次重复；
[0043]图5示出了根据实施例的光学阻挡层和粘合层的形成的第二次重复；
[0044]图6示出了根据实施例的穿过光学阻挡层和粘合层的开口的形成；以及
[0045]图7示出了根据实施例的光学阻挡层中的空隙的形成。
[0046]除非另有说明，否则不同附图中的相应标号和符号通常表示相应部件。绘制附图以清楚地示出实施例的相关方面，并且不必成比例绘制。

【具体实施方式】
[0047]下面，详细讨论各实施例的制造和使用。然而，应该理解，实施例提供了许多可以在各种具体环境中实现的可以应用的概念。所讨论的具体实施例仅仅示出了制造和使用实施例的具体方式，而不用于限制实施例的范围。
[0048]实施例将根据具体环境进行描述，也即互补金属氧化物半导体(CMOS)背侧照明图像传感器。然而，其他实施例也可以应用其他图像传感器以及其他半导体器件。
[0049]现参考图1，示出了包括多个背侧照明像素区域101的阵列或网格的图像传感器
100。图像传感器100还可以包括位于与像素区域101的阵列邻近的逻辑区域103。逻辑区域103可以具有额外的电路和接触件，以实现与像素区域101的阵列的输入和输出连接。逻辑区域103用于提供像素区域101的操作环境，并调节像素区域101的阵列与其他外部器件(未示出)之间的通信。
[0050]图2示出了沿图1中的线A-A’截取的具有转移晶体管215的像素区域101的简化截面图，并且示出了衬底201，衬底201具有通过隔离区域205与其他像素区域101分隔开的像素区域101。衬底201可以包括前侧202和背侧204并可以为具有(110)晶体取向的半导体材料，诸如硅、锗、金刚石等。可选地，也可以使用具有其他晶体取向的化合物材料，诸如硅锗、碳化硅、砷化镓、砷化铟、磷化铟、碳化硅锗、磷砷化镓、磷化铟镓、它们的组合等。此外，衬底201可以包括绝缘体上硅(SOI)衬底。通常，SOI衬底包括诸如外延硅、锗、硅锗、SO1、绝缘体上硅锗(SGOI)或它们的组合的半导体材料层。如本领域已知的，衬底201可以掺杂诸如硼、镓的P型掺杂剂，然而衬底也可以可选地掺杂η型掺杂剂。
[0051]隔离区域205可以位于衬底201中围绕像素区域101，以分开并隔离像素区域
101。如本领域已知，隔离区域205可以是通常通过蚀刻衬底201形成的浅沟槽隔离件，以形成沟槽并用介电材料填充沟槽。隔离区域205可以用诸如氧化物材料、高密度等离子体(HDP)氧化物等的介电材料填充，通过本领域已知的传统方法来形成。可选地，可以沿隔离区域205的侧壁形成氧化物内衬层。
[0052]光敏二极管207可以形成在衬底201的像素区域101中。可以利用光敏二极管207来生成与照射到光敏二极管207上的光的强度和亮度相关的信号。在实施例中，光敏二极管207可以包括形成在衬底201 (在该实施例中可以为ρ型衬底)中的η型掺杂区域209并还可以包括形成在η型掺杂区域209的表面上的重掺杂ρ型掺杂区域211以形成p-n_p结。
[0053]可以使用例如光刻掩模和注入工艺来形成η型掺杂区域209。例如，可以将第一光刻胶(图2中未示出)放置于衬底201上。第一光刻胶可以包括诸如深紫外线光(DUV)光刻胶的传统光刻胶材料，并例如通过使用旋涂工艺来放置第一光刻胶，可以将第一光刻胶沉积在衬底201的表面上。然而，可选地可以采用用于形成或放置第一光刻胶的任何其他适合的材料或方法。一旦第一光刻胶被放置在衬底201上,可以通过图案化的中间掩模(reticle)将第一光刻胶暴露在诸如光的能量下，以便在第一光刻胶的暴露在能量下的这些区域中诱导反应。然后可以显影第一光刻胶，并可以去除第一光刻胶的一部分，露出光敏二极管207期望放置的衬底201的部分。
[0054]一旦第一光刻胶被放置并显影，那么重掺杂η型掺杂区209可以通过穿过第一光刻胶注入η型掺杂剂(例如，磷、砷、锑等)来形成。在实施例中，可以注入η型掺杂区域209以使其浓度处于约lel5atom/cm3至约le20atom/cm3之间，例如约8el5atom/cm3。然而，可选地可以采用重掺杂η型掺杂区域209的任何适合的可选浓度。
[0055]在形成(例如，通过注入工艺)η型掺杂区域209之后，可以使用将第一光刻胶作为掩模的例如离子注入工艺来形成P型掺杂区域211。可以形成P型掺杂区域211以延伸到衬底201中约I μ m至约4 μ m之间。此外,可以形成P型掺杂区域211以具有约lel5atom/cm3 至约 5el9atom/cm3 之间的浓度，例如 lel6atom/cm3。
[0056]一旦形成光敏二极管207，则可以去除第一光刻胶。在实施例中，可以使用诸如灰化的工艺来去除第一光刻胶。在该工艺中，第一光刻胶的温度增加至第一光刻胶将分解的温度，然后冲洗或从衬底201处去除。
[0057]此外，作为本领域普通技术人员将认识到，上述光敏二极管207仅为可以在实施例中使用的光敏二极管207的一种类型。实施例可以采用任何适合的光电二极管，并且所有这些光电二极管都旨在包括在实施例的范围内。此外，上述精确的方法或步骤的顺序可以进行调整，例如在η型掺杂区域209的形成之前，形成ρ型掺杂区域211，然而这样的调整也包括在实施例的范围内。
[0058]转移晶体管215可以形成在像素区域101中。然而，即使将转移晶体管215描述为转移晶体管，但是转移晶体管215也仅为图像传感器中可以使用的功能型晶体管的许多类型的代表。例如，实施例可以额外地包括位于像素区域101中的其他晶体管，诸如复位晶体管、源极跟随晶体管或选择晶体管。可以布置这些晶体管以形成例如四个晶体管CMOS图像传感器(CIS)。图像传感器中可以采用的所有适合的晶体管和结构均完全包括在实施例的范围内。
[0059]转移晶体管215可以包括栅极堆叠件，栅极堆叠件可以形成在衬底201上方。栅极堆叠件可以包括栅极电介质217和栅电极219。可以通过本领域已知的任何适合的工艺在衬底201上形成并图案化栅极电介质217和栅电极219。栅极电介质217可为诸如氧化硅、氮氧化硅、氮化硅、氧化物、含氮氧化物、氧化铝、氧化镧、氧化铪、氧化锆、氮氧化铪，它们的组合等的高K介电材料。栅极电介质217可以具有大于约4的相对介电常数值。
[0060]在栅极电介质217包括氧化物层的实施例中，可以通过诸如在包括氧化物、Η20、Ν0或它们的组合的环境中的湿式或干式热氧化的任何氧化工艺，或者通过使用四乙基原硅酸盐(TEOS)和氧气作为前体的化学汽相沉积(CVD)技术来形成栅极电介质217。在一个实施例中，栅极电介质217的厚度可以介于约1 A至约150 A之间，诸如100 A的厚度。
[0061]栅电极219可以包括导电材料，诸如金属(例如，钽、钛、钥、钨、钼、铝、铪、钌)、金属硅化物(例如，硅化钛、硅化钴、硅化镍、硅化钽)、金属氮化物(例如，氮化钛、氮化钽)、掺杂多晶硅、其他导电材料或它们的组合。在一个实例中，沉积并重结晶非晶硅以产生多晶硅(Poly-si I icon)。在栅电极219为多晶硅的实施例中，可以通过低压化学汽相沉积(LPCVD)来沉积掺杂或非掺杂的多晶硅从而形成栅电极219，并且形成的栅电极219的厚度介于约100 A至约2500 A的范围内，例如1200 A。
[0062]可以在栅极电介质217和栅电极219的侧壁上形成间隔件221。可以通过在先前形成的结构上均厚沉积间隔层(未示出)来形成间隔件221。间隔层可以包括SiN、氮氧化物、SiC, S1N、氧化物等，并可以通过诸如化学汽相沉积(CVD)、等离子体增强CVD、溅射和本领域已知的其他方法的通常使用的方法来形成。然后图案化间隔层以形成间隔件221，诸如通过各向异性蚀刻以从结构的水平表面去除间隔层。
[0063]可以自光敏二极管207形成位于衬底201中且在栅极电介质217的相对侧上的源极/漏极区223。在衬底201是ρ型衬底的实施例中，可以通过注入诸如磷、砷或锑的合适的η型掺杂剂来形成源极/漏极区223。可以使用栅电极219和间隔件221作为掩模来注入源极/漏极区223以形成轻掺杂源极/漏极(LDD)区225和重掺杂源极/漏极区227。
[0064]应该注意，本领域普通技术人员将意识到可以使用很多其他工艺、步骤等来形成源极/漏极区223和光敏二极管207。例如，本领域普通技术人员将意识到可以使用间隔件和内衬层的各种组合来实施多种注入以形成具有适于特定目的的特定形状或性能的源极/漏极区223和光敏二极管207。可以使用任意这些工艺以形成源极/漏极区223和光敏二极管207，并且上述描述并不意味着将实施例限制为上述步骤。
[0065]一旦形成转移晶体管215，则可以在像素区域101上方形成第一层间介电(ILD)层228，并可以穿过第一 ILD层228形成接触件229。第一 ILD层228可以包括诸如硼磷硅酸盐玻璃(BPSG)的材料，也可以使用适用于任何层的任何合适的电介质。可以使用诸如PECVD的工艺来形成第一 ILD层228，也可以可选地使用诸如LPCVD的其他工艺。可以形成厚度具有约100 A至约3000 A之间的第一 ILD层228。
[0066]可以使用适合的光刻或蚀刻技术以穿过第一 ILD层228形成接触件229。在实施例中，采用第二光刻胶材料生成图案化掩模以限定接触件229。还可以使用诸如硬掩模的额外的掩模。实施诸如各向异性或各向同性蚀刻工艺的蚀刻工艺以蚀刻第一 ILD层228。
[0067]然后可以形成接触件229以接触衬底201和栅电极219。接触件229可以包括势垒/粘附层(图2中未单独示出)以防止扩散并对接触件229提供更好的粘附力。在实施例中，势垒层由钛、氮化钛、钽、氮化钽等的一层或多层形成。势垒层可以通过化学汽相沉积来形成，也可以可选地使用其他技术。可以形成势垒层使其具有约50 A至约500 A的结合厚度。
[0068]接触件229可以由诸如高导电性、低电阻金属、元素金属、过渡金属等的任何适合的导电材料形成。在示例性实施例中，接触件229由钨形成，也可以可选地采用诸如铜的其他材料。在接触件229由钨形成的实施例中，可以通过本领域已知的CVD技术来沉积接触件229，也可以可选地使用任何形成方法。
[0069]在接触件229形成之后，可以实施对衬底201的前侧202的进一步处理。该处理可以包括形成各种导电和介电层(图2中共同以参考标号231来指代)以在单独形成的器件相互之间形成互联件。这些互联结构可通过任何适合的形成工艺(例如，通过蚀刻的光刻、镶嵌、双镶嵌等)来制造，并可以使用诸如铝合金、铜合金等的适合的导电材料来形成。
[0070]此外，一旦在第一 ILD层228上方形成互连件，则可以形成第一钝化层233以防止对下层的物理或化学损伤。第一钝化层233可以由诸如氧化硅、氮化硅、如碳掺杂氧化物的低k电介质、如多孔碳掺杂二氧化硅的极低k电介质、它们的组合等的一个或多个适合的介电材料制造。可以通过诸如化学汽相沉积(CVD)的工艺来形成第一钝化层233，也可以采用其他适合的工艺。
[0071]图3示出了在衬底201的前侧202上处理之后，可以在衬底201的背侧204上实施的进一步处理。在实施例中，可以减少或磨薄衬底201的背侧204的厚度。磨薄减少了光到达光敏二极管207之前，光穿过衬底201的背侧204所行进的距离。可以使用诸如化学机械抛光(CMP)的去除工艺来实施衬底201的背侧204的磨薄。在CMP工艺中，使蚀刻材料和研磨材料的组合物接触衬底201的背侧204，并且研磨垫(未示出)用于磨掉衬底201的背侧204直到获得期望的厚度。然而，可选地可以使用用于磨薄衬底201的背侧204的任何适合的工艺，诸如蚀刻或CMP与蚀刻的组合的。可以磨薄衬底201的背侧204使得衬底201的厚度介于约2μηι至2.3μηι之间。
[0072]图3还示出了在衬底201的背侧204上方的第二钝化层301形成。可以由诸如氧化硅、氮化硅、如碳掺杂氧化物的低k电介质、如多孔碳掺杂二氧化硅的极低k电介质，它们的组合等的一种或多种适合的介电材料来制造第二钝化层301。可以通过诸如化学汽相沉积(CVD)的工艺来形成第二钝化层301，也可以采用任何适合的工艺以使其厚度介于约
100 A至约6000 A之间，例如2000 A。
[0073]此外图3中示出了第一粘合层303、第一光学阻挡层305以及第二粘合层307的形成。在实施例中，第一粘合层303可以为有助于第一光学阻挡层305粘附至第二钝化层301并有助于平衡工艺中的应力的材料。第一粘合层303可以包括诸如氮化钛、氮化钽、氮化物膜、氮氧化物、它们的组合等的材料。可以使用诸如化学汽相沉积(CVD )、物理汽相沉积(PVD)、原子层沉积(ALD)、它们的组合等的沉积工艺来形成第一粘合层303，并可以形成第一粘合层303使其厚度介于约10 A至1000 A之间，例如约100 A。
[0074]第一光学阻挡层305形成在第一粘合层303上方，并可以用于防止光穿过第一光学阻挡层305而到达不期望光照射的区域。在实施例中，由诸如铝铜、钨、锌、镍、钴、它们的组合等的不透明材料形成第一光学阻挡层305，并且可以使用诸如物理汽相沉积、化学汽相沉积、电镀、无电镀、它们的组合等的工艺来形成。可以形成第一光学阻挡层305使其厚度介于约10 A至约4000 A之间，例如约750 A。
[0075]图3还示出了第一光学阻挡层305上方的第二粘合层307的形成。第二粘合层307可以形成在第一光学阻挡层305上方并可以用于将第二光学阻挡层401 (图3中未示出但在下文中结合图4示出并描述)粘附至第一光学阻挡层305。在实施例中，可以使用与第一粘合层303 (例如，使用CVD形成的氮化钛)相似的材料并使用相似的工艺来形成第二粘合层307，并可以形成为相似的厚度(例如，100 A)。然而，在可选实施例中，第二粘合层307可以使用与第一粘合层303不同的材料，并可以使用不同的工艺来形成。
[0076]在图像传感器100的进一步处理期间，第一光学阻挡层305将经历一系列的热循环，首先被加热(例如，使用热处理)然后被冷却。该循环还将导致第一光学阻挡层305根据其热膨胀系数而膨胀和收缩。这样的膨胀和收缩会导致不期望的空隙(图3中未示出但在下文中结合图7示出并进一步描述)的形成，这会允许光以不期望的位点穿过第一光学阻挡层 305。
[0077]作为一种防止光穿过衬底201的方法，图4示出了第一光学阻挡层305和第二粘合层307的形成的重复以形成第二光学阻挡层401和第三粘合层403。在实施例中，第二光学阻挡层401可以形成在第二粘合层307上方以帮助减少或消除光的通路。在实施例中，第二光学阻挡层401可以由与第一光学阻挡层305 (例如，使用化学汽相沉积的铝铜)相似的材料，并使用相似的工艺来形成至相似的厚度(例如，750人)。然而，在可选实施例中，第二光学阻挡层401可以使用与第一光学阻挡层305不同的工艺和不同的材料来形成，并且可以形成为与第一光学阻挡层305不同的厚度。
[0078]第三粘合层403可以形成在第二光学阻挡层401上方，并且可以使用与第二粘合层307 (例如，使用化学汽相沉积的氮化钛)相似的材料、相似的工艺来形成，并且形成与第二粘合层307相似的厚度。然而，在可选实施例中，第三粘合层403可以由与第二粘合层307不同的材料、不同的工艺来形成，并且具有与第二粘合层307不同的厚度。
[0079]图5示出了第一光学阻挡层305和第二粘合层307形成的另一个重复以在第三粘合层403的上方形成第三光学阻挡层501和第四粘合层503。在实施例中，第三光学阻挡层501可以由与第一光学阻挡层305 (例如，使用化学汽相沉积的铝铜)相似的材料及使用相似的工艺来形成，并且具有与第一光学阻挡层305相似的厚度(例如，750 A )。然而，在可选实施例中，第三光学阻挡层501可以使用与第一光学阻挡层305不同的工艺及不同的材料来形成，并且可以形成为与第一光学阻挡层305不同的厚度。
[0080]此外，尽管图4和图5示出了光学阻挡层和粘合层形成的第一重复和第二重复，但是实施例并不意图限制为仅为这些步骤的第一重复和第二重复。相反，可以可选地使用任何合适数目的重复，诸如重复这些步骤三、四、五或更多次以形成额外的光学阻挡层和粘合层。所有这些重复的数目完全包括在实施例的范围内。
[0081]图6示出了第一粘合层303、第一光学阻挡层305、第二粘合层307、第二光学阻挡层401、第三粘合层403、第三光学阻挡层501以及第四粘合层503的图案化。可以使用诸如适合的光刻掩模和蚀刻工艺来实施图案化。在这样的工艺中，第三光刻胶(图6中未示出)可以被放置于第四粘合层503上。第三光刻胶可以包括诸如深紫外光(DUV)光刻胶的传统光刻胶材料；并且可以例如通过使用旋涂工艺来沉积在第四粘合层503的表面上以放置第三光刻胶。然而，可以可选地利用形成或放置第三光刻胶的任何其他适合的材料或方法。一旦第三光刻胶被放置在第四粘合层503上，则可以通过图案化的中间掩模将第三光刻胶暴露在诸如光的能量下，以便在第三光刻胶的暴露在能量下的那些部分中诱导反应。然后可以显影第三光刻胶，并且可以去除第三光刻胶的一部分，露出第四粘合层503的表面。
[0082]一旦第三光刻胶位于合适的位置上，则可以去除第一粘合层303、第一光学阻挡层305、第二粘合层307、第二光学阻挡层401、第三粘合层403、第三光学阻挡层501以及第四粘合层503的位于光敏二极管207上方的部分以允许光穿过以到达像素内的光敏二极管207，而留下第一粘合层303、第一光学阻挡层305、第二粘合层307、第二光学阻挡层401、第三粘合层403、第三光学阻挡层501以及第四粘合层503的位于剩余的像素上方的部分以防止光的穿过。在第一光学阻挡层305为铝铜并且第一粘合层303为氮化钛的实施例中，可以使用适合的蚀刻工艺或蚀刻工艺的组合(诸如使用例如HF作为蚀刻剂的各向异性蚀刻)来实施去除，也可以可选地利用任何其它适合的去除工艺。
[0083]一旦第一粘合层303、第一光学阻挡层305、第二粘合层307、第二光学阻挡层401、第三粘合层403、第三光学阻挡层501以及第四粘合层503被图案化，则去除第三光刻胶。在实施例中，可以使用诸如灰化的工艺来去除第三光刻胶。在这样的工艺中，第三光刻胶的温度增加至第三光刻胶将会分解的温度，然后冲洗或从衬底201处去除。
[0084]在去除第三光刻胶之后，可以进一步处理衬底201的第二侧204以提供额外的功能。例如，使用旋涂工艺放置的诸如聚合树脂的滤色镜(未示出)可以形成在像素区域101上方，以便过滤将照射到像素区域101上的光。此外，可以通过施加然后烘烤正型光刻胶以形成微透镜，从而使照射到光敏二极管207的上光聚焦。可以形成用以有助于聚集、聚焦、过滤或者操纵入射光的这些以及任何其他适合的结构，并且所有这样的结构均完全包括在实施例的范围内。
[0085]图7示出了在图像传感器100经历多个热循环之后的图像传感器100，其中热循环可以根据最终用户所使用的进一步处理(例如，热退火)或者其他热循环来实现。如图所示，热处理会导致第一光学阻挡层305膨胀和收缩，因而导致不期望的空隙701在第一光学阻挡层305中开口，这可以允许光穿过第一光学阻挡层305。
[0086]然而，第二光学阻挡层401和第三光学阻挡层501的存在有助于减少或消除光的通路。特别地，虽然第二光学阻挡层401和第三光学阻挡层501可以经受相似的膨胀和收缩并可以形成相似的空隙701，但是形成在第二光学阻挡层401和第三光学阻挡层501中的空隙直接形成在第一光学阻挡层305中形成的空隙701上方的可能性较低。这样，任何穿过第一光学阻挡层305中的空隙701的光会被第二光学阻挡层401或第三光学阻挡层501阻挡。此外，任何穿过第二光学阻挡层401或者第三光学阻挡层501的光会被第一光学阻挡层305阻挡。这样的支援层有助于防止光泄露并且有助于黑电平校准。
[0087]根据实施例，提供了一种包括像素的半导体器件。像素包括衬底和衬底中的光电二极管。第一光学阻挡层位于衬底上方，并且第二光学阻挡层位于第一光学阻挡层上方，第二光学阻挡层与第一光学阻挡层分隔开。穿过第一光学阻挡层和第二光学阻挡层的开口允许光照射到光电二极管上。
[0088]根据另一实施例，提供了一种包括位于衬底上方的光阻挡层的半导体器件。光阻挡层包括光学阻挡层和粘合层的重复图案。开口穿过光学阻挡层，开口露出位于衬底内光电二极管上方的衬底。
[0089]根据又一实施例，提供了一种包括在衬底上方形成阻挡层的制造半导体器件的方法。阻挡层的形成还包括在衬底上方形成光学阻挡层以及在光学阻挡层上方形成粘合层。将形成阻挡层的步骤重复一次或多次以形成阻挡区域并且去除阻挡区域的一部分以露出位于衬底内光电二极管上方的衬底。
[0090]尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本发明精神和范围的情况下，做各种不同的改变，替换和更改。例如，可以使用电荷耦合器件(CCD)来替换图像传感器中的CMOS器件，并且图像传感器可以为前侧图像传感器而非背侧图像传感器。这些器件、步骤和材料可以不同，然而仍然在实施例的范围内。
[0091]而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该将这样的工艺、机器、制造、材料组分、装置、方法或步骤包括在范围内。
【权利要求】
1.一种半导体器件，包括: 像素，包括衬底和所述衬底内的光电二极管； 第一光学阻挡层，位于所述衬底上方； 第二光学阻挡层，位于所述第一光学阻挡层上方，所述第二光学阻挡层与所述第一光学阻挡层分隔开；以及 开口，穿过所述第一光学阻挡层和所述第二光学阻挡层以允许光照射到所述光电二极管上。
2.根据权利要求1所述的半导体器件，进一步包括粘合层，位于所述第一光学阻挡层和所述第二光学阻挡层之间。
3.根据权利要求2所述的半导体器件，进一步包括第二粘合层，位于所述第一光学阻挡层和所述衬底之间。
4.根据权利要求3所述的半导体器件，进一步包括第三粘合层，位于所述第二光学阻挡层上方。
5.—种半导体器件,包括: 位于衬底上方的光阻挡层，其中，所述光阻挡层包括光学阻挡层和粘合层的重复图案；以及， 穿过所述光阻挡层的开口，所述开口露出位于所述衬底内的光电二极管上方的所述衬
。
6.根据权利要求5所述的半导体器件，其中，所述重复图案具有第一光学阻挡层和第二光学阻挡层。
7.—种制造半导体器件的方法，所述方法包括: 在衬底上方形成阻挡层，其中，形成所述阻挡层进一步包括: 在所述衬底上方形成光学阻挡层；以及 在所述光学阻挡层上方形成粘合层； 重复阻挡层的形成一次或多次以形成阻挡区域； 去除所述阻挡区域的一部分以露出位于所述衬底内的光电二极管上方的衬底。
8.根据权利要求7所述的方法，其中，重复所述阻挡层的形成包括重复阻挡层的形成一次。
9.根据权利要求7所述的方法，其中，重复所述阻挡层的形成包括重复阻挡层的形成两次。
10.根据权利要求7所述的方法，进一步包括:在形成所述阻挡层之前，在所述衬底的上方形成钝化层。
【文档编号】H01L27/146GK104051477SQ201310362353
【公开日】2014年9月17日 申请日期:2013年8月19日 优先权日:2013年3月12日
【发明者】戴志和, 江柏融, 苏柏菖, 陈启峰, 林荣义 申请人:台湾积体电路制造股份有限公司