埋多晶指内透明集电区绝缘栅双极晶体管及制造方法
【专利摘要】埋多晶指内透明集电区绝缘栅双极晶体管及制造方法，属于绝缘栅双极晶体管【技术领域】。在外延缓冲层之前，通过薄膜生长工艺与光刻工艺形成二氧化硅或氮化硅介质条，再通过同步外延，形成局域交叉分布的多晶硅指。最终通过常规穿通型IGBT的制造工艺，在集电区近集电结附近形成具有埋多晶指结构的内透明集电极IGBT。本发明可控性强，适用范围广，有利于实现低成本和高成品率，且器件性能优良。
【专利说明】埋多晶指内透明集电区绝缘栅双极晶体管及制造方法
【技术领域】
[0001]本发明涉及埋多晶指内透明集电区绝缘栅双极晶体管制造方法，适用于耐压范围在1200V以下的中、低压器件，表面MOS结构可以平面栅和沟槽栅，属于绝缘栅双极晶体管【技术领域】。
【背景技术】
[0002]做为电力电子技术中重要的开关器件，绝缘栅双极晶体管(IGBT)因其兼具双极结型晶体管(BJT)的低导通损耗和金属氧化物半导体场效应晶体管(MOSFET)开关速度快、工作频率高之优点，广泛应用于各种电能变换电路，例如:不间断电源电路、电机变频调速电路、逆变焊机电路等。IGBT最早由不同的研究者于1980年代前后分别分别提出(参见 1982IEDM Tech.Dig., pp.246-247，IEEE Transaction on Power Electronics, Vol.PE-2, N0.3，PP.194-207 )，经过三十年发展，器件结构——进而性能指标提高——取得了巨大改善。单就集电极(背发射极)结构来说，包括非透明集电极技术、透明集电极技术(参见 1989PESC Recordl， PP.21-25 ；1996ISPSD, PP.331-334 和 PP.164-172 ；2000ISPSD PP.355-358)和内透明集电极技术(参见中国专利200710063086.2，2009ISPSDPP.287-290)。
[0003]非透明集电区技术是最早成熟投产的一类IGBT，它具有工艺成熟、易控制、成品率高等优点。但需全局载流子寿命控制技术提高器件开关速度，造成导通压降VCEsat具有负温度系数，热电正反馈效应很容易使电流集中，诱发二次击穿，器件高温稳定性差，不利于并联工作。
[0004]透明集电区技术是当今高性能指标IGBT普遍采用的一种结构，尤其特别适合于千伏以上IGBT的制造，而对于制造耐压在1200V及以下的大量应用的IGBT时却遇到一个很大的技术挑战:在硅片减薄到耐压所需要的极薄厚度后一以耐压600V的FS-1GBT为例，芯片最终需减薄到70 - 80微米——还要有多次清洗、离子注入、退火、金属化淀积、合金等等，如何保持不碎片、不翘曲、缺陷低、成品率高是一个极严峻的问题。这使这种技术在低压IGBT制造的推广应用遇到困难。
[0005]内透明集电极IGBT是新一类IGBT结构，它采用与传统非透明集电区IGBT兼容的简单工艺，实现了透明集电区IGBT的性能。本发明提出一种新的制造技术方案。
【发明内容】
[0006]本发明针对内透明集电区IGBT，提出一种新的制造技术，在外延缓冲层之前，通过薄膜生长工艺与光刻工艺形成二氧化硅或氮化硅介质条，再通过同步外延，形成局域交叉分布的多晶硅指(本发明的“指”为条纹状)。之后按照常规穿通型IGBT的制造工艺，在集电区近集电结附近形成具有埋多晶指结构的内透明集电极IGBT。由于晶粒间界的存在，多晶硅层的能带结构中会在禁带引入缺陷能级，可以极大降低多晶硅层及附近区域过剩载流子寿命，这是它可以使集电区内透明的关键，也是本发明技术的重点。[0007]埋多晶指内透明集电区绝缘栅双极晶体管制造方法，其特征在于，形成埋多晶硅层，该制造方法可以通过调整介质层的宽度，控制多晶硅层的宽度和高度，范围从I μ m-2 μ m0包括以下步骤工艺:
[0008]I)在电阻率为0.001 - 0.02 Ω cm (100)晶向单晶硅P+衬底生长薄介质层(参见附图2 (a)之区域9 )，介质层可以是二氧化硅，厚度在2000埃-2500埃范围，或者氮化硅，厚度在100埃-200埃范围；
[0009]2)进行一次光刻刻蚀工艺，形成均匀分布的介质层条纹(参见附图2(b_l)之区域
2)，俯视效果参见图2(b-2)，介质条纹的宽度(参见附图2 (13-2)之21)控制在14 111-2 4 111，间距(参见附图2 (b-2)之22)在0.5 μ m-Ι μ m之间。
[0010]3)多晶硅-单晶硅同步外延形成多晶指-单晶指交替分布结构:外延过程包括:A.去除步骤2)介质条纹间单晶硅P+衬底表面的自然氧化层，露出新鲜生长界面；此工艺过程对氮化硅介质条纹厚度影响很少，对采用二氧化硅做介质条纹的结构，条纹厚度会变薄，最终剩余二氧化硅介质条纹厚度在100A埃300埃范围；B.正式同步外延，同步外延过程中通腐蚀气体H2或HCl，腐蚀气体流量与源气体流量之比为0.001 -0.02，例如采用硅烷外延，外延温度980°C，硅烷流量为7.8SCCm，腐蚀气体为氯化氢气体，氯化氢气体的流量为
0.1sccmo同步外延过程中，介质条纹上生长多晶娃,而介质条间单晶娃上生长单晶娃,单晶生长优势超越多晶硅生长，单晶硅(参见图2 (c)之4)逐渐变宽，多晶硅(参见图2 (c)之
3)逐渐变窄，直至单晶硅条完全横向侵并多晶硅条，形成多晶指-单晶指交替分布结构；其中同步外延层厚度(亦为多晶指高度)(图2 (c)之31)优选为1μπι-2μπι，且同步外延过程为掺杂外延-掺磷，磷掺杂浓度控制在IX 1018-5 X IO18CnT3。
[0011]4)外延缓冲层(参见图1之6)和漂移区耐压层(参图1中的7)，此工艺在实际操作中与同步外延同工序进行。最后完成正面MOS结构(图1中的8)、背面多层电极(图1中的9)等的制备。此工艺步骤与常规穿通型IGBT工艺相同。
[0012]经历整个器件制造工艺后，P+衬底的杂质会向外延层进一步推进，最终集电结位置图2 (d)之位置5 (或图1中的5)，它们距多晶硅层顶部的距离为1-2微米。
[0013]步骤2)中介质层条纹宽决定着最终多晶娃的宽度,在同步外延时，同时决定着多晶硅的厚度，而多晶的宽度与厚度将决定最终内透明集电区的透明效果，是器件设计制造的关键。
[0014]本发明与传统穿通型(PT)-1GBT类似，但增加以下两个关键步骤:1)缓冲层与耐压层外延前通过介质生长与光刻技术形成介质层条形图案；2)利用单晶硅-多晶硅同步外延工艺获得一层单晶指-多晶指交替分布的过渡层。过渡层的特点是单晶条宽逐渐变宽、多晶条宽逐渐变窄，最终单晶条完全占据整个晶圆。
[0015]以上本发明的制造方法和工序安排，与现有PT-1GBT制造流程有很好的兼容性，只需在常规工艺流程开始前进行薄氧氧化、光刻刻蚀及多晶单晶同步外延工艺。此外，这种方法，不仅适用于IGBT，而且适用于晶闸管和MOS控晶闸管，因而有广泛的应用范围。可控性强，适用范围广，有利于实现低成本和高成品率，且器件性能优良。
【专利附图】
【附图说明】
[0016]图1埋多晶指内透明集电区平面栅IGBT结构示意图(未含钝化层)；[0017]图2本发明制造技术包含的关键工艺
[0018](a)介质层生长；
[0019](b-1)介质层光刻与刻蚀形成介质条；
[0020](b-2)介质条俯视图；
[0021](c)多晶硅-单晶硅同步外延形成多晶-单晶交替分布结构；
[0022](d)经过其他常规穿通型IGBT工艺形成最终的结构；
[0023]I——低阻(100 )晶向P+单晶衬底
[0024]2——埋介质条
[0025]3——埋多晶硅指
[0026]4——同步外延过程中形成的单晶硅条
[0027]5——最终集电结位置
[0028]6——缓冲层
[0029]7——漂移区耐压层
[0030]8-正面MOS结构
[0031]9——背面多层电极
[0032]10——薄介质层
[0033]21——薄介质层条宽
[0034]22—薄介质层间距
[0035]31——多晶指高度，亦为同步外延层厚度。
【具体实施方式】:
[0036]本发明技术的关键是形成局域寿命控制区的方法一埋多晶硅条生长，只涉及常规的薄膜生长、光刻工艺等，这些为通常技术人员所掌握和公知的技术。下面按照本发明的技术方案，给出具体埋多晶硅内透明集电区IGBT的制造方法来说明本发明的实施可行性。
[0037]实施例1:氮化硅做介质层的埋多晶指内透明集电区绝缘栅双极晶体管制造
[0038]采用本发明制造一种具有内透明集电区的η沟IGBT，耐压600V。具体工艺制造步骤如下:(I)在电阻率为0.02 Ω Cm的(100)晶向ρ+衬底上通过化学气相淀积生长一层薄氮化硅，氮化硅的厚度为150埃；(2)采用光刻刻蚀工艺，形成条宽2 μ m、条间距I μ m的氮化硅条；(3)单晶硅和多晶硅同步外延，采用硅烷外延，HCl流量与载气稀释的硅烷流量之比为0.005。同步外延掺杂浓度约为2X IO18CnT3 ； (4)之后工艺按常规流程进行，外延生长，制备缓冲层和漂移区耐压层，完成表面MOS制造，表面钝化，背面减薄、背面多层电极等，最终形成如图2 (d)所示的剖面结构。
[0039]按此工艺形成的多晶硅层的厚度约2微米，多晶硅层上边界离集电结的最终距离约为1.5微米左右。最终器件导通压降典型值为1.7V，关断过程的下降时间典型值为400ns。零温度点对应电流密度为50A/cm2左右，低于额定电流密度(通常为150-200A/cm2)，在器件工作范围内具有电压正温度系数。
[0040]实施例2:二氧化硅做介质层的埋多晶指内透明集电区绝缘栅双极晶体管制造
[0041]采用本发明制造一种具有内透明集电区的η沟IGBT，耐压600V。具体工艺制造步骤如下:(I)在电阻率为0.005 Ω Cm的(100)晶向ρ+衬底上通过热氧化工艺生长一层二氧化娃，二氧化娃层的厚度为400埃；(2)采用光刻刻蚀工艺,形成条宽I μ m、条间距0.5 μ m的氧化硅条；(3)单晶硅和多晶硅同步外延，采用二氯氢硅外延，HCl流量为载气稀释的二氯氢硅流量之比为0.01。同步外延掺杂浓度约为5X IO18CnT3 ； (4)之后工艺按常规流程进行，外延生长，制备缓冲层和漂移区耐压层，完成表面MOS制造，表面钝化，背面减薄、背面多层电极等。
[0042]按此工艺最终剩余埋氧化层的厚度为250A，同步外延形成的多晶硅层的厚度约I微米，多晶硅层上边界离集电结的最终距离约为2微米左右。最终器件导通压降典型值为
1.6V，关断过程的下降时间典型值为500ns。零温度点对应电流密度为60A/cm2左右，低于额定电流密度(通常为150-200A/cm2)，在器件工作范围内具有电压正温度系数。
【权利要求】
1.埋多晶指内透明集电区绝缘栅双极晶体管制造方法，其特征在于，局域寿命控制层为多晶指-单晶指交替分布的埋多晶硅层，包括以下步骤工艺: 1)在电阻率为0.0Ol 一 0.02 Qcm的(100)晶向单晶硅P+衬底生长薄介质层，介质层是二氧化硅，厚度在2000埃-2500埃范围，或者氮化硅，厚度在100埃-200埃范围； 2)进行一次光刻刻蚀工艺，形成均匀分布的介质层条纹，介质条纹的宽度控制在I μ m-2 μ m,丨旬足巨在0.5 μ m_l μ m之丨旬； 3)多晶硅-单晶硅同步外延形成多晶指-单晶指交替分布结构，外延过程包括:Α.去除步骤2)介质条纹间单晶硅P+衬底表面的自然氧化层，露出新鲜生长界面；此工艺过程对氮化硅介质条纹厚度影响很少，对采用二氧化硅做介质条纹的结构，条纹厚度会变薄，最终剩余二氧化硅介质条纹厚度在100A埃300埃范围；B.正式同步外延，同步外延过程中通腐蚀气体H2或HCl，腐蚀气体流量与源气体流量之比为0.001 - 0.02，同步外延过程中，介质条纹上生长多晶娃，而介质条间单晶娃上生长单晶娃，单晶生长优势超越多晶娃生长，单晶硅逐渐变宽，多晶硅逐渐变窄，直至单晶硅条完全横向侵并多晶硅条，形成多晶指-单晶指交替分布结构，同步外延过程为掺磷外延，磷掺杂浓度控制在IX 1018-5 X IO18CnT3 ； 4)与同步外延工艺同工序进行外延缓冲层和漂移区耐压层，此工艺在实际操作中与同步外延工艺同工序进行；最后完成正面MOS结构、背面多层电极的制备。
2.按照权利要求1的方法，其特征在于，埋多晶指高度亦即同步外延的厚度为I μ m-2 μ m。
3.按照权利要求1-2的任一方法制备得到的埋多晶指内透明集电区绝缘栅双极晶体管。
4.按照权利要求1-3的任一方法制备得到的埋多晶指内透明集电区绝缘栅双极晶体管，最终集电结位置距多晶硅层顶部的距离为1-2微米。
【文档编号】H01L21/331GK103515226SQ201310317124
【公开日】2014年1月15日 申请日期:2013年7月25日 优先权日:2013年7月25日
【发明者】胡冬青, 贾云鹏, 吴郁, 吕佩壕 申请人:北京工业大学