低应力的外延硅晶片的利记博彩app
【专利摘要】一种低应力的外延硅晶片包含：硅衬底、形成于硅衬底上的第一硅外延层，以及形成于第一硅外延层上的第二硅外延层。硅衬底含有选自硼或磷的掺杂剂，且掺杂剂浓度为100X?at%。第一硅外延层含有硅衬底的掺杂剂与锗且具有相反的第一、二侧部，第一侧部邻近硅衬底，所述掺杂剂浓度实质等于硅衬底中掺杂剂的浓度，所述锗浓度自第一侧部朝第二侧部由0at%递增至100Y?at%。第二硅外延层含有第一硅外延层的掺杂剂与锗，且掺杂剂的浓度实质等于第一硅外延层中掺杂剂的浓度，锗的浓度实质等于第一硅外延层的第二侧部中锗的浓度。
【专利说明】低应力的外延硅晶片
【技术领域】
[0001] 本发明涉及一种外延衬底（epitaxial substrate),特别涉及一种低应力的外延 娃晶片（Si wafer)。
【背景技术】
[0002] 经重掺杂（heavily doped)的娃晶片基于其本身具有低电阻率（resistivity) 的特性，而得以为半导体元件（semi conductor devi ce )提供优异的电流路径（current path),以减少半导体元件的热损耗（thermal lose),并优化半导体元件的效率。因此， 外延成长在经重掺杂的娃晶片上的轻掺杂（lightly doped)娃外延层，现阶段已被广泛 地拿来做为半导体元件使用，而常见的半导体元件则可见有集成电路（1C)或分离式元件 (discrete device)等。
[0003] 虽然所述经重掺杂的硅晶片可为电子元件提供优异的导通路径，然而长晶技术领 域的相关技术人员皆知，经重掺杂的硅晶片本身因部分硅原子在硅晶格（lattice)中的晶 格位置被原子半径比硅原子小的掺杂剂（dopant)所取代，导致所述经重掺杂的硅晶片本身 的晶格常数（lattice constant)相对小于未经掺杂的硅晶片的晶格常数，并存在晶格收缩 (contraction)的问题。因此，经重掺杂的硅晶片与其上方所形成的轻掺杂硅外延层两者间 的界面，贝U是存在有晶格不匹配（lattice mismatch)的问题，以致于该轻掺杂娃外延层内 部存在有大量的晶格应力（stress)，并因此造成晶格应变（strain)。该轻掺杂硅外延层为 了释放此晶格不匹配所衍生的晶格应变不可避免地必须在此界面间产生失配位错（misfit dislocation),甚或是在该轻掺杂娃外延层中产生出大量的线缺陷（line defect),即所谓 的贯穿式位错（threading dislocation)。此等缺陷皆是半导体元件工艺相关【技术领域】所 不乐见的结果，其不仅使得硅晶片因晶格应变而产生翘曲与变形，导致半导体元件工艺中 的光刻步骤（photolithography step)不易实施。此外，贯穿式位错更是电子元件产生漏 电流的主因之一。
[0004] 为解决晶格不匹配的问题，本案其中一发明人曾于US4, 769, 689专利案（以下称 前案1)中公开一种P型外延结构，其具有娃衬底及形成于该娃衬底上的外延层。该娃衬底 具有P型的导电性，并含有硼（boron，B)掺杂剂与锗（germanium，Ge)掺杂剂，且锗掺杂剂 不改变该硅衬底的导电性。在前案1中，所述硼掺杂剂与锗掺杂剂在该硅衬底中的浓度比 率是C Gi,= 8CB，其中，CB与CeE分别代表硼掺杂剂在该硅衬底中的浓度与锗掺杂剂在该硅 衬底中的浓度，且C的单位是原子百分比。前案1的概念主要是利用与硅原子电性相同的 锗掺杂剂原子来取代硅原子在硅晶格中的晶格位置，其基于锗掺杂剂原子半径大于硅原子 半径的概念，以使得原本因硼掺杂剂原子而缩减的晶格常数得以获得补偿，并从而改善该 硅衬底与该外延层间的晶格不匹配度。
[0005] 此外，本案其中另一发明人也曾于US5, 744, 396专利案（以下称前案2)中公开一 种外延η型娃晶片。该η型娃晶片含有磷（phosphorus，P)掺杂剂与锗掺杂剂。在前案2中， 磷掺杂剂的浓度是介于IX l〇18atom/cm3?1. 6X 102°atom/cm3之间，锗掺杂剂的浓度是1. 5 倍?2. 5倍的磷掺杂剂浓度，且该η型娃晶片主要是采用传统的柴氏长晶法（Czochralski technique)来制成。
[0006] 以前案2的柴氏长晶法简单地说明，其首先是在氩气（Ar)环境中，将18kg的 多晶娃（poly crystalline Si)以及95g的锗芯片（chip)置入一个石英?甘祸（quartz crucible)中，并加热至1420°C以使多晶娃与锗芯片在该石英;t甘祸中融解成娃烙汤；进一 步地，将内部放置有60g的磷的石英烧杯放置在该硅熔汤表面的上方，以使磷蒸气直接扩 散进入该硅熔汤中。正如此【技术领域】的相关技术人员所知道的，此内部含有锗与磷的硅熔 汤进一步地通过拉晶（crystal pulling)以成长为圆柱状η型的娃晶碇（ingot),并经过晶 碇的锅切程序（sawing)以锅切成该外延η型娃晶片。
[0007] 前案2主要是沿用前案1的概念，将前案1所使用的硼掺杂剂更改为磷掺杂剂，以 形成η型硅晶片，其同样是利用原子半径大于硅原子的锗掺杂剂原子来补偿晶格收缩的体 积，使锗掺杂剂原子在拉晶过程中得以取代硅晶格的部分晶格位置，并由此修正因磷掺杂 剂原子而缩减的晶格常数，以解决晶格不匹配的问题。然而，以前案2的η型硅晶片举例说 明，长晶厂相关【技术领域】的技术人员皆知，硅熔汤中的磷掺杂剂原子与锗掺杂剂原子的偏 析系数（segregation coefficient)不同；相对地，在冷却/拉晶的过程中，娃烙汤中的磷 掺杂剂原子与锗掺杂剂原子两者的消耗速度也不同。因此，伴随着拉晶时间的改变，也使得 η型硅晶碇内的锗掺杂剂原子浓度曲线未能平行于η型硅晶碇内的磷掺杂剂原子曲线，从 而导致原本用来补偿硅晶格体积因磷掺杂剂原子而收缩的锗掺杂剂原子含量随着拉晶时 间的增加而改变。因此，晶格常数经修正/补偿后的圆柱状η型硅晶碇本身的晶格常数是 沿着该圆柱状η型硅晶碇的长度方向而改变的。
[0008] 换言之，前案1与前案2所公开的技术手段虽然可通过锗掺杂剂原子的引入来修 正/补偿硅晶格常数因硼（或磷）掺杂剂原子而缩减的晶格常数，并由此改善晶格收缩的问 题。但避免不了的是，前案1与前案2所公开的技术手段将因各掺杂剂原子的偏析系数的 差异，使长成的圆柱状硅晶碇中只能有部分硅晶碇的锗与掺杂剂(硼或磷）的浓度比是理想 值，即，其晶格常数接近完全修正。但其余部分圆柱状硅晶碇的锗与掺杂剂(硼或磷)的浓度 比则有异于理想值，其在作为轻掺外延衬底时，该衬底在改善晶格不匹配上的功效就有不 同程度的降低，然而，其整体功效仍是正面的。简言之，长成的圆柱状硅晶碇所切出的硅晶 片在解决晶格不匹配的程度是不均匀的。因此，改善晶格收缩的问题仍有进一步提升的空 间。
[0009] 另外，对于半导体元件工艺等相关下游制造厂商而言，该晶格常数经修正/补偿 后的圆柱状硅晶碇所锯切而成的硅晶片，虽然可降低硅晶片与半导体元件间的晶格不匹配 问题，并减少半导体元件因贯穿式位错所衍生的漏电流，然而，对于多数质量控管较为严谨 的下游制造厂而言，该圆柱状硅晶碇中仅有部分长度的晶格常数才能符合其厂内要求。因 此，剩余的圆柱状硅晶碇则未能符合半导体元件工艺等下游制造商的需求。
[0010] 经上述说明可知，外延硅晶片本身晶格收缩的问题仍有改进的空间，寻求各种途 径以改善硅晶片本身晶格收缩的问题，并符合各半导体元件工艺等下游制造商的需求以增 进长晶效益，是此【技术领域】的技术人员所待克服的课题。
【发明内容】
[0011] 因此，本发明的目的在于提供一种低应力的外延硅晶片。
[0012] 于是本发明低应力的外延娃晶片，包含：娃衬底、第一娃外延层以及第二娃外延 层。该硅衬底含有选自硼或磷的掺杂剂D，且掺杂剂D的浓度为100X at%。该第一硅外延层 形成于该硅衬底上并含有该硅衬底的掺杂剂D与锗，且具有相反设置的第一侧部及第二侧 部，该第一侧部邻近该硅衬底，所述掺杂剂D的浓度实质等于该硅衬底中掺杂剂D的浓度， 且所述锗的浓度自所述第一侧部朝所述第二侧部由Oat%递增至100Y at%。该第二硅外延 层形成于该第一娃外延层上并含有该第一娃外延层的掺杂剂D与锗，且掺杂剂D的浓度实 质等于该第一硅外延层中掺杂剂D的浓度，锗的浓度实质等于该第一硅外延层的第二侧部 中锗的浓度。
[0013] 其中，X与Y是原子分数（atomic fraction), 100X与100Y的单位为at%，当该娃衬 底的掺杂剂D是硼时，Y介于5. 8X至8X之间，当该硅衬底的掺杂剂D是磷时，Y介于1. 5X 至2. 5X之间，且该硅衬底、该第一硅外延层与该第二硅外延层呈单晶结构。
[0014] 本发明的功效：直接以该硅衬底内的掺杂剂D的浓度为基准，并通过该第一硅外 延层与第二娃外延层内部均勻分布的掺杂剂D与递增式分布的锗来降低外延娃晶片本身 晶格收缩的问题，使得外延硅的硅晶片可符合各半导体元件工艺等下游制造商的需求。
【专利附图】
【附图说明】
[0015] 本发明的其它特征及功效将在参照附图的实施方式中清楚地呈现，其中：
[0016] 图1是一个纵深成分分布（depth profile)对比图，说明本发明低应力的外延娃 晶片的第一、二、三及四优选实施例的第一娃外延层及第二娃外延层内的掺杂剂D浓度与 锗浓度的成分分布。
[0017]【符号说明】
[0018] 2 硅衬底
[0019] 3 第一娃外延层
[0020] 31 第一侧部
[0021] 32 第二侧部
[0022] 4 第二硅外延层
[0023] ?\ 第一厚度
[0024] Τ2 第二厚度
【具体实施方式】
[0025] 在本发明被详细描述之前，应当注意在以下的说明内容中，类似的元件是以相同 的编号来表不。
[0026] 参阅图1，本发明低应力的外延娃芯片的第一优选实施例包含：娃衬底2、第一娃 外延层3以及第二娃外延层4。
[0027] 该硅衬底2含有选自硼或磷的掺杂剂D，且掺杂剂D的浓度为100Χ at%。
[0028] 该第一娃外延层3形成于该娃衬底2上，并含有该娃衬底2的掺杂剂D与锗，且具 有相反设置的第一侧部31及第二侧部32,该第一侧部31邻近该硅衬底2,所述掺杂剂D的 浓度实质等于该硅衬底2中掺杂剂D的浓度，且所述锗的浓度自所述第一侧部31朝所述第 二侧部32由Oat%递增至100Y at%。前面所提及的递增的定义，可以是线性（linear)的递 增、非线性（non-linear)的递增，也可以是步进式（stepwise)的递增。
[0029] 该第二娃外延层4形成于该第一娃外延层3上，并含有该第一娃外延层3的掺杂 剂D与锗，且掺杂剂D的浓度实质等于该第一硅外延层3中掺杂剂D的浓度，锗的浓度实质 等于该第一硅外延层3的第二侧部32中锗的浓度。
[0030] 其中，X与Y是原子分数，100X与100Y的单位为at%，当该硅衬底2的掺杂剂D是 硼时，Y介于5. 8X至8X之间，当该硅衬底2的掺杂剂D是磷时，Y介于1. 5X至2. 5X之间， 且该娃衬底2、该第一娃外延层3与该第二娃外延层4呈单晶结构。
[0031] 优选地，当该硅衬底2的掺杂剂D是硼时，Y实质等于8X ;当该硅衬底2的掺杂剂 D是磷时，Y实质等于2. 5X。
[0032] 优选地，该第一娃外延层3具有的第一厚度?\，?\介于2μηι至8μηι之间；该第二 硅外延层4具有的第二厚度Τ 2, Τ2介于3 μ m至6 μ m之间。此处需补充说明的是，本发明的 该第一优选实施例是将该硅衬底2预先设置于化学气相沉积系统（CVD system，图未示）的 反应炉内，并在该反应炉内引入反应气体以通过化学气相沉积法在该硅衬底2上依序外延 成长该第一娃外延层3与该第二娃外延层4 ;其中，该反应气体是混合有氢气（H2)、氯娃烧 类（chlorosilanes)的气体分子、掺杂剂D的气体分子，及锗烧（germane，GeH 4)。适用于本 发明的氯娃烧类的气体分子可以是选自四氯娃烧（silicon tetrachloride, SiCl4)、三氯 娃烧（1：1'；[-(311101'08；[13116,3；[]^13)或二氯娃烧（(1；[(311101'08；[13116,3；[!1 2012);适用于本发明的 掺杂剂D的气体分子可以是选自硼乙烧（diborane，B 2H6)或磷化氢（phosphine, PH3)。
[0033] 另外，此处需进一步地以B2H6 (或PH3)及GeH4来举例补充说明的是，在实际外延 成长该第一硅外延层3与该第二硅外延层4时，B 2H6 (或PH3)及GeH4是预先经H2稀释后， 才被引入该化学气相沉积系统的反应炉内以混合成该反应气体。单就经氢气稀释后的B 2H6 (或PH3)浓度来说，其浓度约为10ppm?lOOOppm左右。此外，该第一硅外延层3的第一厚 度?\与该第二硅外延层4的第二厚度T2主要是由其反应炉内的成长温度及其工作压力来 决定，且基于该第一硅外延层3内的锗浓度自其第一侧部31朝其第二侧部32由Oat%递增 至100Y at% ;因此，在实际外延成长该第一硅外延层3时，GeH4的气体流量随着成长时间的 增加而递增。
[0034] 在本发明的该第一优选实施例中，该娃衬底2的掺杂剂D是硼，且该娃衬底2的掺 杂剂D(硼)浓度大于0· 002at%(SP，100X at% > 0· 002at%，X > 2X ΚΓ5)。此外，本发明的该 第一优选实施例的第一硅外延层3在第二侧部32中的锗浓度约为1. 6 X 10_2at%(即，Y=8X， Υ=8 X 2 X 1(Γ5=16 X 1(Γ5,100Yat%=100 X 16 X l(T5at%=l· 6 X l(T2at%)，以致于当该硅衬底 2 的 掺杂剂D是硼时，本发明的该第一优选实施例的外延娃晶片的电阻率低于0. 038Ω-〇ιι。
[0035] 此处需进一步补充说明的是，本发明的该第一优选实施例所使用的硅衬底2,虽然 其本身因含有浓度大于〇. 〇〇2at%的掺杂剂D (硼）而衍生有晶格收缩的问题，然而，本发明 利用外延成长的技术手段来生成该第一娃外延层3与该第二娃外延层4,以修正/补偿缩减 的晶格常数。
[0036] 本发明的该第一优选实施例在外延成长的过程中，是在该反应炉内同时引入氯硅 烷类气体分子、H 2、B2H6与GeH4，以分别生成各硅外延层3、4。在实施外延成长各硅外延层3、 4等步骤之前，发明人先行根据该硅衬底2内的掺杂剂D (硼）浓度（S卩，大于0. 002at%)来 分别计算X值与Y值（X > 2Χ1(Γ5, Υ=16Χ1(Γ5);后续，根据计算后所得到的X值与Y值并 配合外延成长相关领域的实践经验来调整Β2Η6与GeH4的气体流量。在生成该第一硅外延 层3与该第二硅外延层4时，B 2H6的气体流量维持固定，以使得该硅衬底2、该第一硅外延 层3与该第二娃外延层4中的掺杂剂D (硼）浓度一致。此外，在生成该第一娃外延层3与 该第二硅外延层4时，GeH4的气体流量则是在该第一硅外延层3的外延成长的起始阶段至 终止阶段递增，且GeH 4的气体流量维持在该第一硅外延层3的外延成长的终止阶段的气体 流量，接续生产完成该第二硅外延层4。因此，与硅原子电性相同但原子半径大于硅的锗原 子得以在该第一硅外延层3中均匀地自该第一硅外延层3的第一侧部31朝该第一硅外延 层3的第二侧部32递增，并取代硅晶体的部分晶格位置，以由此改善该硅衬底2本身的晶 格收缩问题，从而使得本发明的该第一优选实施例的硅晶片整体处于低应力的状态。
[0037] 经上段说明可知，不被此【技术领域】的相关技术人员所乐见的晶格收缩问题，可通 过递增的锗原子来取代硅晶格的部分晶格位置而有效地获得改善。再者，经解决晶格收缩 问题后的硅晶片也不易使得后续所成长的元件产生失配位错，甚或是繁殖出贯穿式位错， 可有效地减缓漏电流的问题并提升半导体元件的良率。
[0038] 再参阅图1，本发明低应力的外延硅晶片的第二优选实施例大致上与该第一优 选实施例相同，其不同处在于，本发明的该第二优选实施例的娃衬底2的掺杂剂D是磷。 此外，本发明的该第二优选实施例的第一硅外延层3在该第二侧部32中的锗浓度约为 5. OX l(T3at% (SP，Υ=2· 5X，Υ=5· ΟΧ 1(Γ5,100Y at%=5. OX l(T3at%)，以致于当该硅衬底 2 的 掺杂剂D是磷时，本发明的该第二优选实施例的外延硅晶片的电阻率低于0. 022 Ω-cm。
[0039] 再参阅图1，本发明低应力的外延硅晶片的第三优选实施例大致上与该第一优选 实施例相同，其不同处在于，本发明的该第三优选实施例的该硅衬底2中掺杂剂D (硼）的 浓度实质等于所述掺杂剂D在该娃衬底2中的固溶限（solid solubility limit)。在本 发明的该第三优选实施例中，硼在该硅衬底2中的固溶限为2. 0at%(SP，100X at%=2. Oat%， X=0. 02)。此外，本发明的该第三优选实施例的第一硅外延层3在该第二侧部32中的锗浓 度约为16at% (S卩，Υ=8Χ，Υ=0· 16,100Y at%=16at%)，以致于当该硅衬底2的掺杂剂D是硼 时，本发明的该第三优选实施例的外延硅晶片的电阻率最低为〇. 〇〇〇12Q-cm。
[0040] 再参阅图1，本发明低应力的外延硅晶片的第四优选实施例大致上与该第三优选 实施例相同，其不同处在于，本发明的该第四优选实施例的硅衬底2的掺杂剂D是磷。在本 发明的该第四优选实施例中，磷在该硅衬底2中的固溶限为2. 6at%(SP，100X at%=2. 6at%， X=0. 026)。此外，本发明的该第四优选实施例的第一硅外延层3在该第二侧部32中的锗浓 度约为6. 5at% (BP，Y=2. 5X，Y=0. 065,100Y at%=6. 5at%)，以致于当该硅衬底2的掺杂剂D 是磷时，本发明的该第四优选实施例的外延硅晶片的电阻率最低为0. 〇〇〇15Q-cm。
[0041] 如同上述第一优选实施例所述一样，本发明的各优选实施例直接以各娃衬底2中 的掺杂剂D (硼或磷)浓度为基准，利用外延成长的技术手段，在外延成长各硅外延层3、4的 过程中，在该反应炉内同时引入氯硅烷类气体分子、H 2、B2H6 (或PH3)与GeH4。一方面使得 各硅外延层3、4中的掺杂剂D (硼或磷）浓度与该硅衬底2相同。另一方面，也使得锗原子 得以呈递增式地取代硅晶格的部分晶格位置，从而修正/补偿缩减的晶格常数以有效地改 善晶格收缩的问题，并降低本发明的各优选实施例的外延硅晶片整体的压缩应力；因此，本 发明的各优选实施例的硅晶片上方的第二硅外延层4整体的晶格常数实质等于甚或是至 少趋近于未经掺杂的娃。
[0042] 本发明主要的技术概念在于，以各硅衬底2中的掺杂剂D (硼或磷）浓度为基准， 利用外延成长的技术手段以有效地解决晶格收缩问题，并使本发明的各优选实施例中外延 硅晶片的晶格常数趋近于未经掺杂的硅。质量要求不同的各家半导体元件工艺等下游制造 厂商，皆可以在元件制作的起始阶段便取得质量好的硅晶片。因此，外延硅晶片的晶格缩减 问题得以完善地获得改进。此外，对于半导体元件工艺而言，硅晶片上方所制成的半导体元 件也不易形成失配位错甚或是繁殖出贯穿式位错，半导体元件的良率更可因减缓的漏电流 问题而获得提升。
[0043] 综上所述，本发明低应力的外延硅晶片直接以该硅衬底2内的掺杂剂D (硼或磷） 浓度为基准，利用外延成长的技术手段完成各硅外延层3、4,使各硅外延层3、4中的掺杂剂 D的浓度(硼或磷）与该硅衬底2相同，并通过呈递增式分布的锗以完善地降低外延硅晶片 本身晶格收缩的问题，使得硅晶片可符合各半导体元件工艺等下游制造商的需求，并大幅 地增进长晶的效益，故确实能达成本发明的目的。
[0044] 以上所述仅为本发明的优选实施例而已，应该不能以此限定本发明实施的范围， 即基本上依据本发明权利要求范围及说明书内容所作的简单的等效变化与修改都仍属本 发明专利涵盖的范围内。
【权利要求】
1. 一种低应力的外延硅晶片，包含： 硅衬底，含有选自硼或磷的掺杂剂D，且掺杂剂D浓度为100Χ at% ; 第一娃外延层，形成于所述娃衬底上并含有所述娃衬底的掺杂剂D与锗，且具有相反 设置的第一侧部及第二侧部，所述第一侧部邻近所述硅衬底，所述掺杂剂D的浓度实质等 于所述硅衬底中掺杂剂D的浓度，且所述锗的浓度自所述第一侧部朝所述第二侧部由Oat% 递增至100Y at% ;及 第二娃外延层，形成于所述第一娃外延层上并含有所述第一娃外延层的掺杂剂D与 锗，且掺杂剂D的浓度实质等于所述第一硅外延层中掺杂剂D的浓度，锗的浓度实质等于所 述第一硅外延层的第二侧部中锗的浓度； 其中，X与Y是原子分数，100X与100Y的单位为at%，当所述硅衬底的掺杂剂D是硼时， Y介于5. 8X至8X之间，当所述硅衬底的掺杂剂D是磷时，Y介于1. 5X至2. 5X之间，且所述 硅衬底、所述第一硅外延层与所述第二硅外延层呈单晶结构。
2. 根据权利要求1所述的低应力的外延硅晶片，其中，当所述硅衬底的掺杂剂D是硼 时，Y实质等于8X。
3. 根据权利要求1所述的低应力的外延硅晶片，其中，当所述硅衬底的掺杂剂D是磷 时，Y实质等于2. 5X。
4. 根据权利要求2所述的低应力的外延硅晶片，其中，所述硅衬底的掺杂剂D的浓度大 于0. 002at%，以致于当所述硅衬底的掺杂剂D是硼时，所述低应力的外延硅晶片的电阻率 低于 〇· 038 Ω -cm。
5. 根据权利要求2所述的低应力的外延硅晶片，其中，所述硅衬底中掺杂剂D的浓度实 质等于所述掺杂剂D在所述硅衬底中的固溶限，以致于当所述硅衬底的掺杂剂D是硼时，所 述低应力的外延硅晶片的电阻率最低为0.00012 Ω-cm。
6. 根据权利要求3所述的低应力的外延硅晶片，其中，所述硅衬底的掺杂剂D的浓度大 于0. 002at%，以致于当所述硅衬底的掺杂剂D是磷时，所述低应力的外延硅晶片的电阻率 低于 〇· 022 Ω -cm。
7. 根据权利要求3所述的低应力的外延硅晶片，其中，所述硅衬底中掺杂剂D的浓度实 质等于所述掺杂剂D在所述硅衬底中的固溶限，以致于当所述硅衬底的掺杂剂D是磷时，所 述低应力的外延硅晶片的电阻率最低为〇. 00015 Ω-cm。
8. 根据权利要求2或3所述的低应力的外延硅晶片，其中，所述第一硅外延层具有的第 一厚度?\，?\介于2 μ m至8 μ m之间。
9. 根据权利要求2或3所述的低应力的外延硅晶片，其中，所述第二硅外延层具有的第 二厚度T2, T2介于3μηι至6μηι之间。
【文档编号】H01L29/167GK104103679SQ201310216652
【公开日】2014年10月15日 申请日期:2013年6月3日 优先权日:2013年4月12日
【发明者】林文, 邱恒德 申请人:合晶科技股份有限公司