阻变存储器件及其制造方法
【专利摘要】本发明提供一种能够实现多电平单元（MLC）的阻变存储器件及其制造方法。所述阻变存储器件包括：下电极，与开关器件连接，并且包括形成在下电极的顶部上的第一节点和第二节点以分隔开固定的间隔；相变材料图案，形成在第一节点和第二节点上；上电极，形成在相变材料图案上；导电材料层，形成在上电极的顶部和外侧壁上；第一接触插塞，形成在上电极的一个边缘，以与上电极和导电材料层连接；以及第二接触插塞，形成在上电极的另一个边缘，以与上电极和导电材料层连接。
【专利说明】阻变存储器件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求2012年6月19日向韩国专利局提交的申请号为10-2012-0065802的韩国专利申请的优先权，其全部内容通过引用合并于此。
【技术领域】
[0003]本发明构思涉及一种半导体器件，更具体而言，涉及一种阻变存储器件及其制造方法。
【背景技术】
[0004]非易失性存储器件，其中以相变存储器件、快闪存储器件、磁性存储器件等为代表，易于基于多电平单元技术以低成本高度集成。
[0005]针对动态随机存取存储器(DRAM)的缩放限制和快闪存储器件的可靠性，非易失性存储器件之中的相变存储器件成为实用的替代物。具体地，相变存储器件具有非易失特性、高速操作、稳定、不擦除操作、持久以及以字节为单位来访问这些优点，因此可以被称作最适用于储存类型存储器(SCM)的下一代存储器件。
[0006]SCM被应用为储存装置和/或主存储装置，相变存储器件必须以低功耗快速并准确地执行编程和读取操作以便执行功能。
[0007]另外，相变存储器件已经从单电平单元(SLC)结构研究到多电平单元(MLC)结构，以便被高度地集成。主要使用对施加到结构与SLC相同的存储器单元的脉冲进行控制的方法来实现MLC。
[0008]图1是说明相变存储器件的结构的图。
[0009]如图1中所示，开关器件103形成在其中形成有底部结构的半导体衬底101上，下电极105形成为与开关器件103电连接。相变材料图案107和上电极109形成在下电极105上，上电极109经由接触插塞111与位线(未示出)电连接。
[0010]图2是说明为了引起具有图1结构的存储器件操作成MLC而施加的脉冲的一个实例的图。
[0011]首先，图2 (a)示出单脉冲模式，并且经由写入-读取过程来实现MLC。在这种脉冲施加方法中，施加的脉冲类型简单，但是“ 10”状态和“01”状态之间的转换状态不准确。
[0012]图2 (b)示出第一双脉冲模式，并且经由复位电流施加-写入-读取过程来实现MLC0在这种脉冲施加方法中，在施加编程脉冲之前预先施加复位脉冲，以便编程“10”状态和“01”状态。因此，除了如图2 (a)中所示的单脉冲模式以外，需要额外的脉冲，并且需要三种脉冲电平。然而，容易形成诸如“01”和“ 10 ”的中间电平。
[0013]接着，图2 (C)示出第二双脉冲模式。这种脉冲施加方法与第一双脉冲模式的相似之处在于:在施加编程脉冲之前预先施加复位脉冲，以便编程“10”状态和“01”状态。然而，该脉冲施加方法与第一双脉冲模式的不同之处在于:为了形成中间电平而施加的脉冲被配置成慢消隐类型。这种脉冲施加方法使用一种脉冲电平，因而可以简化用于电压泵浦电路的配置。
[0014]图2 (d)示出第三双脉冲模式，并且经由设定电流施加-写入-读取过程来实现MLC0这种脉冲施加方法与图2 (b)的方法相似。然而，该脉冲施加方法与图2 (b)的方法的不同之处在于要首先施加设定电流。
[0015]图2 (e)示出经由编程和验证模式(PNV)来实现MLC。该脉冲施加方法将验证脉冲加入单脉冲模式，是形成期望电阻状态的最佳模式。然而，由于编程和验证过程的重复而使编程周期的时间变长。
[0016]如上所述，目前，通过应用与应用到SLC的单元结构相同的单元结构并且仅改变脉冲类型来实现MLC。因此，数据电平可能根据电阻漂移或相变材料中的部分成分变化而改变，因此，由于存储器件的使用寿命增加的原因而难以保证可靠性。
【发明内容】
[0017]本发明的一个或更多个示例性实施例提供一种能够实施多电平单元(MLC)的阻变存储器件及其制造方法。
[0018]根据一个示例性实施例的一个方面，提供了一种阻变存储器件。所述阻变存储器件可以包括:下电极，所述下电极与开关器件连接，并且包括形成在下电极的顶部上的第一节点和第二节点以分隔开固定的间隔；相变材料图案，所述相变材料图案形成在第一节点和第二节点上；上电极，所述上电极形成在相变材料图案上；导电材料层，所述导电材料层形成在上电极的顶部和外侧壁上；第一接触插塞，所述第一接触插塞形成在上电极的一个边缘，以与上电极和导电材料层连接；以及第二接触插塞，所述第二接触插塞形成在上电极的另一个边缘，以与上电极和导电材料层连接。
[0019]根据一个示例性实施例的另一个方面，提供了一种制造阻变存储器件的方法。所述方法可以包括以下步骤:提供形成有开关器件的半导体衬底；形成下电极，所述下电极的底部与开关器件连接，所述下电极的顶部包括以固定的间隔分隔开的第一节点和第二节点；形成相变材料层和上电极材料并且将相变材料层和上电极材料图案化，使得第一节点和第二节点与相变材料图案连接；在上电极的顶部和外侧壁上形成导电材料层；在包括导电材料层的半导体衬底上形成层间绝缘层，并且形成上电极接触孔，上电极接触孔中的一个暴露出上电极的一个边缘和导电材料层的一个边缘，上电极接触孔中的另一个暴露出上电极的另一个边缘和导电材料层的另一个边缘；以及形成沉积在上电极接触孔中的接触插塞。
[0020]在以下标题为“【具体实施方式】”的部分描述这些和其他的特点、方面以及实施例。【专利附图】
【附图说明】
[0021]从如下结合附图的详细描述将更加清楚地理解本发明主题的以上和其他的方面、特征和其他的优点，其中:
[0022]图1是说明一般的相变存储器件的截面图；
[0023]图2是为了引起一般的相变存储器件操作成多电平单元(MLC)而施加的脉冲的示意图；
[0024]图3至图7是说明根据本发明构思的一个示例性实施例的制造阻变存储器件的方法的截面图；以及
[0025]图8是说明根据本发明构思的另一个示例性实施例的制造阻变存储器件的方法的截面图。
【具体实施方式】
[0026]在下文中，将参照附图更详细地描述示例性实施例。
[0027]本文参照截面图描述示例性实施例,截面图是示例性实施例(以及中间结构)的示意性图示。照此，可以预料到图示的形状变化是例如制造技术和/或公差的结果。因而，示例性实施例不应被解释为局限于本文所说明的区域的特定形状，而是可以包括例如来自于制造的形状差异。在附图中，为了清楚起见，可能对层和区域的长度和尺寸进行夸大。相似的附图标记在附图中表示相似的元件。还要理解当提及一层在另一层或衬底“上”时，其可以直接在另一层或衬底上，或还可以存在中间层。
[0028]图3至图7是说明根据本发明构思的一个示例性实施例的制造阻变存储器件的方法的截面图，其中图3至图7是沿第一方向、例如字线方向的截面图。
[0029]参见图3，在形成有底部结构的半导体衬底201上形成开关器件203，并且形成与开关器件203电连接的下电极205。随后，在下电极205上形成相变材料图案207和上电极209。
[0030]这里，在一些实施例中开关器件可以是二极管。
[0031]另外，下电极205可以形成为使得下电极205可以经由单个节点与开关器件203连接，并且下电极205可以经由至少两个节点2051和2053与相变材料图案207连接。此时，第一节点2051和第二节点2053可以被形成为以固定的间隔分隔开。在本发明构思的示例性实施例中，可以确定第一节点2051和第二节点2053之间的间隔，使得当经由第一节点2051和第二节点2053来改变相变材料图案207的结晶状态时，被第一节点2051非晶化的区域与被第二节点2053非晶化的区域不重叠。
[0032]参见图4，在包括相变材料图案207和上电极209的半导体衬底上形成导电材料层211，然后经由间隔件刻蚀来沿字线方向进行单元之间的间隔。在一些实施例中，将导电材料层211沉积在半导体衬底上，以覆盖上电极209的顶表面和侧壁以及相变材料图案207的侧壁。然后执行刻蚀工艺以去除导电材料层211的一部分，以沿字线方向形成单元之间的间隔。在一些实施例中，可以在刻蚀工艺之前在上电极209的顶表面上形成掩模。
[0033]参见图5，在包括导电材料层211的半导体衬底上形成覆盖层213。可以利用例如包括氮化物的材料来形成覆盖层213，但是用于覆盖层213的材料不局限于此。
[0034]参见图6，在覆盖层213上形成层间绝缘层215。相对于每个单元形成至少两个上电极接触孔217A/219A和217B/219B。可以通过刻蚀层间绝缘层215、覆盖层213的一个边缘、导电材料层211的一个边缘、以及上电极209的一个边缘到固定的高度来形成每个单元中的第一上电极接触孔217A或217B。可以通过刻蚀层间绝缘层215、覆盖层213的另一个边缘、导电材料层211的另一个边缘、以及上电极209的另一个边缘到固定的高度来形成每个单元中的第二上电极接触孔219A或219B。
[0035]在上电极接触孔217A/219A和217B/219B内沉积导电材料，以形成第一接触插塞221A/221B和第二接触插塞223A/223B。这里，接触插塞221A/223A和221B/223B可以由例如钨(W)形成，但用于接触插塞的材料不局限于此。
[0036]在形成接触插塞221A/223A和221B/223B之后，形成位线(未示出)以分别与接触插塞 221A/223A 和 221B/223B 连接。
[0037]接触插塞221A/223A和221B/223B可以形成为被沿着位线方向相邻的两个单元相
互共用。
[0038]图8是说明根据本发明构思的另一个实施例的制造阻变存储器件的方法的截面图。
[0039]图8是图7所示的阻变存储器件沿位线方向的截面图。相对于沿位线方向相邻的一对单元同时形成接触孔，并且在接触孔中沉积导电材料以形成接触插塞221。
[0040]当如上所述形成位线时，两个接触插塞形成在每个单位单元中以沿着字线方向分别与位线连接。在图7和图8所示的实施例中，字线方向应与截面图平行，而位线方向应与截面图垂直。然而，一个接触插塞形成在沿着位线方向相邻的一对单元中，以与同一位线连接。因此，接触插塞的总数目和单元的总数目相同。
[0041]在根据以上所述的本发明构思的示例性实施例的阻变存储器件中，下电极经由两个节点2051和2053与相变材料图案电连接，并且相变材料图案进一步经由形成在上电极图案的两个边缘处的接触插塞对221A/223A和221B/223B与相应的位线连接。
[0042]因此，如图7中所示，通过经由第一节点2051—相变材料图案207—上电极209—第一接触插塞221A—位线的第一电流路径来形成非晶区A。类似地，通过经由第二节点2053—相变材料图案207—上电极209—第二接触插塞223A—位线的第二电流路径来形成非晶区B。
[0043]MLC单元可以通过以下来实现:将非晶区形成在相变材料图案207的与第一节点2051和第二节点2053连接的一部分中的情况定义为数据“11”，将非晶区未形成在相变材料图案207的与第一节点2051和第二节点2053连接的一部分中的情况定义为数据“00”，将非晶区仅形成在相变材料图案207的与第一节点2051连接的一部分中的情况定义为数据“ 10”，以及将非晶区仅形成在相变材料图案207的与第二节点2053连接的一部分中的情况定义为数据“01”。
[0044]g卩，由于接触插塞221A/223A和221B/223B与单独的位线连接，经由对施加到每个位线的脉冲的控制来改变相变材料图案207的电阻值，使得可以储存三个或更多个数据。因此，与经由单个接触插塞来改变电阻状态相比，可以更加容易并且准确地控制相变材料图案的电阻状态。
[0045]本发明的以上实施例是说明性的，而不是限制性的。各种替换和等同形式是可能的。本发明不局限于本文描述的实施例。本发明也不局限于任何特定类型的半导体器件。其他增加、删减或修改结合本公开是明显的，并且意在落入所附权利要求的范围内。
【权利要求】
1.一种阻变存储器件，包括: 下电极，所述下电极与开关器件连接，并且包括形成在所述下电极的顶部上的第一节点和第二节点，所述第一节点和第二节点分隔开固定的间隔； 相变材料图案，所述相变材料图案形成在所述第一节点和所述第二节点上； 上电极，所述上电极形成在所述相变材料图案上； 导电材料层，所述导电材料层形成在所述上电极的顶部和外侧壁上； 第一接触插塞，所述第一接触插塞形成在所述上电极的顶部的一个边缘，以与所述上电极和所述导电材料层连接；以及 第二接触插塞，所述第二接触插塞形成在所述上电极的顶部的另一个边缘，以与所述上电极和所述导电材料层连接。
2.如权利要求1所述的阻变存储器件，还包括: 第一位线，所述第一位线与所述第一接触插塞连接；以及 第二位线，所述第二位线与所述第二接触插塞连接。
3.如权利要求2所述的阻变存储器件，其中，所述第一接触插塞被沿着所述第一位线的方向延伸的一对相邻的存储器单元共用。
4.如权利要求2所述的阻变存储器件，其中，所述第二接触插塞被沿着所述第二位线的方向延伸的一对相邻的存储器单元共用。
5.如权利要求1所述的阻`变存储器件，其中，所述导电材料与所述相变材料图案的侧壁接触。
6.一种制造阻变存储器件的方法，所述方法包括以下步骤: 提供形成有开关器件的半导体衬底； 形成下电极，所述下电极的底部与所述开关器件连接，所述下电极的顶部包括以固定的间隔分隔开的第一节点和第二节点； 形成相变材料层和上电极材料并将所述相变材料层和所述上电极材料图案化，使得所述第一节点和所述第二节点与相变材料图案连接； 在所述上电极的顶部和外侧壁上形成导电材料层； 在包括所述导电材料层的所述半导体衬底上形成层间绝缘层，并且形成上电极接触孔，所述上电极接触孔中的一个暴露出所述上电极的一个边缘和所述导电材料层的一个边缘，所述上电极接触孔中的另一个暴露出所述上电极的另一个边缘和所述导电材料层的另一个边缘；以及 形成沉积在所述上电极接触孔中的接触插塞。
7.如权利要求6所述的方法，其中，形成接触插塞包括以下步骤: 将导电材料沉积在暴露出所述上电极的一个边缘和所述导电材料层的一个边缘的第一上电极接触孔内，以形成第一接触插塞；以及 将导电材料沉积在暴露出所述上电极的另一个边缘和所述导电材料层的另一个边缘的第二上电极接触孔内，以形成第二接触插塞。
8.如权利要求7所述的方法，还包括以下步骤: 形成与所述第一接触插塞连接的第一位线；以及 形成与所述第二接触插塞连接的第二位线。
9.如权利要求8所述的方法，其中，沿所述第一位线的延伸方向相邻的一对存储器单元共用所述第一接触插塞，沿所述第二位线的延伸方向相邻的一对存储器单元共用所述第 ?接触插塞。
10.如权利要求6所述的方法，其中`，所述导电材料与所述相变材料图案的侧壁接触。
【文档编号】H01L45/00GK103515532SQ201310188800
【公开日】2014年1月15日 申请日期:2013年5月21日 优先权日:2012年6月19日
【发明者】吴在敏 申请人:爱思开海力士有限公司