功率半导体设备及其制造方法
【专利摘要】本发明提供了一种功率半导体设备，该设备包括形成在有源区内的触点，从第一区延伸地形成至第一终止区中并且与所述触点交替地形成的沟槽栅，形成在所述有源区的所述触点和所述沟槽栅之间的第一导电阱，形成在所述第一终止区中和第二终止区的一部分中的第一导电阱延伸部分，以及形成在所述第二终止区内并且与所述阱延伸部分接触的第一导电场限环。
【专利说明】功率半导体设备及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2012年12月14日在韩国知识产权局提交的韩国专利申请N0.10-2012-0146587的优先权，该申请的全部内容通过引用合并到本申请中。
【技术领域】
[0003]本发明涉及一种功率半导体设备及其制造方法。
【背景技术】
[0004]绝缘栅双极型晶体管(IGBT)是栅极由金属氧化硅(MOS)形成并且在其背表面形成有P型集电极层的双极型晶体管。
[0005]自从功率金属氧化硅场效应晶体管(MOSFET)的相关技术发展起来，MOSFET已经被应用在需要具有高速切换特征的设备的领域。
[0006]然而，由于MOSFET具有结构上的局限，双极型晶体管、晶闸管、栅极可关断晶闸管(GTO)等已经被用于需要高电压的领域。
[0007]由于IGBT具有例如正向损耗低和切换速度快的特征，IGBT的使用已经延伸到双极型晶体管和金属氧化硅场效应管(MOSFET)等无法被使用的应用中。
[0008]谈到IGBT的操作原则，当IGBT设备被开启时，施加至阳极的电压高于至阴极的电压，并且当高于设备阈值电压的电压被施加至栅电极时，被放置在栅电极下方的P型体区的表面的极性被反转，并且从而η型沟道(channel)被形成。
[0009]通过沟道注入漂移区的电子电流引起空穴电流从置于IGBT设备下方的高浓度P型集电极层注入，类似于双极晶体管的基极电流。
[0010]响应于少数载流子的高浓度注入而产生以十倍到百倍增加漂移区导电性的电导调制，。
[0011]不同于M0SFET,电阻分量(component)由于电导调制在漂移层大幅降低，因此IGBT可以被应用于需要极高电压的领域。
[0012]阴极中的电流被分为流经沟道的电子电流和流经P型体和η型漂移区之间的连接处的空穴电流。
[0013]不同于MOSFET，依据衬底的结构，IGBT在阳极和阴极之间具有ρηρ结构，但不具有嵌入于此的二极管，因此单独的二极管需要以反向并联的方式彼此连接。
[0014]IGBT的主要特征例如为:阻断电压的维持、电导损耗的减少、切换速度的提高等。
[0015]伴随着相关技术对IGBT的电压的增长幅度的需求，需要增加设备的耐用性。
[0016]然而，电导损耗的降低和阻断电压的维持彼此之间具有权衡关系并且由于设备的结构闩锁效应发生，因而设备很容易被损坏。
[0017]也就是说，存在着对于开发能够维持阻断电压、减少电导损耗、避免闩锁效应的发生的IGBT的需求。
[0018]下面的相关技术文件涉及一种绝缘栅双极晶体管(IGBT)。[0019]然而，在下面的相关技术文件中公开的发明没有公开埋孔(buried hole)累积部分以及电导损耗的降低以及闩锁效应的避免，因此不同于本发明。
[0020]此外，在下面的相关技术文件中公开的发明没有公开埋孔累积部分，而因此不同于本发明。
[0021]相关技术文件
[0022]韩国专利申请公开发表号N0.2012-0068701
【发明内容】
[0023]本发明的一个方面提供了一种功率半导体设备，其中与终止区的场限环接触的阱延伸部分形成在有源区(active region)与终止区(termination region)相接的位置。
[0024]本发明的另一个方面提供了一种功率半导体设备，包括P型阱以及形成在阱延伸部分下方的埋孔累积部分。
[0025]根据本发明的一个方面，提供了一种功率半导体设备，包括:形成在有源区内的触点；形成在所述触点下方的第一导电体层和第二导电发射极层；从第一区延伸至第一终止区中而形成的并且与所述触点交替地形成的沟槽栅；形成在所述有源区的所述触点和所述沟槽栅之间的第一导电阱；形成在所述第一终止区内和第二终止区的一部分的第一导电阱延伸部分；以及形成在所述第二终止区内并且与所述阱延伸部分接触的第一导电场限环。
[0026]所述功率半导体设备还可以包括:形成在所述阱和所述阱延伸部分下方的高浓度第二导电埋孔累积部分。
[0027]所述第二导电发射极·层的杂质浓度可以高于所述第一导电体层的杂质浓度。
[0028]所述功率半导体设备还可以包括J^B(Comb-Shaped)多晶硅层，形成在所述第二终止区内，被分至所述场限环和绝缘层，并且被电连接至所述沟槽栅。
[0029]所述功率半导体设备还可以包括:形成在所述第二终止区上方并且被电连接至所述多晶硅层的栅极金属层；以及形成在所述有源区内的并且被电连接至所述第一导电体层和所述第二导电发射极层的发射极金属层。
[0030]根据本发明的又一个方面，提供了一种功率半导体设备，包括:第二导电漂移层；形成在有源区和第一终止区的所述漂移层上方的沟槽栅；形成在第二终止区的所述漂移层的上方的场限环；在所述第二终止区上方形成并且与所述场限环接触的第一导电阱延伸部分；形成在所述有源区内的触点；以及形成在所述触点下方的第一导电体层和第二导电发射极层。
[0031]所述功率半导体设备还可以包括:形成在所述沟槽栅一侧的埋孔累积部分。
[0032]所述功率半导体设备还可以包括:梳形多晶硅层，形成在所述第二终止区上方，被分至所述场限环和绝缘层，并且被电连接至所述沟槽栅。
[0033]所述功率半导体设备还可以包括:形成在所述第二终端区上方并且被电连接至所述多晶硅层的栅极金属层；以及形成在所述有源区内并且被电连接至所述第一导电体层和所述第二导电发射极层的发射极金属层。
[0034]所述功率半导体设备还可以包括:形成在所述漂移层下方的第一导电集电极层；以及形成在所述集电极层下方的集电极金属层。
[0035]所述功率半导体设备还可以包括:形成在所述漂移层下方并且与所述集电极层相接触的第二导电缓冲层。
[0036]根据本发明的又一个方面，提供一种制造功率半导体设备的方法，包括:制备同在第一终止区和第二终止区内的场限环一起被形成的漂移层；通过使用掩膜在有源区和所述第二终端区的所述漂移层上方形成氧化层以及刻蚀所述氧化层来形成沟槽栅；在所述沟槽栅的表面形成栅极绝缘层；在所述第二终止区上方形成梳形多晶硅层并在所述沟槽栅内形成多晶硅；以及在所述有源区内形成第一导电阱并在所述第一终止区中和所述第二终止区的一部分中形成第一导电阱延伸部分。
[0037]所述沟槽栅的形成可以包括在所述沟槽栅的中间形成第二导电埋孔累积部分。
[0038]所述功率半导体设备的制造方法还可以包括:在形成所述阱和所述阱延伸部分之后，在触点中形成高浓度第一导电体层和第二导电发射极层。
[0039]所述功率半导体设备的制造方法还可以包括:在形成所述体层后，在所述第二终止区上方形成并电连接至所述多晶硅层的栅极金属层；以及在所述有源区内形成并电连接至所述体层和所述发射极层的发射极金属层。
[0040]所述功率半导体设备的制造方法还可以包括:在所述漂移层下方形成第一导电集电极层；以及在所述集电极层下方形成集电极金属层。
[0041]所述功率半导体设备的制造方法还可以包括:形成与所述漂移层下方的所述集电极层相接触的第二导电缓冲层。
【专利附图】
【附图说明】
[0042]本发明的上述及其它特征和优势将从以下结合附图的详细描述中被更清楚地理解，其中:
[0043]图1是根据本发明实施方式的功率半导体设备的示意性主视图；
[0044]图2是沿着图1中所示的A-A’的示意性截面图；
[0045]图3是沿着图1中所示的B-B ’的示意性截面图；
[0046]图4是沿着图1中所示的除了 C-C’的双点划线外的虚线的示意性截面图；
[0047]图5是示意了根据本发明实施方式的功率半导体的空穴流的截面图；以及
[0048]图6A至6J是示出根据本发明另一实施方式的功率半导体的制造过程的示意图。
【具体实施方式】
[0049]下面，本发明的实施方式将参照附图被详细描述。然而，本发明可以以各种不同的形式实施，并且不应该被理解为被限于在此处陈述的实施方式。
[0050]相反，这些实施方式被提供以便使公开全面而完整，并且向本领域技术人员充分地传达本发明的范围。
[0051]功率开关可以在功率MOSFET、IGBT、各种类型的晶闸管以及与其类似的元件的任何一个中被实施。在这里公开的大部分新技术被参照IGBT而描述。然而，在这里公开的本发明的各种实施方式不仅限于IGBT，并且因此可以被应用于包括功率MOSFET和各种类型的晶闸管、除了如二极管以外的其他类型功率开关技术。此外，本发明的一些实施方式被描述为包括特定的P型和η型区域。然而，显然的是，本发明的实施方式同样可以应用在于此处公布的多个区中具有不同导电类型的设备中。[0052]并且，在此处使用的p型和η型可以被定义为第一导电和第二导电型。同时，第一和第二导电指的是不同的导电性类型。
[0053]此外，一般地，“ + ”指的是高浓度掺杂状态，而指的是低浓度掺杂状态。
[0054]图1是根据本发明实施方式的功率半导体设备的示意性主视图，并且图2、3和4是沿图1的线Α-Α’、线Β-Β’以及线C-C’的示意性横截面视图。
[0055]下面，将参照图1至4描述根据本发明实施方式的半导体设备。
[0056]根据本发明实施方式的半导体设备可以包括在有源区A内形成的触点20，形成在触点20下方的第一导电体层21和第二导电发射极层22，从有源区A延展至第一终止区Tl中而形成、并且与触点20交替形成的沟槽栅30，形成在有源区A的触点20和沟槽栅30之间的P型阱40，形成在第一终止区Tl内和第二终止区Τ2的一部分内的P型阱延伸部分41，以及形成在第二终止区Τ2内并且接触阱延伸部分41的第一导电型场限环50。
[0057]触点20指的是发射极金属层81、体层21和发射极层22在功率半导体设备上彼此连接的位置。
[0058]当设备被开启时，沟道在接触沟槽栅30的阱40上被形成，从而电子电流从发射极金属层81流至集电极层12内。
[0059]栅极绝缘层31可以被形成在沟槽栅30的表面上。
[0060]沟槽栅30的内部可以被多晶硅32填充。
[0061]根据本发明实施方式的沟槽栅30具有形成在其表面上的栅极绝缘层31，并且因此当电压被施加至沟槽栅30时通过在阱40中形成沟道被操作。
[0062]也就是说，当高于设备的阈值电压的电压被施加至电连接至沟槽栅30内多晶硅32的栅极金属层80，接触沟槽栅30的阱40的表面的极性被反转以形成η型沟道，从而该功率半导体设备作为晶体管被操作。
[0063]功率半导体设备还可以包括形成在阱40和阱延伸部分41下方的高浓度第二导电埋孔累积部分60。
[0064]势垒被形成以便通过形成埋孔累积部分60来累积从P型集电极层12注入的空穴。
[0065]如此，由累积的空穴导致的电导调制现象会突然发生，从而与现有的情况相比，可以实现大约70%或更多的电导损耗的减少。
[0066]然而，由于高浓度埋孔累积部分(60)层，IGBT的阻断电压被降低。
[0067]尤其是，埋孔累积部分60被连接至有源区A的沟槽栅电极，因此有源区A受阻断电压的影响较小，然而由于埋孔累积部分(60)层，阻断电压的降低会发生在终止区Tl和Τ2与有源区A的相接处。
[0068]此外，参照图5，在阱延伸部分41不存在的情况下，在埋孔累积部分60形成时，埋孔累积部分60在有源区A与终止区Tl和Τ2相接处的P型阱上侵蚀，从而在终止区形成的空穴通过埋孔累积60流至发射极金属层81内。
[0069]在这种情况下，空穴流经P型集电极层12、η型漂移层10、ρ型场限环50以及η型埋孔累积部分，从而发生闩锁效应。
[0070]闩锁效应指的是由于大量电流在阳极和阴极之间流通而导致设备被烧坏的现象，由于在ρηρη型晶闸管结构存在于相关技术的IGBT设备中时IGBT不再被栅极控制，并且因此寄生(parasitic)晶闸管被操作。
[0071]因此，阱延伸部分41在第一终止区Tl内和第二终止区T2的一部分内被形成，并且因此被形成以接触场限环50从而避免闩锁效应的发生。
[0072]也就是说，空穴以图5中的箭头方向通过P型集电极层12、n型漂移层10、p型场限环50和P型阱延伸部分41流至发射极金属层81内，从而避免闩锁效应的发生。
[0073]功率半导体设备还可以包括高浓度第一导电体层21和第二导电发射极层22，二者形成在触点20的下方。
[0074]如上所述，由于用来形成沟道区的P型阱40的浓度影响着阈值电压，高浓度P型体层21在中心处被分别形成以改善闩锁特性。
[0075]在IGBT的主要特征中，阻断电压基本上由漂移层10的厚度和杂质浓度所决定。
[0076]为了提高阻断电压，需要增加厚度和降低杂质浓度。在这种情况下，IGBT的Vce(sat)被增高，并且因此需要状态的最优化。
[0077]因此，场限环50被形成在设备的边缘上，从而降低电场的浓度并维持阻断电压。
[0078]功率半导体设备还可以包括梳形多晶硅层70，该多晶硅层70形成在第二终止区T2内、被分至场限环50和所述绝缘层71并电连接至沟槽栅30。
[0079]多晶硅层70被电连接至沟槽栅30的多晶硅32以能够进行设备的开启/关闭操作。
[0080]多晶硅层70形成在第二终止区T2内并且可以以梳形被形成从而被电连接至第一终止区的沟槽栅30。
[0081]也就是说，多晶硅层70没有在第一终止区的邻近的沟槽栅30之间被形成。
[0082]多晶硅层70以梳形被形成，从而P型阱40和P型阱延伸部分41可以在有源区A和第一终止区之间邻近的沟槽栅30之间被形成。
[0083]也就是说，在注入P型杂质过程中多晶硅层充当掩模，从而P型杂质可以仅被注人至多晶硅层70不存在之处。
[0084]如上所述，P型杂质被注入然后经过热处理来扩散注入的杂质，从而P型阱延伸部分41可以接触所述场限环50。
[0085]功率半导体设备还可以包括形成在第二终止区T2上方并且电连接至多晶硅层70的栅极金属层80，以及形成在有源区A内并且电连接至体层21和发射极层22的发射极金属层81。
[0086]下面，将参照图2至4描述根据本发明实施方式的功率半导体设备的截面。
[0087]功率半导体设备可以包括第二导电漂移层10，形成在有源区A和第一终止区Tl的漂移层10上方的沟槽栅30，形成在第二终止区T2的漂移层10上方的场限环50，形成在第二终止区T2上方并且接触场限环50的第一导电阱延伸部分41，形成在有源区内的触点，以及在触点20下方形成的第二导电体层21和第二导电发射极层22。
[0088]功率半导体设备可以包括形成在沟槽栅30侧的埋孔累积部分60。
[0089]参照图2至4，埋孔累积部分60可以在阱40和阱延伸部分41的下方形成。
[0090]因此，埋孔累积部分60可以使得通过漂移层10的空穴在其中被累积同时防止空穴离开而引起电导调制现象，从而突然减少电导损耗。
[0091]功率半导体设备还可以包括梳形多晶硅层70，该多晶硅层70形成在第二终止区T2上方、被分至场限环50和绝缘层71并且电连接至沟槽栅30。
[0092]多晶硅层70形成在第二终止区Τ2内并且可以以梳形被形成从而被电连接至第一终止区的沟槽栅30。
[0093]也就是说，多晶硅层70没有在第一终止区的邻近的沟槽栅30之间被形成。
[0094]多晶硅层70以梳形被形成，从而P型阱40和P型阱延伸部分41可以在有源区A和第一终止区邻近的沟槽栅30之间形成。
[0095]也就是说，在注入P型杂质的过程中多晶硅层充当掩模，从而P型杂质可以仅被注入至多晶硅层70不存在之处。
[0096]如上所述，P型杂质被注入并且然后执行热处理来扩散注入的杂质，从而P型阱延伸部分41可以接触场限环50。
[0097]功率半导体设备还可以包括形成在第二终止区Τ2上方并电连接至多晶硅层70的栅极金属层80，以及形成在有源区A内并且电连接至体层21和发射极层22的发射极金属层81。
[0098]功率半导体设备还可以包括形成在漂移层10下方的P型集电极层12以及形成在集电极层12下方的集电极金属层82。
[0099]功率半导体设备还可以包括形成在漂移层10下方并且接触集电极层12的第二导电缓冲层11。
[0100]缓冲层11可以充当场截止(field stop)。
[0101]因此，在根据本发明实施方式的功率半导体设备中，相比较于没有缓冲层11的情况，在相同阻断电压的状态下，漂移层10可以形成得相对薄。
[0102]图6A至6J是示出根据本发明实施方式的半导体设备的制造过程示意图。
[0103]参照图6A至6J，根据本发明又一个实施方式的制造半导体设备的方法可以包括制备与在第一终止Tl和第二终止区T2内的场限环50 —起被形成的漂移层10 (图6A)，通过使用掩膜在有源区A和第二终止区T2的漂移层10上方形成氧化层并然后刻蚀该氧化层来形成沟槽栅30 (图6B至6D)，在沟槽栅30的表面形成绝缘栅层31 (图6E)，在第二终止区T2上方形成梳形多晶硅层70并在沟槽栅30内形成多晶硅32 (图6F)，以及在有源区A内形成P型阱40并在第一终止区Tl中和第二终止区T2的一部分中形成P型阱延伸部分41。
[0104]当详细描述阱延伸部分41的形成时，P型杂质被注入至设备。
[0105]梳形的多晶硅层70形成在第二终止区T2的上方，从而P型杂质被注入至梳形多晶硅层70没有被形成的部分。
[0106]因此，P型杂质被注入第一终止区Tl的沟槽栅的两侧。
[0107]阱延伸部分41通过对注入了 P型杂质的设备进行热处理并扩散该P型杂质以在沟槽栅30的末端被形成，并且因此可以与场限环50接触。
[0108]在沟槽栅的形成中，第二导电埋孔累积部分60在沟槽栅的中间被形成。
[0109]埋孔累积部分60可以通过除了沟槽栅的形成之外的附加过程被形成。
[0110]埋孔累积部分60的形成可以包括刻蚀沟槽栅30以使沟槽栅30的深度是最终深度的一半(图6B)，将高浓度η型杂质注入至被刻蚀的沟槽栅30中(图6C)，刻蚀被注入杂质的沟槽栅30以使沟槽栅30的深度变成最终深度(图6D)，以及对用沟槽栅形成的设备进行热处理以扩散η型杂质(图6G)。
[0111]埋孔累积部分60和阱延伸部分41的热处理可以被同时执行。
[0112]功率半导体设备的制造方法还可以包括在形成阱40和阱延伸部分41之后在触点20中形成高浓度P型体层21和η型发射极层22 (图6Η)。
[0113]体层21可以通过注入高浓度P型杂质而被形成。
[0114]制造功率半导体设备的方法还可以包括在形成体层21后在第二终止区Τ2上方形成电连接至多晶硅层70的栅极金属层80，以及在有源区A内形成电连接至体层21和发射极层22的发射极金属层81 (图61)。
[0115]制造功率半导体设备的方法还可以包括在漂移层10的下方形成P型集电极层(图6J)以及在集电极层10的下方形成集电极金属层82 (图6J)。
[0116]制造功率半导体设备的方法还可以包括在漂移层10的下方形成η型缓冲层11(图6J)。
[0117]如上所述，根据本发明的实施方式，可以提供在维持阻断电压的同时能够减少电导损耗的功率半导体设备。
[0118]此外，根据本发明的实施方式，可以提供在减少电导损耗以及维持阻断电压的同时能够避免闩锁效应发生的功率半导体设备。
[0119]尽管已经结合实施方式示出和描述了本发明，但是对于本领域的技术人员来说是显而易见的是，在不背离由随附权利要求书所定义的本发明的思想和范围情况下可以进行修改和变型。
【权利要求】
1.一种功率半导体设备，该设备包括: 触点，该触点形成在有源区内； 第一导电体层和第二导电发射极层，该第一导电体层和第二导电发射极层形成在所述触点的下方； 沟槽栅，该沟槽栅从所述有源区延伸地形成至第一终止区中并且与所述触点交替地形成； 第一导电阱，该第一导电阱形成在所述有源区的所述触点和所述沟槽栅之间； 第一导电阱延伸部分，该第一导电阱延伸部分形成在所述第一终止区内和第二终止区的一部分内；以及 第一导电场限环，该第一导电场限环形成在所述第二终止区内并且与所述阱延伸部分接触。
2.根据权利要求1所述的功率半导体设备，该设备还包括高浓度第二导电埋孔累积部分，该高浓度第二导电埋孔累积部分形成在所述阱和所述阱延伸部分的下方。
3.根据权利要求1所述的功率半导体设备，其中所述第二导电发射极层的杂质浓度高于所述第一导电体层的杂质浓度。
4.根据权利要求1所述的功率半导体设备，还包括梳形多晶硅层，该梳形多晶硅层形成在所述第二终止区内，被分至所述场限环和绝缘层，并且被电连接至所述沟槽栅。
5.根据权利要求4所述`的功率半导体设备，该设备还包括: 栅极金属层，该栅极金属层形成在所述第二终止区的上方并且被电连接至所述多晶硅层；以及 发射极金属层，该发射极金属层形成在所述有源区内并且被电连接至所述第一导电体层和所述第二导电发射极层。
6.一种功率半导体设备，该设备包括: 第二导电漂移层； 沟槽栅，该沟槽栅形成在有源区和第一终止区的所述漂移层的上方； 场限环，该场限环形成在第二终止区的所述漂移层的上方； 第一导电阱延伸部分，该第一导电阱延伸部分形成在所述第二终止区的上方并且与所述场限环接触； 触点，该触点形成在所述有源区内；以及 第一导电体层和第二导电发射极层，该第一导电体层和第二导电发射极层形成在所述触点的下方。
7.根据权利要求6所述的功率半导体设备，该设备还包括埋孔累积部分，该埋孔累积部分形成在所述沟槽栅的一侧。
8.根据权利要求6所述的功率半导体设备，该设备还包括梳形多晶硅层，该梳形多晶硅层形成在所述第二终止区的上方，被分至所述场限环和绝缘层，并且被电连接至所述沟槽栅。
9.根据权利要求8所述的功率半导体设备，该设备还包括: 栅极金属层，该栅极金属层形成在所述第二终止区的上方并且被电连接至所述多晶硅层；以及发射极金属层，该发射极金属层形成在所述有源区内并且被电连接至所述第一导电体层和所述第二导电发射极层。
10.根据权利要求9所述的功率半导体设备，该设备还包括: 第一导电集电极层，该第一导电集电极层形成在所述漂移层的下方；以及 集电极金属层，该集电极金属层形成在所述集电极层的下方。
11.根据权利要求10所述的功率半导体设备，该设备还包括第二导电缓冲层，该第二导电缓冲层形成在所述漂移层的下方并且与所述集电极层相接触。
12.一种制造功率半导体设备的方法，该方法包括: 制备同在第一终止区和第二终止区内的场限环一起被形成的漂移层； 通过使用掩膜在有源区和所述第二终止区的所述漂移层上方形成氧化层以及刻蚀所述氧化层来形成沟槽栅； 在所述沟槽栅的表面上形成栅极绝缘层； 在所述第二终止区的上方形成梳形多晶硅层并在所述沟槽栅内形成多晶硅；以及在所述有源区内形成第一导电阱并在所述第一终止区中和所述第二终止区的一部分中形成第一导电讲延伸部分。
13.根据权利要求12所述的方法，其中所述沟槽栅的形成包括在所述沟槽栅的中间形成第二导电埋孔累积部分。
14.根据权 利要求12所述的方法，该方法还包括: 在形成所述阱和所述阱延伸部分之后，在触点中形成高浓度第一导电体层和第二导电发射极层。
15.根据权利要求14所述的方法，该方法还包括: 在形成所述体层后， 在所述第二终止区的上方形成电连接至所述多晶硅层的栅极金属层；以及 在所述有源区内形成电连接至所述体层和所述第二导电发射极层的发射极金属层。
16.根据权利要求15所述的方法，还包括: 在所述漂移层的下方形成第一导电集电极层；以及 在所述集电极层的下方形成集电极金属层。
17.根据权利要求16所述的方法，还包括: 在所述漂移层下方形成与所述集电极层相接触的第二导电缓冲层。
【文档编号】H01L29/739GK103872097SQ201310182197
【公开日】2014年6月18日 申请日期:2013年5月16日 优先权日:2012年12月14日
【发明者】严基宙, 宋寅赫, 张昌洙, 朴在勋, 徐东秀 申请人:三星电机株式会社