专利名称：监控制程稳定性的测试模块和方法
技术领域：
本发明涉及一种半导体电性测试中的测试模块和方法，尤其涉及一种监控制程稳定性的测试模块和方法。
背景技术：
在半导体的生产过程中，尤其是大规模的量产时，经常会出现金属与通孔的之间的overlay (叠层)偏差而引起半导体器件的short (短路)情况,从而引起半导体器件的良率不稳定，因此，在量产前需要评估overlay的安全区间，以监控制程的稳定性。在现有的技术中，对于半导体器件量产时，通常没有很好的评估overlay的安全区间的方法，而是等到问题出现了之后，才采取延时补救的措施，这会使得在半导体生产过程中，对其制程稳定性的控制比较被动，从而导致半导体器件的良率不高，进而影响整个生产过程中产品的品质。中国专利(授权公告号:CN 100576526C)公开了一种用于实现上下层金属互联的电路结构，包括上层金属与下层金属，位于所述上层金属与下层金属之间的通孔，其中:所述的上层金属与下层金属严格对准，层间的通孔以排为单位与下层金属之间形成O至1/2孔径不等的偏移，且相邻两排通孔对应通孔的偏移量和偏移方向不同，即当最左侧一排通孔向左偏移，偏移量从O至1/2孔径不等时，与它相邻的左侧第2排的通孔则向右偏移，偏移量从O至1/2孔径不等。该专利能够及时发现并确认通孔与下层金属之间发生的偏移及钛缺失的工艺问题，但是其并没有解决 在半导体器件量产前确定overlay的安全区间的问题。可见，目前在半导体器件的大规模量产前并没有一个用以评估器件overlay的安全区间的有效方法。
发明内容
鉴于上述问题，本发明提供一种监控制程稳定性的测试模块和方法。本发明解决技术问题所采用的技术方案为:一种测试模块，应用于监控制程的稳定性，其中，所述测试模块包括:一衬底，所述衬底的上设置有第一测试层和第二测试层，且所述第一测试层覆盖所述衬底的上表面，所述第二测试层覆盖所述第一测试层的上表面；所述第一测试层包括多个第一金属线，且相邻的两个第一金属线之间设置有绝缘块；所述第二测试层包括多个第二金属线，且每个所述第二金属线均位于一所述绝缘块的上表面，且第二金属线不与所述第一金属线连接；其中，每个所述第二金属线与与其相邻的两个第一金属线之间的距离不相等。所述的测试模块，其中，所述第一测试层还包括第一金属连接线，所述第一金属线通过所述第一金属连接线连接；所述第二测试层还包括第二金属连接线，所述第二金属线通过所述第二金属连接线连接。所述的测试模块，其中，每个所述第一金属线均为长方体结构；每个所述第二金属线均为长方体结构。所述的测试模块，其中，多个所述第一金属线之间相互平行；多个所述第二金属线之间互相平行。所述的测试模块，其中，多个所述第一金属线与多个所述第二金属线之间相互平行。所述的测试模块，其中，每个所述第二金属线上均设置有通孔。所述的测试模块，其中，所述通孔为多个，且位于同一所述第二金属线上的多个所述通孔以相同的间隔依次分布于所述第二金属线上。一种监控制程稳定性的方法，其中，采用所述的测试模块进行制程稳定性的监控工艺，所述方法包括:提供一制程中的测试模块的测试电流的预设值；提供多个所述测试模块，每个所述测试模块的第一金属线和第二金属线之间均存在一个偏移量，且每个所述测试模块的偏移量均不相等；获取每个所述测试模块的测试电流值；将每个所述测试电流值与所述预设值进行对比分析后，获取所述制程的叠层安全区间。所述的监控制程稳定性的方法，其中，所述对比分析包括:在获取的每个所述测试模块的测试电流值中，选定小于所述预设值且最接近于所述预设值的测试电流所对应的所述测试模块；将该测试模块的偏移量确定为所述制程的叠层安全区间的最大值。所述的监控制程稳定性的方法，其中，所述预设值为根据具体工艺需求所预先确定的一个参照值。所述的监控制程稳定性的方法，其中，获取的所述测试电流值中，包括大于所述预设值的测试电流值和小于所述预设值的测试电流值。所述的监控制程稳定性的方法，其中，在每个所述测试模块中，每相邻两个所述第一金属线之间均存在一个中间位置，所述中间位置为该两个第一金属线之间距离的二分之一位置；所述第二金属线所在的位置与所述中间位置之间的距离构成所述偏移量。上述技术方案具有如下优点或有益效果:本发明通过改变常规的设计规则，将测试模块中的上层金属线与下层金属线之间不按照常规的相等间隔分布，而是采用具有一个偏移量的设置方法进行设置，从而能够确定制程中的overlay的安全区间,起到监控制程稳定性的有益效果。
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。图1是本发 明实施例中的测试模块的俯视结构图2A是本发明实施例中的测试模块的偏移量为+5nm时的俯视结构示意图；图2C是本发明实施例中的测试模块的偏移量为+20nm时的俯视结构示意图；图2D是本发明实施例中的测试模块的偏移量为+80nm时的俯视结构示意图；图2E是本发明实施例中的测试模块的偏移量为-50nm时的俯视结构示意图；图2F是本发明实施例中的测试模块的偏移量为-20nm时的俯视结构示意图；图2B是本发明实施例中的测试模块的偏移量为_80nm时的俯视结构示意图；图3是本发明实施例中的测试模块的测试数据示意图。
具体实施例方式本发明提供一种监控制程稳定性的测试模块和方法。本发明可用于技术节点为小于22nm、32/28nm、45/40nm、65/55nm、90nm以及大于130nm的工艺中；本发明用于测试平台中。本发明中的监控制程稳定性的测试模块用于确定半导体大规模量产时，金属和通孔之间的叠层(overlay)的允许的偏差量，以使得在该器件中不产生短路(short)的情况。
下面结合附图和具体实施例来对本发明进行详细阐述。图1是本发明实施例中的测试模块的俯视结构图，如图1所示:该测试模块包括一衬底(图中未不出)、第一测试层I和第二测试层2,第一测试层覆盖衬底的上表面，第二测试层覆盖第一测试层的上表面，其中，第二测试层2包括若干第二金属线21，第一测试层I也包括若干第一金属线11,若干个第一金属线11之间通过第一金属连接线连接12，若干第二金属线21之间通过第二金属连接线连接22，且若干第一金属线11之间均设置有绝缘块(未在图中示出)，若干第二金属线21均设置于绝缘块之上，若干第二金属线21之间相隔相同的距离，若干第一金属线11之间也相隔相同的距离，第二金属线21和第一金属线11之间错位分布，即第二金属线21和第一金属线11位于不同竖直平面内，在图1中显示为，第二金属线21和第一金属线11不重合，并且第二金属线21不位于相邻两个第一金属线11的正中间位置，而是位于正中间偏左或偏右一段距离的位置处；在每个第二金属线上还设置有通孔3。更进一步的，若干第一金属线11均为长方体结构，且其之间互相平行设置；若干第二金属线21也均为长方体结构，若干第二金属线21之间也为相互平行设置；若干第一金属线11和若干第二金属线21之间也为相互平行设置。在本实施例中为了便于描述，规定以正中间位置为零点，向左偏取负值，向右偏取正值。图2A 2F是本发明实施例中的测试模块在不同偏移量下的俯视结构示意图；在图2A所绘示的测试模块中，第二金属线位于+5nm位置处，其表明第二金属线位于相邻两个第一金属线的正中间位置偏右5nm处；同样的，图2B所绘示的测试模块中，第二金属线位于相邻两个第一金属线的正中间位置偏右20nm处；图2C所绘示的测试模块中，第二金属线位于相邻两个第一金属线的正中间位置偏右80纳米处；图2D所绘示的测试模块中，第二金属线位于相邻两个第一金属线的正中间位置偏左5nm处；图2E所绘示的测试模块中，第二金属线位于相邻两个第一金属线的正中间位置偏左20nm处；图2F所绘示的测试模块中，第二金属线位于相邻两个第一金属线的正中间位置偏左80nm处。这样的测试模块的结构设计打破了原先的设计规范，将测试模块中的第二金属线和第一金属线之间设置一个上述偏移量，通过对处于上述不同偏移量位置处的测试模块的电流值，能够确定相关制程中的叠层偏差的安全区间，从而在进行大规模量产时，所制造的器件在该叠层偏差的安全区间内不会产生短路。在半导体器件的制造过程中，每个制程中对电流都会有一个要求，在制程开始之前会确定一个电流的预设值，该预设值为根据制程的工艺需求所确定的经验值，在该预设值以内的为正常，在该预设值以外的为非正常，即小于该预设值的电流值为安全，大于该预设值的电流值为不安全。在本实施例中，假设该制程在正常良率情况下的安全电流为
1.00E-10A。图3是本发明实施例中的测试模块的测试数据示意图，如图3所示，图中的纵坐标表示的是测试模块的电流值，而横坐标表示的是测试模块的偏移量。通过测试在不同偏移量下的测试模块的电流值，进行统计，绘制成上述的图3中所示的折线图，从图中可知，当测试模块的偏移量在在_20nm以及+20nm时，对测试模块所测得的电流值为1.00E-10A,表面在该偏移量下的测试模块的测试电流恰好符合该制程的预设值，同时通过图3可知，当测试模块的偏移量在_20nm +20nm之间时，其测得的电流值均小于预设值1.00E-10A,那么可以确定该对于该制程来讲，其叠层偏差量(overlay)的安全区间即为[-20，+20];当制程中因为某些因素(比如制程的相关参数的变化等)导致其处于不正常良率状态时，其电流的预设值也会发生相应的变化，如图所示，本实施例中的不正常良率状态下的电流的预设值为1.00E-11A，此时制程的叠层偏差量(overlay)的安全区间发生了变化，从图中可知，当测试模块的偏移量为_5nm和+5nm时，该测试模块所测得的电流值恰好为1.00E-11A，即当前制程的预设值，同时，当测试模块的偏移量位于_5nm +5nm之间时，对该测试模块所测得的电流小于1.00E-11A,而当测试模块的偏移量位于_5nm +5nm之外时,对该测试模块所测得的电流大于1.00E-11A，因此，可以确定，此时，对于处于非正常良率下的该制程来讲，其叠层偏差量(overlay)的安全区间为[_5，+5]。通过对比正常良率情况下的安全区间和非正常情况下的安全区间，可发现，正常情况下的安全区间的范围相较于非正常情况下的安全区间的范围更大。在安全区间下能够保证在半导体器件大规模量产时，其上层金属和下层金属之间为断开(open)，即不 发生短路(short)的情况，从而保证了器件良率的稳定性。对于上述的安全区间的设定，还可设置一定范围内的spec，从而使得安全区间的范围存在一个缓冲区间。另外，可设置警报系统，当实际情况不满足该安全区间及缓冲区间的设置时，可发出警报，以提醒技术人员及时作出相应的反应。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
权利要求
1.一种测试模块，应用于监控制程的稳定性，其特征在于，所述测试模块包括: 一衬底，所述衬底的上设置有第一测试层和第二测试层，且所述第一测试层覆盖所述衬底的上表面，所述第二测试层覆盖所述第一测试层的上表面； 所述第一测试层包括多个第一金属线，且相邻的两个第一金属线之间设置有绝缘块；所述第二测试层包括多个第二金属线，且每个所述第二金属线均位于一所述绝缘块的上表面，且第二金属线不与所述第一金属线连接； 其中，每个所述第二金属线与与其相邻的两个第一金属线之间的距离不相等。
2.如权利要求1所述的测试模块，其特征在于，所述第一测试层还包括第一金属连接线，所述第一金属线通过所述第一金属连接线连接；所述第二测试层还包括第二金属连接线，所述第二金属线通过所述第二金属连接线连接。
3.如权利要求1所述的测试模块，其特征在于，每个所述第一金属线均为长方体结构；每个所述第二金属线均为长方体结构。
4.如权利要求1所述的测试模块，其特征在于，多个所述第一金属线之间相互平行；多个所述第二金属线之间互相平行。
5.如权利要求4所述的测试模块，其特征在于，多个所述第一金属线与多个所述第二金属线之间相互平行。
6.如权利要求1所述的测试模块，其特征在于，每个所述第二金属线上均设置有通孔。
7.如权利要求6所述的测试模块，其特征在于，所述通孔为多个，且位于同一所述第二金属线上的多个所述通孔以相同的间隔依次分布于所述第二金属线上。
8.—种监控制程稳定性的方法，其特征在于，采用如权利要求1-7中任意一项所述的测试模块进行制程稳定性的监控工艺，所述方法包括: 提供一制程中的测试模块的测试电流的预设值； 提供多个所述测试模块，每个所述测试模块的第一金属线和第二金属线之间均存在一个偏移量，且每个所述测试模块的偏移量均不相等； 获取每个所述测试模块的测试电流值； 将每个所述测试电流值与所述预设值进行对比分析后，获取所述制程的叠层安全区间。
9.如权利要求8所述的监控制程稳定性的方法，其特征在于，所述对比分析包括: 在获取的每个所述测试模块的测试电流值中，选定小于所述预设值且最接近于所述预设值的测试电流所对应的所述测试模块； 将该测试模块的偏移量确定为所述制程的叠层安全区间的最大值。
10.如权利要求8所述的监控制程稳定性的方法，其特征在于，所述预设值为根据具体工艺需求所预先确定的一个参照值。
11.如权利要求8所述的监控制程稳定性的方法，其特征在于，获取的所述测试电流值中，包括大于所述预设值的测试电流值和小于所述预设值的测试电流值。
12.如权利要求8所述的监控制程稳定性的方法，其特征在于，在每个所述测试模块中，每相邻两个所述第一金属线之间均存在一个中间位置，所述中间位置为该两个第一金属线之间距离的二分之一位置； 所述第二金属线所在的位置与所述中间位置之间的距离构成所述偏移量。
全文摘要
本发明涉及一种监控制程稳定性的测试模块和方法，测试模块包括一衬底、若干第一金属线和若干第二金属线，相邻的两第一金属线之间设置有绝缘块；每个第二金属线均位于一绝缘块的上表面，且第二金属线不与第一金属线连接；其中，第二金属线与其相邻的第一金属线之间的距离不相等。方法包括提供一制程中的测试模块的测试电流的预设值；提供多个测试模块，其中，每个测试模块的第一金属线和第二金属线之间均存在一个偏移量，且每个测试模块的偏移量均不相等；获取每个测试模块的测试电流；将每个测试电流与预设值进行比较；找出小于预设值且最接近于预设值的测试电流所对应的测试模块；将该测试模块的偏移量确定为制程的叠层安全区间的最大值。
文档编号H01L21/66GK103247550SQ20131016599
公开日2013年8月14日 申请日期2013年5月7日 优先权日2013年5月7日
发明者周羽宇 申请人:上海华力微电子有限公司