专利名称：提高高压器件浅沟槽隔离性能的方法
技术领域：
本发明一般涉及半导体集成电路制造工艺，更确切的说，涉及一种提高高压器件浅沟槽隔离性能的方法。
背景技术：
近年来，移动电话、数码相机等可携式电子产品的液晶显示器被大量使用。大尺寸显示器和大屏幕电视机越来越多采用发光二极管，可以在亮度、对比度和功耗方面获得比传统的CRT (Cathode Ray Tube，阴极射线管)显示器和液晶显示器更加优秀的性能表现。随着 CMOS 工艺的进步和发展，HV CMOS (High Voltage Complementary Metal OxideSemiconductor,高电压互补金属氧化物半导体)在高压应用中越来越广泛,最主要的应用包括作为 LCD (Liquid Crystal Display,液晶显不器)/LED (Light Emitting Diode,发光二极管Mrive (驱动)和功率器件的控制电路。随着IXD/LED产业的快速发展，相应驱动器件的需求与要求也相应增加。要求更快的反应速度，更高的耐压性能和可靠性能，更低的漏电和消耗功率。HV CMOS由于工作电压较高(一般为20-600V)，对器件的耐压性能要求也高，故漏电流较低压逻辑器件要大。而对于用于LCD/LED drive的高压芯片是一个非常复杂的体系，为了能实现其驱动性能，通常包括多个模块:高压器件区，低压逻辑区，嵌入式记忆存储区，甚至还包括中压功能区和模拟电路区块。目前采用的制造技术中，众多模块是在同一套光罩组及制造流程中实现的。这种同时制造的方法有工艺简单、成本较低的优点。但事实上，各个模块由于功能的差异，对性能的要求也是存在较大差异的。例如高压器件区域的工作电压大(一般在20-300V)，所以要求具有较高的耐压性能和较好的电学隔离性能，而静态存储器区域的工作电压一般在1-3伏特左右，其功能要求该区域的器件具有快速、低漏电和高数据稳定性等特点。特别是在器件隔离中，在0.35um工艺及更先进的技术节点中，器件的隔离都采用STI (浅沟槽隔离)。如图1所示，现有技术中由于高压器件区HV与低压逻辑区的浅沟槽是同时形成的， 故高压器件区HV的浅沟槽STIl的深度与低压逻辑区的浅沟槽STI2深度相同。由于高压区的工作电压较高，但是深度还是和低压逻辑区的浅沟槽的深度相同，进而造成高压器件区就有较高的漏电，影响器件性能。为解决这种矛盾，有的设计者在HV CMOS的工艺设计中借鉴LDMOS(LaterallyDiffused Metal Oxide Semiconductor,横向扩散金属氧化物半导体)结构。虽然这种设计模型可以减小漏电、提高耐压，但由于附加的扩散区面积较大，使得这种LDMOS的高压结构相较于普通高压器件结构面积大的多，因而十分浪费宝贵的芯片面积，降低了芯片的集成度。在现有技术中还有一种解决办法是，将整个芯片的STI深度加大到高压器件所需要的深度。这样低压区也具有高压区较深的浅沟槽隔离深度，进而使得低压逻辑区的隔离性能也有所提高。但由于制造工艺的局限，过深的刻蚀深度要求会给刻蚀工艺带来严重挑战。较深的刻蚀深度，也要求更高的刻蚀阻挡层和光阻，又给光刻工艺提出了难题。较深的沟槽，其介质薄膜的填充难度也大大增加。因此，整体加大芯片的浅沟槽隔离深度，不但加大了制造工艺的难度，降低了芯片的可制造性；同时也会使制造成本大大增加，制造复杂度增大，生产速度降低。所以，该解决方式同样存在局限性。中国专利(公开号:CN102496573A)公开了一种沟槽绝缘栅型双极晶体管的利记博彩app，包括以下步骤::提供衬底，分为有源区和终端结构区域；在终端结构区域开出保护环的窗口 ；通过离子注入和扩散工艺在衬底中形成器件保护环；在衬底表面形成场氧，完成有源区定义；在衬底和场氧表面形成沟槽硬掩模层和光刻胶层，并对光刻胶层作图形化；刻蚀沟槽硬掩模层，露出衬底；在衬底表面淀积侧壁保护层并回刻，在沟槽硬掩模层的两侧侧壁处形成保护侧墙，在衬底表面生长热氧化层；以沟槽硬掩模层和保护侧墙为硬掩模，依次刻蚀热氧化层和衬底，在衬底中形成沟槽，热氧化层在沟槽顶部边缘伸入保护侧墙与衬底之间，形成鸟嘴。但是该发明最终形成的沟槽深度相同，由于不同区域的沟槽深度相同，容易造成某个区域漏电现象较严重，同时如果整体加深沟槽的深度，同时也会提高生产成本，同时对器件性能也会造成一定影响。因此，如何能够在不对现有工艺设定改变较大的前提下，实现高压器件区及低压逻辑区的浅沟槽隔离深度的差异化制造，是一个非常有意义的问题。
发明内容
本发明根据现有技术的不足提供了一种提高高压器件浅沟槽隔离性能的半导体结构及制备方法，通过采用两次光刻工艺与蚀刻工艺，在半导体器件的高压器件区和低压逻辑区形成两个深度不同的浅沟槽隔离区，且高压器件区的浅沟槽隔离区深度大于低压逻辑区的浅沟槽隔离区深 度，进而减缓了高压器件漏电高的问题，提高了高压器件的耐压能力，进而提高HV器件浅沟槽隔离性能。为了实现以上技术方案，本发明采用的技术方案为:一种提高高压结构浅沟槽隔离性能的方法，其中，包括以下步骤:步骤S1、提供一具有硅衬底的半导体结构，所述半导体结构包括高压器件区及低压逻辑区，所述衬底的上表面自下而上顺序依次生长有一衬垫氧化层和一氮化硅层；步骤S2、采用光刻、刻蚀工艺，于所述半导体结构的高压器件区内制备第一沟槽，并形成氮化硅保留层；步骤S3、制备第二抗反射层充满所述第一沟槽且覆盖所述氮化硅保留层的上表面；步骤S4、回蚀所述第二抗反射层至所述氮化硅保留层的上表面，形成位于所述第一沟槽内的第二抗反射保留层，并继续光刻、刻蚀工艺，于所述低压逻辑区内制备第二沟槽；其中，所述第一沟槽的深度大于所述第二沟槽的深度。上述的一种提高高压结构浅沟槽隔离性能的方法，其中，所述步骤S2包括以下步骤:I)于所述氮化硅层的上表面生长第一抗反射层后，旋涂光刻胶覆盖该第一抗反射层的上表面；
2)曝光、显影后，去除多余的光刻胶，形成具有第一沟槽图案的光阻，并以该光阻为掩膜，依次刻蚀所述第一抗反射层、所述氮化硅层至所述衬垫氧化层的上表面，去除所述光阻和剩余的第一抗反射层后，形成具有第一沟槽图案的氮化硅保留层；3)以所述氮化硅保留层为掩膜刻蚀所述衬垫氧化层至所述衬底内，形成所述第一沟槽。上述的一种提高高压结构浅沟槽隔离性能的方法，其中，所述步骤S4包括以下步骤:I)回蚀所述第二抗反射层至所述氮化硅保留层的上表面，并于所述第一沟槽内形成第二抗反射保留层；2)旋涂光刻胶覆盖所述氮化硅保留层的上表面并同时充满所述第一沟槽未被所述第二抗反射保留层填充的部分，曝光、显影后，去除多余的光刻胶，形成具有第二沟槽图案的光阻，并以该光阻为掩膜，刻蚀剩余的衬垫氧化层和衬底，形成第二沟槽。上述的一种提高高压结构浅沟槽隔离性能的方法，其中，采用等离子刻蚀衬底及剩余衬底形成所述第一沟槽及第二沟槽。上述的一种提高高压结构浅沟槽隔离性能的方法，其中，通过控制所述等离子刻蚀条件进而控制所述第一沟槽及第二沟槽的深度，以满足不同的工艺需求。上述的一种提高高压结构浅沟槽隔离性能的方法，其中，所述第二抗反射层剩余结构的上表面位于剩余氧化层的下表面。上述的一种提高高压结构浅沟槽隔离性能的方法，其中，所述步骤SI中硅衬底材质单晶娃。 上述的一种提高高压结构浅沟槽隔离性能的方法，其中，所述步骤SI中衬垫氧化
层为氧化硅层。上述的一种提高高压结构浅沟槽隔离性能的方法，所述第一抗反射涂层与所述第二抗反射涂层的材质是不同的。由于本发明采用了以上技术方案，可以简单有效在半导体结构的高压器件区和低压逻辑器件区制造浅沟槽隔离结构，进而在不同区域形成两种不同深度的STI结构，同时由于本发明制备出的半导体结构高压器件区的STI深度要大于低压逻辑器件区的STI深度，减缓了高压器件漏电高的问题，提高了高压器件的耐压能力，进而提高HV器件浅沟槽隔离性能，提升了生产工艺及产品的整体性能。
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、夕卜形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。图1为现有技术中在高压器件区和低压逻辑区制备的浅沟槽隔离结构的示意图；图2-13为本发明一种提高高压结构浅沟槽隔离性能的方法的流程图。
具体实施例方式下面结合附图对本发明的具体实施方式
作进一步的说明:
本发明的提供的一种提高高压结构浅沟槽隔离性能的方法具体包括以下步骤:步骤S1、提供一具有硅衬底100的半导体结构，如图2所示:该半导体结构包括高压器件区HV及低压逻辑区LG，硅衬底100的上表面自下而上依次生长有衬垫氧化层101及氮化硅层102，在本发明的实施例中，硅衬底100材质为单晶硅，衬垫氧化层101材质为氧化硅。步骤S2、于氮化娃层102的上表面生长一第一抗反射层103,然后在第一抗反射层103的上表面再涂覆一层光刻胶104，该步骤完成后形成图3所示结构。步骤S3、进行曝光、显影工艺，去除多余的光刻胶104，形成具有第一沟槽图案108的光阻104'，第一沟槽图案108位于所述半导体结构的高压器件区HV，该步骤完成后形成图4所示结构；步骤S4、利用第一沟槽图案108刻蚀第一抗反射层103及氮化娃层102,于氮化娃层102形成一开口 108'，该步骤完成后形成图5所示结构。步骤S5、采用湿法刻蚀工艺去除光阻104'和第一抗反射层剩余结构103'。步骤S6、利用氮化硅保留层102'的开口 108'刻蚀衬垫氧化层101至衬底100内形成第一沟槽110。在本发明的实施例中，采用等离子刻蚀衬垫氧化层101及衬底100，该步骤完成后形成图6所示结构。步骤S7、生长第二抗反射层105以覆盖氮化硅保留层102'的上表面同时填充所述第一沟槽110，该步骤完成后形成图7所示结构。步骤S8、移除氮化硅保留层102'上表面的第二抗反射层105同时部分去除第一沟槽110内填充的第二抗反射层105，于第一沟槽110内形成第二抗反射保留层105 ^，该第二抗反射保留层105'的上表面略低于衬垫氧化层101'的高度且远高于第一沟槽110的底部，该步骤完成后形成图8所示结构。步骤S9、于氮化硅保留层102'的上表面涂覆一层光刻胶106并同时填充第一沟槽110未被第二抗反射保留层105'填充的剩余部分，该步骤完成后形成图9所示结构。步骤S10、进行曝光、显影工艺，去除多余的光刻胶106，形成具有第二沟槽图案109的光阻106'，该第二沟槽图案109位于所述半导体结构的低压逻辑区域LG，该步骤完成后形成图10所示结构。步骤S11、利用第二沟槽图案109刻蚀氮化硅保留层102'，于剩余氮化硅层102"形成一缺口 IOV，该步骤完成后形成图11所示结构。步骤S12、使用湿法刻蚀去除光阻106'，该步骤完成后形成图12所示结构。步骤S13、利用缺口 IOV进行等离子刻蚀工艺刻蚀剩余衬垫氧化层10Γ及剩余衬底100'形成第二沟槽120，然后使用湿法刻蚀去除第一沟槽110内的第二抗反射涂保留层105'。该步骤全部完成后形成图13所示结构，如图所示，在半导体结构的高压器件区形成有浅沟槽隔离结构110 (即第一沟槽110)，在低压逻辑区形成有浅沟槽隔离结构120 (BP第二沟槽120)，高压器件区形成浅沟槽隔离结构110的深度Hl >低压逻辑区形成的浅沟槽隔离结构120的深度H2，进而减缓了高压器件漏电高的问题，提高了高压器件的耐压能力，进而提高HV器件浅沟槽隔离性能。同时本发明由于预先在第一沟槽110内形成有第二抗反射涂保留层105'，在使用等离子刻蚀形成第二沟槽120时该第二 抗反射涂保留层105'，避免在使用等离子刻蚀形成第二沟槽120时对第一沟槽110造成的损伤，很好的保护了第一沟槽110。同时在本发明的实施例中，第二抗反射层材105采用了与第一抗反射层103不同的材质，第一抗反射层103是为了更好的进行曝光显影工艺以保证第一沟槽图案108的完整，而第二抗反射层材105是为了进行等离子刻蚀形成第二沟槽120时保护第一沟槽110免受损伤，故两次制备的抗反射涂层材料并不相同。步骤S14、进行后续的浅沟槽填充工艺及化学机械研磨工艺，由于该步骤技术方案为本领域技术人员所公知技术方案，在此本发明不再赘述。综上所述，由于采用本发明提供的提高高压器件浅沟槽隔离性能的方法，可以简单有效在半导体结构的高压器件区和低压逻辑器件区制造浅沟槽隔离结构，进而在不同区域形成两种不同深度的STI结构，同时由于本发明制备出的半导体结构高压器件区的STI深度要大于低压逻辑器件区的STI深度，减缓了高压器件漏电高的问题，提高了高压器件的耐压能力，进而提高HV器件浅沟槽隔离性能，提升了生产工艺及产品的整体性能。本领域技术人员应 该理解，本领域技术人员结合现有技术以及上述实施例可以实现所述变化例，在此不予赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种提高高压结构浅沟槽隔离性能的方法，其特征在于，包括以下步骤: 步骤S1、提供一具有硅衬底的半导体结构，所述半导体结构包括高压器件区及低压逻辑区，所述衬底的上表面自下而上顺序依次生长有一衬垫氧化层和一氮化硅层； 步骤S2、采用光刻、刻蚀工艺，于所述半导体结构的高压器件区内制备第一沟槽，并形成氮化硅保留层； 步骤S3、制备第二抗反射层充满所述第一沟槽且覆盖所述氮化硅保留层的上表面； 步骤S4、回蚀所述第二抗反射层至所述氮化硅保留层的上表面，形成位于所述第一沟槽内的第二抗反射保留层，并继续光刻、刻蚀工艺，于所述低压逻辑区内制备第二沟槽； 其中，所述第一沟槽的深度大于所述第二沟槽的深度。
2.根据权利要求1所述的一种提高高压结构浅沟槽隔离性能的方法，其特征在于，所述步骤S2包括以下步骤: O于所述氮化娃层的上表面生长第一抗反射层后，旋涂光刻胶覆盖该第一抗反射层的上表面； 2)曝光、显影后，去除多余的光刻胶，形成具有第一沟槽图案的光阻，并以该光阻为掩膜，依次刻蚀所述第一抗反射层、所述氮化硅层至所述衬垫氧化层的上表面，去除所述光阻和剩余的第一抗反射层后，形成具有第一沟槽图案的氮化硅保留层； 3)以所述氮化硅保留层为掩膜刻蚀所述衬垫氧化层至所述衬底内，形成所述第一沟槽。
3.根据权利要求1所述的一种提高高压结构浅沟槽隔离性能的方法，其特征在于，所述步骤S4包括以下步骤: 1)回蚀所述第二抗反射层至所述氮化硅保留层的上表面，并于所述第一沟槽内形成第二抗反射保留层； 2)旋涂光刻胶覆盖所述氮化硅保留层的上表面并同时充满所述第一沟槽未被所述第二抗反射保留层填充的部分，曝光、显影后，去除多余的光刻胶，形成具有第二沟槽图案的光阻，并以该光阻为掩膜，刻蚀剩余的衬垫氧化层和衬底，形成第二沟槽。
4.根据权利要求2或3所述的一种提高高压结构浅沟槽隔离性能的方法，其特征在于，采用等离子刻蚀衬底及剩余衬底形成所述第一沟槽及第二沟槽。
5.根据权利要求6所述的一种提高高压结构浅沟槽隔离性能的方法，其特征在于，通过控制所述等离子刻蚀条件进而控制所述第一沟槽及第二沟槽的深度，以满足不同的工艺需求。
6.根据权利要求1所述的一种提高高压结构浅沟槽隔离性能的方法，其特征在于，所述第二抗反射层剩余结构的上表面位于剩余氧化层的下表面。
7.根据权利要求1所述的一种提高高压结构浅沟槽隔离性能的方法，其特征在于，所述步骤SI中娃衬底材质单晶娃。
8.根据权利要求1所述的一种提高高压结构浅沟槽隔离性能的方法，其特征在于，所述步骤SI中衬垫氧化层为氧化硅层。
9.根据权利要求1所述的一种提高高压结构浅沟槽隔离性能的方法，所述第一抗反射涂层与所述第二抗反射涂层的材质是不同的。
全文摘要
本发明一般涉及半导体集成电路制造工艺，更确切的说，涉及一种提高高压器件浅沟槽隔离性能的方法，本发明通过采用两次光刻工艺与蚀刻工艺，在半导体器件的高压器件区和低压逻辑区形成两个深度不同的浅沟槽隔离区，且高压器件区的浅沟槽隔离区深度大于低压逻辑区的浅沟槽隔离区深度，进而减缓了高压器件区漏电高的问题，提高了高压器件的耐压能力和HV器件浅沟槽隔离性能，进而提高了产品的整体性能。
文档编号H01L21/762GK103227144SQ201310165188
公开日2013年7月31日 申请日期2013年5月7日 优先权日2013年5月7日
发明者范洋洋, 孙昌, 王艳生 申请人:上海华力微电子有限公司