芯片测试结构及其测试方法
【专利摘要】本发明揭示了一种芯片测试结构，用于测试芯片裂开的原因，包括：平行且相互绝缘的第一测试金属线以及第二测试金属线；所述第一测试金属线与第二测试金属线为同一层金属制成；所述第一测试金属线与第二测试金属线均具有始端垫片以及终端垫片，并各自围绕芯片的保护环构成非封闭的环状，且所述第一测试金属线位于所述第二测试金属线的外侧。本发明还提供该芯片测试结构的测试方法，本发明的芯片测试结构，能准确评估封装后的芯片裂开是前道制造的过程中形成的，还是后道制造的过程中形成的。
【专利说明】芯片测试结构及其测试方法
【技术领域】
[0001] 本发明涉及半导体制造业中的可靠性（Reliability)领域，特别是涉及一种芯片 测试结构及其测试方法。
【背景技术】
[0002] 在半导体制造领域，为了对制造工艺进行监控，保证半导体器件的可靠性，通常的 做法是在器件中形成测试结构（testkey)，用于一些关键参数的测试。
[0003] 半导体芯片的制备过程分为前道制造过程和后道封装过程，其中，前道制造过程 为：在一片空白的晶圆（wafer)上制备出多个具有重复结构的芯片（chip)，每个芯片内的 器件结构周围通过保护环（seal ring)进行保护，保护环是一种保护、钝化层结构，保护环 外具有划片槽（scrible line);后道封装过程为：沿预定的划片槽将晶圆进行切割，形成 多个分立芯片，然后再对分立的芯片进行封装。然而，在封装过程中，需要对芯片上的垫片 (pad)进行焊接（bounding),在焊接的过程中，芯片受到应力的作用，芯片中的介质层会形 成裂痕，在芯片的边缘会出现芯片裂开（chip crack)，形成图la和图lb所示的缺陷，从而 造成芯片的性能不佳。
[0004] 然而，在实际的半导体芯片的制备过程中，前道制造的过程中同样会形成芯片裂 开。但是，现有技术的芯片测试结构和芯片测试方法，只能检测出芯片的边缘是否出现芯片 裂开，不能区分芯片裂开是前道制造的过程中形成的，还是后道制造的过程中形成的。
【发明内容】
[0005] 本发明的目的在于，提供一种芯片测试结构及其测试方法，能准确评估封装后的 芯片裂开是前道制造的过程中形成的，还是后道制造的过程中形成的。
[0006] 为解决上述技术问题，本发明提供一种芯片测试结构，用于测试芯片裂开的原因， 包括：平行且相互绝缘的第一测试金属线以及第二测试金属线；所述第一测试金属线与第 二测试金属线为同一层金属制成；所述第一测试金属线与第二测试金属线均具有始端垫片 以及终端垫片，并各自围绕芯片的保护环构成非封闭的环状，且所述第一测试金属线位于 所述第二测试金属线的外侧。
[0007] 进一步的，在所述芯片测试结构中，所述第一测试金属线与第二测试金属线之间 的间距为2微米?8微米。
[0008] 进一步的，在所述芯片测试结构中，所述芯片测试结构还包括至少一与所述第一 测试金属线电连接的第一焊垫，以及至少一与所述第二测试金属线电连接的第二焊垫。
[0009] 进一步的，在所述芯片测试结构中，所述第一测试金属线以及第二测试金属线上 均定义有检测点，所述检测点将第一测试金属线以及第二测试金属线分成若干检测段；所 述至少一第一焊垫分别与第一测试金属线上的检测点连接，所述至少一第二焊垫分别与第 二测试金属线上的检测点连接。
[0010] 进一步的，在所述芯片测试结构中，所述第一测试金属线上的检测点的数量与所 述第二测试金属线上的检测点的数量相等。
[0011] 进一步的，在所述芯片测试结构中，所述第一测试金属线上的各检测段长度相等， 所述第二测试金属线上的各检测段长度相等。
[0012] 进一步的，在所述芯片测试结构中，所述第一测试金属线与所述保护环之间的间 距为2微米?8微米。
[0013] 进一步的，在所述芯片测试结构中，所述第一测试金属线和第二测试金属线为所 述芯片的互连层中的任一金属层。
[0014] 根据本发明的另一面，本发明还提供一种采用所述芯片测试结构的芯片测试方 法，包括：
[0015] 检测所述第一测试金属线的断路情况；
[0016] 检测所述第二测试金属线的断路情况；
[0017] 根据所述第一测试金属线和第二测试金属线的断路情况，判断芯片裂开的原因， 如果仅有所述第二测试金属线上存在断路，则芯片裂开是由后道封装时造成的；如果仅有 所述第一测试金属线上存在断路，或所述第一测试金属线和第二测试金属线上均存在断 路，则芯片裂开是由前道制造时造成的。
[0018] 进一步的，在所述芯片测试方法中，包括：
[0019] 在所述第一测试金属线的始端垫片上加电压，测量所述第一测试金属线的终端垫 片的电流，以检测所述第一测试金属线的断路情况；
[0020] 在所述第二测试金属线的始端垫片上加电压，测量所述第一测试金属线的终端垫 片的电流，以检测所述第二测试金属线的断路情况。
[0021] 进一步的，在所述芯片测试方法中，所述芯片测试结构还包括至少一与所述第一 测试金属线电连接的第一焊垫，以及至少一与所述第二测试金属线电连接的第二焊垫，所 述第一测试金属线以及第二测试金属线上均定义有检测点，所述检测点将第一测试金属线 以及第二测试金属线分成若干检测段；所述各第一焊垫分别与第一测试金属线上的检测点 连接，各第二焊垫分别与第二测试金属线上的检测点连接，所述芯片测试方法还包括：
[0022] 如果仅有所述第二测试金属线上存在断路，检测所述第二测试金属线的各检测段 的断路情况，以确定具体的裂开位置；
[0023] 如果仅有所述第一测试金属线上存在断路，检测所述第二测试金属线的各检测段 的断路情况，以确定具体的裂开位置；
[0024] 如果所述第一测试金属线和第二测试金属线上均存在断路，检测所述第一测试金 属线和第二测试金属线的各检测段的断路情况，以确定具体的裂开位置。
[0025] 与现有技术相比，本发明提供的芯片测试结构及其测试方法具有以下优点：
[0026] 1、本发明提供的芯片测试结构及其测试方法，该芯片测试结构具有平行且相互绝 缘的第一测试金属线以及第二测试金属线，两者均具有始端垫片以及终端垫片，并各自围 绕芯片的保护环构成非封闭的环状，且所述第一测试金属线位于所述第二测试金属线的外 侦牝与现有技术相比，本发明的芯片测试结构根据不同原因造成的芯片裂开的位置不同，进 行判断，如果仅有所述第二测试金属线上存在断路，则芯片裂开是由后道封装时造成的；如 果仅有所述第一测试金属线上存在断路，或所述第一测试金属线和第二测试金属线上均存 在断路，则芯片裂开是由前道制造时造成的，该方法简单、准确，能准确评估封装后的芯片 裂开的原因。
[0027] 2、本发明提供的芯片测试结构及其测试方法，该芯片测试结构还包括至少一与所 述第一测试金属线电连接的第一焊垫，以及至少一与所述第二测试金属线电连接的第二焊 垫，当所述第一测试金属线或第二测试金属线存在断路情况时，可以通过检测各第一焊垫 与所述第一测试金属线的始端垫片之间是否存在断路，或检测各第二焊垫与所述第二测试 金属线的始端垫片之间是否存在断路，以确定具体的裂开位置，从而进一步地方便分析芯 片裂开的原因。
【专利附图】
【附图说明】
[0028] 图la-图lb为现有技术中的芯片裂开的扫面电子显微镜照片；
[0029] 图2为本发明一实施例中芯片测试结构的示意图；
[0030] 图3为本发明一实施例中芯片测试方法的流程图；
[0031] 图4为本发明又一实施例中芯片测试结构的示意图。
【具体实施方式】
[0032] 现有技术的芯片测试结构和芯片测试方法，只能检测出芯片的边缘是否出现芯片 裂开，不能区分芯片裂开是前道制造的过程中形成的，还是后道制造的过程中形成的。发明 人经过对现有技术中芯片结构的深入研究发现，由于芯片上的垫片位于所述芯片的中心位 置区域，所以在封装过程中，对芯片上的垫片进行焊接而形成的芯片裂开是从所述芯片的 垫片向外蔓延开裂形成的。发明人进一步研究发现，在前道制造的过程中芯片裂开的形成 往往是由于制造工艺的问题，而制造工艺的问题往往会反应在整个芯片上。所以，在封装过 程中形成的芯片裂开的位置范围比在前道制造的过程中芯片裂开的位置范围小，且一般仅 集中在更靠近所述芯片的中心位置区域。
[0033] 有鉴于上述的研究，本发明提出一种可以能准确评估封装后的芯片裂开原因的芯 片测试结构，所述芯片测试结构具有更靠近所述芯片边缘的所述第一测试金属线以及更靠 近芯片中心区域的所述第二测试金属线，根据所述第一测试金属线和第二测试金属线的断 路情况，可以方便、准确地判断芯片裂开的原因。
[0034] 下面将结合示意图对本发明的芯片测试结构及其测试方法进行更详细的描述，其 中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而 仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知 道，而并不作为对本发明的限制。
[0035] 为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能 和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开 发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的 限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费 时间的，但是对于本领域技术人员来说仅仅是常规工作。
[0036] 在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要 求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非 精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0037] 本发明的核心思想在于，提供一种芯片测试结构及其测试方法，该芯片测试结构 具有平行且相互绝缘的第一测试金属线以及第二测试金属线，并各自围绕芯片的保护环构 成非封闭的环状，且所述第一测试金属线位于所述第二测试金属线的外侧，本发明的芯片 测试结构根据不同原因造成的芯片裂开的位置不同，进行判断，该方法简单、准确，能准确 评估封装后的芯片裂开的原因。
[0038] 结合上述核心思想，本发明提供一种芯片测试结构，用于测试芯片裂开的原因，包 括：平行且相互绝缘的第一测试金属线以及第二测试金属线；所述第一测试金属线与第二 测试金属线为同一层金属；两者均具有始端垫片以及终端垫片，并各自围绕芯片的保护环 构成非封闭的环状，且所述第一测试金属线位于所述第二测试金属线的外侧。
[0039] 结合上述芯片测试结构，本发明还提供了一种测试方法，包括以下步骤：
[0040] 步骤S01，检测所述第一测试金属线的断路情况；
[0041] 步骤S02,检测所述第二测试金属线的断路情况；
[0042] 步骤S03,根据所述第一测试金属线和第二测试金属线的断路情况，判断芯片裂开 的原因。
[0043] 以下结合图2和图3来具体说明本发明的芯片测试结构及其测试方法，图2为本 发明一实施例中芯片测试结构的示意图，图3为本发明一实施例中芯片测试方法的流程 图。
[0044] 如图2所示，所述芯片测试结构包括平行且相互绝缘的第一测试金属线120以及 第二测试金属线130,其中，所述第一测试金属线120与第二测试金属线130为同一层金属， 从而避免不同层金属造成的误差。并且，所述第一测试金属线120与第二测试金属线130 各自均具有始端垫片以及终端垫片，所述第一测试金属线120具有始端垫片121和终端垫 片122,所述第二测试金属线130具有始端垫片131和终端垫片132。所述第一测试金属线 120与第二测试金属线130并各自围绕芯片100的保护环110构成非封闭的环状，在本实施 例中，所述保护环110为方形，所以，非封闭的环状为方形环。所述第一测试金属线120位 于所述第二测试金属线130的外侧，所述第一测试金属线120更靠近所述保护环110,所述 第二测试金属线130更靠近所述芯片100中心的焊接垫片区域（焊接垫片在图中未具体示 出，此为本领域的常规技术）。由于封装过程中形成的芯片裂开的位置范围比在前道制造的 过程中芯片裂开的位置范围小，且一般仅集中在更靠近所述芯片的中心位置区域，所以，可 以根据所述第一测试金属线120和第二测试金属线130的断路情况，判断芯片裂开的位置， 从而判断芯片裂开的原因。
[0045] 在本实施例中，所述第一测试金属线120与第二测试金属线130之间的间距L不 宜过大，间距L过大时，不容易对测试结构进行控制，间距L也不宜过小，间距L过小时，所 述第一测试金属线120与第二测试金属线130会同时短路，造成无法区分芯片裂开的位置。 较佳的，所述第一测试金属线120与第二测试金属线130之间的间距L为2微米?8微米， 优选3微米、4微米、5微米、6微米，可以很好地控制测试的准确性。但所述第一测试金属线 120与第二测试金属线130之间的间距L并不限于2微米?8微米，间距L的具体大小由芯 片100的器件结构以及尺寸的大小来决定。例如，当芯片100的尺寸很大时，如芯片100的 尺寸为1分米时，间距L可以设置为10微米。
[0046] 另外，在本实施例中，所述芯片测试结构还包括一与所述第一测试金属线120电 连接的第一焊垫123,以及一与所述第二测试金属线130电连接的第二焊垫133。所述第一 测试金属线120上定义有检测点a，所述第二测试金属线130上定义有检测点b，所述检测 点a将第一测试金属线120分成两个检测段，所述检测点b将第二测试金属线130分成两个 检测段。与所述第一测试金属线120电连接的第一焊垫123与第一测试金属线120上的检 测点a连接，与所述第二测试金属线130电连接的第二焊垫133与第二测试金属线130上 的检测点b连接。其中，第一焊垫123与检测点a之间可以通过与第一测试金属线120同 层的金属线连接，第二焊垫133与检测点b之间可以通过与第一测试金属线120不同层的 金属线连接，此为本领域的公知常识，在此不作赘述。当所述第一测试金属线120存在断路 情况时，可以通过检测第一焊垫123与所述第一测试金属线120的始端垫片121之间是否 存在断路，当所述第二测试金属线130存在断路情况时，检测第二焊垫133与所述第二测试 金属线120的始端垫片131之间是否存在断路，以确定具体的裂开位置，从而进一步地方便 分析芯片裂开的原因。
[0047] 在本实施例中，所述第一测试金属线120与所述保护环110之间的间距W较佳的 为2微米?8微米，可以达到较好的检测结果，但所述第一测试金属线120与所述保护环 110之间的间距W并不限于为2微米?8微米，具体根据芯片100的尺寸以及芯片100中器 件的结构决定。
[0048] 以下结合图3具体说明本实施例中芯片测试结构的测试方法。
[0049] 首先，进行步骤S01，检测所述第一测试金属线120的断路情况。在本实施例中，在 所述第一测试金属线120的始端垫片121上加电压，测量所述第一测试金属线120的终端 垫片122的电流，以检测所述第一测试金属线120的断路情况，检测电流为本领域的常规技 术，在此不作赘述。但还可以通过检测所述第一测试金属线120的始端垫片121和所述第 一测试金属线120的终端垫片122的电阻，来检测所述第一测试金属线120的断路情况。
[0050] 接着，进行步骤S02,检测所述第二测试金属线130的断路情况。在本实施例中，在 所述第二测试金属线130的始端垫片131上加电压，测量所述第二测试金属线130的终端 垫片132的电流，以检测所述第二测试金属线130的断路情况，检测电流为本领域的常规技 术，在此不作赘述。但还可以通过检测所述第二测试金属线130的始端垫片131和所述第 二测试金属线130的终端垫片132的电阻，来检测所述第二测试金属线130的断路情况。
[0051] 最后，进行步骤S03,根据所述第一测试金属线120和第二测试金属线130的断路 情况，判断芯片裂开的原因，如果仅有所述第二测试金属线130上存在断路，则芯片裂开是 由后道封装时造成的；如果仅有所述第一测试金属线120上存在断路，或所述第一测试金 属线120和第二测试金属线130上均存在断路，则芯片裂开是由前道制造时造成的。
[0052] 在本实施例中，如果仅有所述第二测试金属线130上存在断路，检测所述第二测 试金属线130的各检测段的断路情况，以确定具体的裂开位置，其中，对各检测段的断路 情况的检测方法参照所述第二测试金属线130断路情况的检测方法，此为本领域的常规方 法，在此不作赘述；如果仅有所述第一测试金属线120上存在断路，检测所述第一测试金属 线120的各检测段的断路情况，以确定具体的裂开位置；如果所述第一测试金属线120和第 二测试金属线130上均存在断路，检测所述第一测试金属线120和第二测试金属线130的 各检测段的断路情况，以确定具体的裂开位置。
[0053] 其中，所述第一测试金属线120和第二测试金属线130为所述芯片100的互连层 中的任一金属层。即，在测试的过程中，可以对每一层均设置所述第一测试金属线120和第 二测试金属线130,分别测试每一层的所述第一测试金属线120和第二测试金属线130的断 路情况，以方便分析芯片裂开的原因。
[0054] 表 1
[0055]
【权利要求】
1. 一种芯片测试结构，用于测试芯片裂开的原因，包括：平行且相互绝缘的第一测试 金属线以及第二测试金属线；所述第一测试金属线与第二测试金属线为同一层金属制成； 所述第一测试金属线与第二测试金属线均具有始端垫片以及终端垫片，并各自围绕芯片的 保护环构成非封闭的环状，且所述第一测试金属线位于所述第二测试金属线的外侧。
2. 如权利要求1所述的芯片测试结构，其特征在于，所述第一测试金属线与第二测试 金属线之间的间距为2微米?8微米。
3. 如权利要求1-2中任意一项所述的芯片测试结构，其特征在于，所述芯片测试结构 还包括至少一与所述第一测试金属线电连接的第一焊垫，以及至少一与所述第二测试金属 线电连接的第二焊垫。
4. 如权利要求3所述的芯片测试结构，其特征在于，所述第一测试金属线以及第二测 试金属线上均定义有检测点，所述检测点将第一测试金属线以及第二测试金属线分成若干 检测段；所述至少一第一焊垫分别与第一测试金属线上的检测点连接，所述至少一第二焊 垫分别与第二测试金属线上的检测点连接。
5. 如权利要求4所述的芯片测试结构，其特征在于，所述第一测试金属线上的检测点 的数量与所述第二测试金属线上的检测点的数量相等。
6. 如权利要求5所述的芯片测试结构，其特征在于，所述第一测试金属线上的各检测 段长度相等，所述第二测试金属线上的各检测段长度相等。
7. 如权利要求1所述的芯片测试结构，其特征在于，所述第一测试金属线与所述保护 环之间的间距为2微米?8微米。
8. 如权利要求1所述的芯片测试结构，其特征在于，所述第一测试金属线和第二测试 金属线为所述芯片的互连层中的任一金属层。
9. 一种采用权利要求1-2中任意一项所述的芯片测试结构的芯片测试方法，包括： 检测所述第一测试金属线的断路情况； 检测所述第二测试金属线的断路情况； 根据所述第一测试金属线和第二测试金属线的断路情况，判断芯片裂开的原因，如果 仅有所述第二测试金属线上存在断路，则芯片裂开是由后道封装时造成的；如果仅有所述 第一测试金属线上存在断路，或所述第一测试金属线和第二测试金属线上均存在断路，则 芯片裂开是由前道制造时造成的。
10. 如权利要求9所述的芯片测试方法，其特征在于，所述芯片测试方法包括： 在所述第一测试金属线的始端垫片上加电压，测量所述第一测试金属线的终端垫片的 电流，以检测所述第一测试金属线的断路情况； 在所述第二测试金属线的始端垫片上加电压，测量所述第二测试金属线的终端垫片的 电流，以检测所述第二测试金属线的断路情况。
11. 如权利要求9所述的芯片测试方法，其特征在于，所述芯片测试结构还包括至少一 与所述第一测试金属线电连接的第一焊垫，以及至少一与所述第二测试金属线电连接的第 二焊垫，所述第一测试金属线以及第二测试金属线上均定义有检测点，所述检测点将第一 测试金属线以及第二测试金属线分成若干检测段；所述各第一焊垫分别与第一测试金属线 上的检测点连接，各第二焊垫分别与第二测试金属线上的检测点连接，所述芯片测试方法 还包括： 如果仅有所述第二测试金属线上存在断路，检测所述第二测试金属线的各检测段的断 路情况，以确定具体的裂开位置； 如果仅有所述第一测试金属线上存在断路，检测所述第一测试金属线的各检测段的断 路情况，以确定具体的裂开位置； 如果所述第一测试金属线和第二测试金属线上均存在断路，检测所述第一测试金属线 和第二测试金属线的各检测段的断路情况，以确定具体的裂开位置。
【文档编号】H01L21/66GK104103539SQ201310130297
【公开日】2014年10月15日 申请日期:2013年4月15日 优先权日:2013年4月15日
【发明者】牛刚, 于建姝, 赵晓东, 段晓博, 刘竞文 申请人:中芯国际集成电路制造(上海)有限公司