一种阵列基板及其制备方法、液晶显示装置制造方法
【专利摘要】本发明实施例提供一种阵列基板及其制备方法，阵列基板上的数据线与栅极线同层制造，以连续设置的栅极线为间隔分段设置成若干独立数据线段，在数据线上覆盖栅绝缘层和刻蚀保护层，覆盖在数据线上的刻蚀保护层与形成在薄膜晶体管有源层上的刻蚀保护层采用同层制造，不增加额外的工艺步骤。而且，刻蚀保护层的厚度很厚，从而使得数据线与公共电极之间的距离加大，减小数据线与公共电极之间的寄生电容。同时，由于数据线上覆盖有刻蚀保护层，而刻蚀保护层可以采用有机膜材料，因此也减小了数据线与公共电极之间的介电常数，从而可以进一步减小数据线与公共电极之间的寄生电容。
【专利说明】一种阵列基板及其制备方法、液晶显示装置
【技术领域】
[0001]本发明涉及平板显示【技术领域】，尤其涉及一种阵列基板及其制备方法、液晶显示装置。
【背景技术】
[0002]目前,在阵列基板的氧化物薄膜场效应晶体管(Thin Film Transistor, TFT)设计中，有一种设计方式是利用有机膜(Organic Film)作为岛状刻蚀保护层(Etch_stoplayer, ESL层)，以实现低温工艺。
[0003]利用有机膜作为岛状ESL层的阵列基板的结构示意图可以如图1所示，图1示出了阵列基板中一个像素单元的结构，如图1所示的阵列基板中，AA’位置的横截面示意图如图2所示。
[0004]在如图1和图2所示的阵列基板中，包括薄膜晶体管、数据线01和栅极线02。所述薄膜晶体管包括在透明基板00上形成的栅极05 (由于所述栅极05和所述栅极线02同层制造，因此，利用相同的图案来表示所述栅极线02和所述栅极05)、覆盖栅极05的栅绝缘层08、位于栅绝缘层08之上的有源层07、位于有源层07之上的刻蚀保护层06，以及彼此分隔的源极04和漏极03(源极04和漏极03为同种材料，且位于同一层，因此，采用相同的图案来表示)。
[0005]同时，阵列基板还进一步包括像素电极09和钝化层10。由于像素电极09为透明电极，所以图1中，在像素电极09和漏极03的重叠部分，漏极03可见。钝化层10是位于像素电极09之上的一层，由于钝化层10是透明的，且钝化层10覆盖所述透明基板00上的绝大部分区域，因此，在图1中钝化层10未示出。在图2中，钝化层10可以理解为覆盖透明基板00与虚线围成部分中的空白区域。
[0006]在钝化层10之上，阵列基板还可以包括公共(common)电极11。具体的，在图2中，钝化层10可以理解为覆盖透明基板00、公共电极11与虚线围成部分中的空白区域。公共电极11透明度较好，且公共电极11可以理解为覆盖整个像素电极09，但不覆盖薄膜晶体管所在区域。为了更清楚地表明源极04的位置，以及漏极03和像素电极09的位置关系，在图1中，公共电极11可以理解为，覆盖虚线围成部分中，除薄膜晶体管所在区域的其他区域。
[0007]在图1和图2所示的阵列基板中，数据线01和源极04、漏极03在同一层，一方面，为减小数据线01、栅极线02分别与像素电极09之间产生的寄生电容，一般会将像素电极09与数据线01、栅极线02间隔一段距离，这样就降低了液晶显示面板的开口率；另一方面，由于数据线01和公共电极11部分交叠，因此，数据线01、栅极线02与公共电极11之间产生的寄生电容均较大。在制作中、大尺寸和高屏幕分辨率(Pixels Per inch, PPI)的阵列基板时，面板加载(Panel Loading)和信号延迟(Delay)都比较大,阵列基板的性能难以得到保证。
【发明内容】
[0008]本发明实施例提供一种阵列基板及其制备方法、液晶显示装置，用于减小阵列基板中的寄生电容。
[0009]一种阵列基板，所述阵列基板包括薄膜晶体管、以及横纵交叉围设形成多个像素单元的数据线和栅极线，所述栅极线和所述数据线位于同一层，且所述数据线以连续设置的所述栅极线为间隔分段设置成若干独立数据线段；栅绝缘层形成在所述数据线和栅极线上；薄膜晶体管，包括源极和漏极，所述源极通过所述数据线上方穿透所述栅绝缘层的通孔，将相邻的所述独立数据线段电连接在一起。
[0010]一种液晶显示装置，包括:上述的阵列基板，与所述阵列基板相对设置的彩膜基板，设置在所述阵列基板与所述彩膜基板之间的液晶层。
[0011]一种阵列基板的制备方法，所述方法包括:在透明基板上，沉积第一金属层，在该第一金属层上光刻出栅极线和数据线，且所述数据线以连续设置的所述栅极线为间隔分段设置成若干独立数据线段；在所述栅极线和数据线上，沉积形成栅绝缘层，所述栅绝缘层覆盖所述栅极线和所述数据线；在所述数据线上方刻蚀出通孔；在所述栅绝缘层上，沉积第二金属层，在该第二金属层上光刻出图案，形成彼此分隔的源极和漏极，且所述源极通过所述数据线上方的通孔，将相邻的所述独立数据线段电连接在一起。
[0012]根据本发明实施例提供的方案，阵列基板上的数据线采用与栅极线同层制造，以连续设置的栅极线为间隔分段设置成若干独立数据线段，在数据线上覆盖栅绝缘层和刻蚀保护层，从而使得数据线与公共电极之间的距离加大，减小数据线与公共电极之间的寄生电容。
[0013]另外，刻蚀保护层与薄膜晶体管源极通过所述数据线上方穿透所述栅绝缘层和所述第一刻蚀保护层的通孔，将相邻的所述独立数据线段电连接在一起，不增加其他的工艺步骤，制程简单。
【专利附图】
【附图说明】
[0014]图1为现有技术提供的阵列基板的结构示意图；
[0015]图2为现有技术提供的图1中AA’位置的横截面示意图；
[0016]图3为本发明实施例一提供的阵列基板的结构示意图；
[0017]图4为本发明实施例一提供的图3中AA’位置的横截面示意图；
[0018]图5为本发明实施例二提供的制备方法的步骤流程图。
【具体实施方式】
[0019]以下结合说明书附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
[0020]实施例一、
[0021]本发明实施例一提供一种阵列基板，该阵列基板的结构可以如图3所示，且如图3所示的阵列基板中AA’位置的横截面示意图可以如图4所示，下面结合图3和图4对本发明实施例一提供的阵列基板进行说明，所述阵列基板包括薄膜晶体管、以及横纵交叉围设形成多个像素单元的数据线Ol和栅极线02，其中:
[0022]所述栅极线02和所述数据线01位于同一层，在图4中，由于所述栅极线02和所述数据线01同层制造，因此，利用相同的图案来表示所述栅极线02和所述数据线01，且所述数据线01以连续设置的所述栅极线02为间隔分段设置成若干独立数据线段；
[0023]所述薄膜晶体管，包括形成于透明基板00上的栅极05 (由于所述栅极05和所述栅极线02同层制造，因此，利用相同的图案来表示所述栅极线02和所述栅极05)、栅绝缘层
08、有源层07、刻蚀保护层06、源极04和漏极03，所述刻蚀保护层06包括第一刻蚀保护层和第二刻蚀保护层，其中:
[0024]所述栅极05与所述栅极线02电连接；
[0025]所述栅绝缘层08覆盖所述栅极05和所述数据线01 ；
[0026]所述有源层07，形成在所述栅绝缘层08上，且与所述栅极05所在区域交叠；
[0027]所述第一刻蚀保护层，形成在所述数据线01上，其中所述第一刻蚀保护层的宽度大于数据线01的宽度，在图3中，为了清楚表示所述数据线01和所述第一刻蚀保护层的位置关系，在所述数据线01和所述第一刻蚀保护层交叠部分，示出了所述数据线01 ；
[0028]所述第二刻蚀保护层，形成在所述所述源漏极所在区域；
[0029]所述源极04和所述漏极03，彼此分隔形成在所述第二刻蚀保护层、有源层07和栅绝缘层08上，且所述源极04通过所述数据线上方穿透所述栅绝缘层08和所述第一刻蚀保护层的通孔，将相邻的所述独立数据线段电连接在一起。
[0030]进一步的，在所述漏极上方还设置有像素电极09，所述漏极03与所述像素电极09电连接。由于像素电极09透明度较好，在图3中，在像素电极09和漏极03的重叠部分，漏极03可见。
[0031]优选的，如图3所示，在本实施例中，所述像素电极09与所述数据线01所在区域可以部分重叠。从而扩大像素电极09的面积，增大有效开口率。
[0032]进一步的，所述阵列基板还包括覆盖所述像素电极09、所述薄膜晶体管、所述数据线01和所述栅极线02的钝化层10。由于钝化层10是透明的，且钝化层10覆盖所述透明基板00上的绝大部分区域，因此，在图3中，钝化层10未示出。在图4中，钝化层10可以理解为覆盖透明基板00与虚线围成部分中的空白区域。
[0033]进一步的，所述阵列基板还包括形成在所述像素电极09上的公共电极11。具体的，在图4中，钝化层10可以理解为覆盖透明基板00、公共电极11与虚线围成部分中的空白区域。所述公共电极11与所述数据线01所在区域部分交叠，并与所述栅极线02所在区域部分交叠。公共电极11透明度较好，且公共电极11可以理解为覆盖整个像素电极09，但不覆盖薄膜晶体管所在区域。为了更清楚地表明源极04的位置，以及漏极03和像素电极09的位置关系，在图3中，公共电极11可以理解为，覆盖虚线围成部分中，除薄膜晶体管所在区域的其他区域。
[0034]优选的，所述第二刻蚀保护层与所述第一刻蚀保护层位于同一层。即所述第二刻蚀保护层与所述第一刻蚀保护层可以同层制造，从而减少阵列家基板的制备步骤，简化制备工艺，节约制备成本。
[0035]优选的，所述第二刻蚀保护层还覆盖所述栅极线02，在图3中，为了清楚表示所述栅极线02和所述第二刻蚀保护层的位置关系，在所述栅极线02和所述第二刻蚀保护层交叠部分，示出了所述栅极线02。使得本实施例提供的阵列基板除了可以减小数据线和公共电极之间的寄生电容之外，还可以减小数据线和栅极线、栅极线和公共电极之间的寄生电容，从而进一步减小阵列基板的寄生电容。
[0036]优选的，在本实施例中，所述有源层为氧化物半导体材料，例如铟镓锌氧化物。
[0037]本实施例中，刻蚀保护层可以为有机材料构成的有机膜，并且可以具有较低的介电常数，一般可以为2或3，通常情况下为小于4的介电常数，例如:刻蚀保护层材料为聚酰亚胺(polymide)等,从而可以进一步减小寄生电容。同时，该刻蚀保护层的厚度可以大于2μπι (包括2μπι),例如，为2?3μηι的厚度。但是,关于刻蚀保护层的介电常数和厚度，本发明并不仅限于此，具体的介电常数与厚度可以根据需求在上述所提供的范围内进行选择。
[0038]优选的，相对于现有技术，本实施例可以提供厚度增大的刻蚀保护层。例如，所述第一刻蚀保护层和第二刻蚀保护层的厚度可以为0.5微米?3微米。具体的，可以通过涂覆工艺实现刻蚀保护层厚度的增大。在本实施例中，由于提供了厚度增大的刻蚀保护层，可以使得数据线与公共电极之间的距离加大，进一步减小数据线与公共电极之间的寄生电容。同时，由于刻蚀保护层厚度增大，相对于现有技术，本发明实施例提供的阵列基板还可以有效减小栅极线和公共电极之间的寄生电容，并可以进一步减小数据线和栅极线之间的寄生电容。
[0039]采用以上结构的阵列基板，阵列基板上的数据线与栅极线同层制造，以连续设置的栅极线为间隔分段设置成若干独立数据线段，在数据线上覆盖栅绝缘层和刻蚀保护层，覆盖在数据线上的刻蚀保护层与形成在薄膜晶体管有源层上的刻蚀保护层采用同层制造，不增加额外的工艺步骤。而且，刻蚀保护层的厚度很厚，从而使得数据线与公共电极之间的距离加大，减小数据线与公共电极之间的寄生电容。同时，由于数据线上覆盖有刻蚀保护层，而刻蚀保护层可以采用有机膜材料，因此也减小了数据线与公共电极之间的介电常数，从而可以进一步减小数据线与公共电极之间的寄生电容。另外，源极通过所述数据线上方穿透所述栅绝缘层和所述第一刻蚀保护层的通孔，将相邻的所述独立数据线段电连接在一起，不增加其他的工艺步骤，制程简单。
[0040]进一步的，本发明实施例二提供一种阵列基板的制备方法。
[0041]实施例二、
[0042]本发明实施例二提供一种阵列基板的制备方法，用于实现本发明实施例一提供的阵列基板的制备，该制备方法的步骤流程可以如图5所示，包括:
[0043]步骤101、形成栅极、栅极线和数据线。
[0044]在本步骤中，可以在透明基板上，沉积第一金属层，在该第一金属层上光刻出栅极、栅极线和数据线，且所述数据线以连续设置的所述栅极线为间隔分段设置成若干独立数据线段。
[0045]步骤102、形成栅绝缘层。
[0046]在本步骤中，可以在所述栅极、栅极线和数据线上，沉积形成栅绝缘层，所述栅绝缘层覆盖所述栅极、栅极线和所述数据线。该栅绝缘层可以为无机材料，例如氧化硅、氮化硅等，也可以为有机材料。
[0047]步骤103、形成有源层。[0048]在本步骤中，可以在所述栅绝缘层上，沉积半导体层，在该半导体层上光刻出图案，形成有源层，且所述有源层与所述栅极所在区域交叠。
[0049]优选的，所述半导体层采用氧化物半导体材料。如，铟镓锌氧化物。
[0050]步骤104、形成刻蚀保护层。
[0051 ] 在本步骤中，可以在所述有源层和所述栅绝缘层上，涂覆刻蚀保护层，将该刻蚀保护层图案化，形成第一刻蚀保护层和第二刻蚀保护层，其中，所述第一刻蚀保护层覆盖所述数据线所在区域，所述第二刻蚀保护层形成在所述源漏极所在区域。其中所述第一刻蚀保护层的宽度大于数据线的宽度，所述第二刻蚀保护层的宽度大于栅极线的宽度。
[0052]所述刻蚀保护层为有机材料构成的有机膜，并且具有较低的介电常数，一般可以为2或3，通常情况下为小于4的介电常数，例如:聚酰亚胺(polymide)。同时，该刻蚀保护层的厚度可以大于2μπι (包括2 μ m)，例如，为2?3μπι的厚度。但是，关于刻蚀保护层的介电常数和厚度，本发明并不仅限于此，具体的介电常数与厚度可以根据需求在上述所提供的范围内进行选择。
[0053]步骤105、刻蚀通孔。
[0054]在本步骤中，可以在所述数据线上方刻蚀出通孔。
[0055]步骤106、形成源极和漏极。
[0056]在本步骤中，可以在所述第二刻蚀保护层、所述有源层和所述栅绝缘层上，沉积第二金属层，在该第二金属层上光刻出图案，形成彼此分隔的源极和漏极，且所述源极通过所述数据线上方的通孔，将相邻的所述独立数据线段电连接在一起。
[0057]进一步的，本实施例还可以包括以下步骤:
[0058]步骤107、形成像素电极。
[0059]在本步骤中，可以在所述漏极和所述栅绝缘层上，沉积透明导电层，在该透明导电层上光刻出图案，形成像素电极，其中，所述像素电极与所述数据线所在区域部分重叠。
[0060]步骤108、形成钝化层。
[0061]在本步骤中，可以在所述像素电极之上，沉积钝化层，所述钝化层覆盖所述透明基板。所述钝化层可以采用氧化硅或氮化硅。
[0062]步骤109、形成公共电极。
[0063]在本步骤中，可以在所述钝化层上，沉积透明导电材料，在该透明导电材料上光刻出图案，形成公共电极，所述公共电极层覆盖所述像素电极；且所述公共电极与所述数据线所在区域部分交叠，并与所述栅极线所在区域部分交叠。所述透明导电材料可以为氧化铟锡。
[0064]上述制造方法形成的阵列基板，数据线与栅极线同层制造，以连续设置的栅极线为间隔分段设置成若干独立数据线段，在数据线上覆盖栅绝缘层和刻蚀保护层，覆盖在数据线上的刻蚀保护层与形成在薄膜晶体管有源层上的刻蚀保护层采用同层制造，不增加额外的工艺步骤。而且，刻蚀保护层的厚度很厚，从而使得数据线与公共电极之间的距离加大，减小数据线与公共电极之间的寄生电容。同时，由于数据线上覆盖有刻蚀保护层，而刻蚀保护层可以采用有机膜材料，因此也减小了数据线与公共电极之间的介电常数，从而可以进一步减小数据线与公共电极之间的寄生电容。另外，源极通过所述数据线上方穿透所述栅绝缘层和所述第一刻蚀保护层的通孔，将相邻的所述独立数据线段电连接在一起，不增加其他的工艺步骤，制程简单。
[0065]以上实施例是为更好的说明本发明技术方案，本领域技术人员所知，本发明也包括以上实施例所述技术方案实质等效或等同的方案，并不应以实施例所述具体情形作为对本发明权利要求的限制。此外，尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
[0066]显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
【权利要求】
1.一种阵列基板，所述阵列基板包括薄膜晶体管、以及围设形成多个像素单元的数据线和栅极线，其特征在于， 所述栅极线和所述数据线位于同一层，且所述数据线以连续设置的所述栅极线为间隔分段设置成若干独立数据线段； 栅绝缘层形成在所述数据线和栅极线上； 薄膜晶体管，包括源极和漏极，所述源极通过所述数据线上方穿透所述栅绝缘层的通孔，与相邻的所述独立数据线段电连接。
2.如权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管还包括形成于所述栅极绝缘层上的刻蚀保护层，所述刻蚀保护层包括覆盖在所述数据线上第一刻蚀保护层和形成在所述源漏极所在区域的第二刻蚀保护层。
3.如权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管还包括形成于所述透明基板上的栅极和有源层，其中，所述栅极与所述栅极线电连接，所述有源层与所述栅极所在区域相交叠。
4.如权利要求1所述的阵列基板，其特征在于，在所述漏极上方还设置有像素电极，所述漏极与所述像素电极电连接。
5.如权利要求4所述的阵列基板，其特征在于，所述像素电极与所述数据线所在区域部分重叠。
6.如权利要求4所述的阵列基板，其特征在于，所述阵列基板还包括覆盖所述像素电极、所述薄膜晶体管、所述数据线和所述栅极线的钝化层。
7.如权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括形成在所述像素电极上的公共电极；所述公共电极与所述数据线所在区域部分交叠，并与所述栅极线所在区域部分交叠。
8.如权利要求1所述的阵列基板，其特征在于，所述第二刻蚀保护层与所述第一刻蚀保护层位于同一层。
9.如权利要求1所述的阵列基板，其特征在于，所述第二刻蚀保护层还覆盖所述栅极线。
10.如权利要求1所述的阵列基板，其特征在于，所述有源层为氧化物半导体材料。
11.如权利要求1所述的阵列基板，其特征在于，所述第一刻蚀保护层和第二刻蚀保护层材料为有机膜。
12.如权利要求1~11任一所述的阵列基板，其特征在于，所述第一刻蚀保护层和第二刻蚀保护层的厚度为0.5微米~3微米。
13.一种液晶显示装置，其特征在于，包括:如权利要求1~12任一所述的阵列基板，与所述阵列基板相对设置的彩膜基板，设置在所述阵列基板与所述彩膜基板之间的液晶层。
14.一种阵列基板的制备方法，其特征在于，所述方法包括: 在透明基板上，沉积第一金属层，在该第一金属层上光刻出栅极线和数据线，且所述数据线以连续设置的所述栅极线为间隔分段设置成若干独立数据线段； 在所述栅极线和数据线上，沉积形成栅绝缘层，所述栅绝缘层覆盖所述栅极线和所述数据线；在所述数据线上方刻蚀出通孔； 在所述栅绝缘层上，沉积第二金属层，在该第二金属层上光刻出图案，形成彼此分隔的源极和漏极，且所述源极通过所述数据线上方的通孔，与相邻的所述独立数据线段电连接。
15.如权利要求14所述的制备方法，其特征在于，形成所述栅极绝缘层之后，还包括在所述栅绝缘层上，涂覆刻蚀保护层，将该刻蚀保护层图案化，形成第一刻蚀保护层和第二刻蚀保护层，其中，所述第一刻蚀保护层覆盖所述数据线所在区域，所述第二刻蚀保护层形成在所述源漏极所在区域。
16.如权利要求14所述的制备方法,其特征在于,还包括在所述第一金属层上同时光刻出栅极，所述栅极与所述栅极线电连接。
17.如权利要求16所述的制备方法，其特征在于，形成所述栅极绝缘层之后，还包括在所述栅绝缘层上，沉积半导体层，在该半导体层上光刻出图案，形成有源层，且所述有源层与所述栅极所在区域相交叠。
18.如权利要求14所述的制备方法，其特征在于，在形成彼此分隔的源极和漏极之后还包括: 在所述漏极和所述栅绝缘层上，沉积透明导电层，在该透明导电层上光刻出图案，形成像素电极，其中，所述像素电极与所述数据线所在区域部分重叠。
19.如权利要求18所述的制备方法，其特征在于，在形成像素电极之后还包括: 沉积钝化层，覆盖所述透明基板； 在所述钝化层上，沉积透明导电材料，在该透明导电材料上光刻出图案，形成公共电极，所述公共电极层覆盖所述像素电极；且所述公共电极与所述数据线所在区域部分交叠，并与所述栅极线所在区域部分交叠。
20.如权利要求14所述的制备方法，其特征在于，所述半导体层采用氧化物半导体材料。
21.如权利要求14所述的制备方法，其特征在于，所述第一刻蚀保护层和第二刻蚀保护层材料为有机膜。
【文档编号】H01L27/12GK103915443SQ201310113604
【公开日】2014年7月9日 申请日期:2013年4月2日 优先权日:2013年4月2日
【发明者】霍思涛, 姜文鑫 申请人:上海天马微电子有限公司, 天马微电子股份有限公司