专利名称：一种cmos图像传感器及其制造方法
技术领域：
本发明涉及半导体制造领域，尤其涉及一种CMOS图像传感器及其制造方法。
背景技术：
现代图像传感器的广泛应用，驱使CMOS (Complementary Metal OxideSemiconductor,互补金属氧化物半导体)图像传感器向越来越小的尺寸发展。随着像素尺寸的缩小，与之密切相关的感光二极管的满阱电子、暗电流、串扰、饱和溢出等性能参数面临着严峻的挑战。因此，更加有效的像素结构和制造工艺成为影响高质量像素关键因素之 一。现有技术中的CMOS图像传感器像素阵列是由像素基本单元组成，像素单元是由多个晶体管和一个光点二极管构成。如图1所示，图中给出了一组2*2的像素单元阵列，剖面线A-A’所对应的截面图如图2所示。现有技术中CMOS图像传感器主要包括:基底11，所述基底11上设有四个像素单元12 15，每一像素单元各由一个感光二极管(图1中的121、131、141、151 为感光二极管)和四个 NMOS (Negative channe1-Metal-Oxide-Semiconductor，阴性金属氧化物半导体)管组成(图1中122-125、132-135、142-145、152-155为NMOS管)，像素单元之间以及像素单元内部的器件的隔离均采用浅槽隔离16 (STI)0现有技术的采用浅槽隔离(STI)的CMOS图像传感器像素结构至少存在以下缺陷:当像素单元中的感光二极管复位时，由于电场的作用，感光二极管的耗尽区将会扩散至STI界面并产生大量暗电流；现有技术中的像素结构还将导致感光二极管的有效面积或电容降低，引起满阱电子、灵敏度等参数的恶化。另外，STI材料为SiO2，用其作为隔离结构时将占据一定空间的Si材料，对于相邻的像素单元来说，在一定程度上限制了感光二极管最大化，且限制了现有的图像传感器向更高性能的发展。
发明内容
本发明的目的是提供一种CMOS图像传感器及其制造方法，提高了传感器灵敏度高及成像质量，降低了暗电流。—种CMOS图像传感器，包括:基底及位于基底上方的像素单元；所述像素单元包括:阴性金属氧化物半导体NMOS管及感光二极管；所述NMOS管的源极和漏极及所述感光二极管的感光区为阴性N型注入层，所述NMOS管与感光二极管通过阳性P型注入层连为一体，且所述P型注入层与所述NMOS管及感光二极管中的N型注入层形成PN结；所述像素单元通过PN结及设置在基底上部的P型掩埋层与所述基底连为一体。一种CMOS图像传感器的制造方法，该方法包括:在基底上设置P型掩埋层，并在该P型掩埋层上设置像素单元；其中，设置所述像素单元的步骤包括:设置阴性金属氧化物半导体NMOS管及感光二极管；在所述NMOS管的源极和漏极及所述感光二极管的感光区通过注入阴性N型电子形成N型注入层，并在所述NMOS管与感光二极管间注入可与所述N型注入层形成PN结的阳性P型电子；所述像素单元通过PN结与P型掩埋层与所述基底连为一体。由上述本发明提供的技术方案可以看出，通过采用了 PN结作为像素单元的隔离结构，从而避免了感光二极管耗尽区受STI界面缺陷影响而产生的暗电流；其次由于没有STI在尺寸上的限制使得感光二极管电容变大从而提升感光二极管的满阱电子。
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。图1为本发明背景技术提供的现有技术中CMOS图像传感器的示意图；图2为本发明背景技术提供的现有技术中CMOS图像传感器的截面图；图3为本发明实施例一提供的一种CMOS图像传感器的截面图；图4为本发明实施例一提供的一种掩蔽层结构的不意图；图5为本发明实施例二提供的一种CMOS图像传感器制造方法的流程图。
具体实施例方式下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。实施例一本实施例以图3-图4为例介绍CMOS传感器的结构及其组成。为了便于理解，本实施例的以像素单元呈2*2的方式排列(用户可根据实际需求对像素单元的数量及排列方式做相应的调整)，其顶视图结构与背景技术中的图1类似，本实施例按照图1中剖面线A-A’的方式对本发明的CMOS传感器做截面，截面图如图3所示，剖面线表示为B-B’。如图3所示，基底31为厚度2 8 ii m的P型外延层，其掺杂浓度为1E15 1E16/cm3，置于传感器底部。基底31上还设有用于降低像素单元的集电极串联电阻掩埋层37 ；示例性的，可采用高能量P型离子注入形成掩埋层37;所述P型离子可以为硼离子，其浓度可以为2E16 2E18/cm3，能量可以为1000_2000KeV。在掩埋层37的上方设有四个像素单元(32 35，其结构可参考图1)，每一像素单元一般包括一个感光二极管(图3仅列出像素单元32中的感光二极管321，像素单元33中的感光二极管331)与四个NMOS管(图3仅列出像素单元32中的一个NMOS管322)，具体的:每一 NMOS管的栅极为多晶硅，源极和漏极的均为重掺杂的N (阴性)型注入层，N型注入层的注入浓度可以为1E18 lE19/cm3，注入结深可为0.1 0.3 y m ;感光二极管的感光区为轻掺杂的N型注入层，其注入浓度可以为1E16 lE18/cm3，注入结深可以为0.3 0.8 y m。像素单元之间及像素单元中的感光二极管与NMOS管通过重掺杂的P (阳性)型注入层36进行隔离，P型注入层的注入浓度可以为2E18 lE20/cm3，其注入结深可以为0.05 0.8 y m。进一步的，还可在基底31上还设有用于掩蔽所述像素单元之间和像素单元内的重掺杂P型注入层的掩蔽层38，如图4所示，为便于理解掩蔽层38在传感器中的结构及位置对其进行突出显示。示例性的，可通过涂胶、光刻或显影等半导体制造工艺形成掩蔽层38，所述掩蔽层38材料可以为光刻胶，其厚度一般为5 以上；再通过注入工艺在所述带有掩蔽层38的基底上形成重掺杂P型注入层，需要说明的是，所述重掺杂P型注入层需要连续进行4 8次的P型杂质注入工艺，注入能量范围为5-lOOOKeV，注入剂量范围为2E13 lE15/cm2，通过多次所述注入工艺将所述重掺杂P型注入层和所述掩蔽层38连接在一起。进一步的，由前所述，NMOS管的源极和漏极及所述感光二极管的感光区为N型注入层，而隔离层为P型注入层；两者相结合可形成PN结；所述像素单元通过PN结及P型掩埋层与所述基底连为一体。本实施例中将PN结作为隔离结构，避免了感光二极管耗尽区受STI界面缺陷影响而产生的暗电流，且由于没有STI在尺寸上的限制使得感光二极管电容变大从而提升感光二极管的满阱电子。另一方面，由于本实施例中像素单元采用了高浓度P型杂质对感光二极管进行了全局隔离，从而有效的避免了相邻像素单元间串扰和感光二极管饱和时的电子溢出的发生。所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功倉泛。实施例二如图5所示，为本实施例提供的一种CMOS图像传感器制造方法的流程图。如图5所示，主要包括如下步骤:步骤51、在基底上设置P型掩埋层。所述P型掩埋层设置在基底上部，用于降低像素单元的集电极串联电阻。示例性的，可采用高能量P型离子注入形成掩埋层67;所述P型离子可以为硼离子，其浓度可以为2E16 2E18/cm3，能量可以为 1000_2000KeV。步骤52、在所述基底上设置掩蔽层。所述掩蔽层位于掩埋层的上部，用于掩蔽像素单元之间和像素单元内的重掺杂P型注入层。示例性的，可通过涂胶、光刻或显影等半导体制造工艺形成掩蔽层，所述掩蔽层材料可以为光刻胶，其厚度一般为5 y m以上；再通过注入工艺在所述带有掩蔽层58的基底上形成重掺杂P型注入层，需要说明的是，所述重掺杂P型注入层需要连续进行4 8次的P型杂质注入工艺，注入能量范围为5-1000KeV，注入剂量范围为2E13 lE15/cm2，通过多次所述注入工艺将所述重掺杂P型注入层和所述掩蔽层连接在一起。步骤53、在所述掩蔽层上设置像素单元。每一像素单元一般包括一个感光二极管与四个NMOS管。其中，每一 NMOS管的栅极为多晶硅，其源极和漏极的通过注入重掺杂的N (阴性)型电子形成N注入层，N型注入层的注入浓度可以为1E18 lE19/cm3，注入结深可为0.1 0.3 y m ;感光二极管的感光区可采用类似的注入工艺注入轻掺杂的N型电子形成N型注入层，其注入浓度可以为1E16 lE18/cm3,注入结深可以为0.3 0.8 y m。另外，为提高了传感器灵敏度高及成像质量及降低暗电流，可在NMOS管及感光二极管间注入重掺杂的P (阳性)型电子形成P型注入层，所述型注入层的注入浓度可以为2E18 lE20/cm3，其注入结深可以为0.05 0.8 y m。需要强调的是，所述P型注入层与感光二极管及NMOS管中的N型注入层可形成单向导电的PN结，所述像素单元通过PN结及设置在基底上部的P型掩埋层与所述基底连为一体，用于避免感光二极管耗尽区受STI界面缺陷影响而产生的暗电流及提升感光二极管的满阱电子。进一步的，所述P型掩蔽层上还可设置多个像素单元，相邻像素单元之间可注入重掺杂的P型电子形成P型注入层，来避免相邻像素单元之间的串扰和感光二极管饱和时的电子溢出的发生。另外，本实施例中CMOS图像传感器的结构可参考实施例一及其对应的附图，不再赘述。本发明实施例通过采用PN结作为隔离结构，避免了感光二极管耗尽区受STI界面缺陷影响而产生的暗电流，且由于没有STI在尺寸上的限制使得感光二极管电容变大从而提升感光二极管的满阱电子。另一方面，由于本实施例中像素单元采用了高浓度P型杂质对感光二极管进行了全局隔离，从而有效的避免了相邻像素单元间串扰和感光二极管饱和时的电子溢出的发生。以上所述，仅为本发明较佳的具体实施方式
，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。
权利要求
1.一种CMOS图像传感器，其特征在于，包括:基底及位于基底上方的像素单元； 所述像素单元包括:阴性金属氧化物半导体NMOS管及感光二极管；所述NMOS管的源极和漏极及所述感光二极管的感光区为阴性N型注入层，所述匪OS管与感光二极管通过阳性P型注入层连为一体，且所述P型注入层与所述NMOS管及感光二极管中的N型注入层形成PN结； 所述像素单元通过PN结及设置在基底上部的P型掩埋层与所述基底连为一体。
2.根据权利要求1所述的传感器，其特征在于，还包括:在所述基底上设置若干个像素单元，相邻像素单元之间通过P型注入层相连。
3.根据权利要求1或2所述的设置，其特征在于，还包括:在所述基底上设置用于掩蔽所述P型注入层的掩蔽层，且该掩蔽层与所述P型注入层连为一体。
4.根据权利要求1所述的传感器，其特征在于，所述基底为厚度2 8y m的P型外延层，其掺杂浓度为1E15 lE16/cm3。
5.根据权利要求1所述的传感器，其特征在于，所述NMOS管的源极和漏极的N型注入层的注入浓度为1E18 lE19/cm3，注入结深为0.1 0.3 y m。
6.根据权利要求1所述的传感器，其特征在于，所述感光二极管的感光区的N型注入层的注入浓度为1E16 1E18/cm3,注入结深为0.3 0.8 y m。
7.根据权利要求1所述的传感器，其特征在于，所述P型注入层的注入浓度为2E18 1E20/W，其注入结深为0.05 0.8 ii m。
8.根据权利要求1所述的传感器，其特征在于，所述P型掩埋层的注入浓度为2E16 2E18/cm3，其注入结深为 0.5 ~ 1.0um0
9.一种CMOS图像传感器的制造方法，其特征在于，该方法包括: 在基底上设置P型掩埋层，并在该P型掩埋层上设置像素单元； 其中，设置所述像素单元的步骤包括:设置阴性金属氧化物半导体NMOS管及感光二极管；在所述NMOS管的源极和漏极及所述感光二极管的感光区通过注入阴性N型电子形成N型注入层，并在所述NMOS管与感光二极管间注入可与所述N型注入层形成PN结的阳性P型电子； 所述像素单元通过PN结与P型掩埋层与所述基底连为一体。
10.根据权利要求9所述的方法，其特征在于，该方法还包括:在所述基底上设置若干个像素单元，通过注入P型电子形成P型注入层连接相邻像素单元。
全文摘要
本发明公开了一种CMOS图像传感器及其制造方法，其中，该传感器包括基底及位于基底上方的像素单元；所述像素单元包括阴性金属氧化物半导体NMOS管及感光二极管；所述NMOS管的源极和漏极及所述感光二极管的感光区为阴性N型注入层，所述NMOS管与感光二极管通过阳性P型注入层连为一体，且所述P型注入层与所述NMOS管及感光二极管中的N型注入层形成PN结；所述像素单元通过PN结及设置在基底上部的P型掩埋层与所述基底连为一体。通过使用本发明公开的CMOS图像传感器提高了灵敏度高及成像质量，降低了暗电流。
文档编号H01L27/146GK103151365SQ201310104808
公开日2013年6月12日 申请日期2013年3月28日 优先权日2013年3月28日
发明者陈多金, 唐冕, 陈杰, 旷章曲 申请人:北京思比科微电子技术股份有限公司