铜内连结构及其制造方法
【专利摘要】本发明公开一种铜内连结构及其制造方法，所述方法包括提供具有导电区域的基板，在基板上形成具有介层开口的绝缘层，介层开口暴露出导电区域。依序通过沉积及回流工艺，在第一绝缘层上形成铜层，且填满介层开口。在铜层上形成掩模层以覆盖介层开口，接着对未被掩模层覆盖的铜层进行非等向性氧化。通过湿蚀刻工艺去除掩模层及氧化铜层，以形成位于介层开口的铜插塞及位于铜插塞上的铜接线。本发明因为通过形成铜层后所进行的回流工艺可消除对应于介层开口的铜层内所形成的孔洞，因此可增加铜内连结构的可靠度。再者，通过非电镀工艺形成铜层，铜内连线内的杂质可以减少或消除。因此，可降低铜内连线的电阻，进而增强其电特性。
【专利说明】铜内连结构及其制造方法
【技术领域】
[0001]本发明涉及一种半导体技术，尤其涉及一种铜内连结构及其制造方法。
【背景技术】
[0002]集成电路(integrated circuit, IC)的制造中，集成电路其中的半导体装置(例如晶体管、电阻、电容或其他公知的半导体部件)的尺寸不断缩小，以增加装置密度。个别半导体装置通常由内连结构作为电性连接。
[0003]上述内连结构包括插塞及金属层，其中铝及铝合金常作为金属内连材料。然而，因为铜比惯用的铝及铝合金具有较低的电阻，可以减少时间常数(RC，R是集成电路的电阻，而C是集成电路的电容)的延迟及集成电路的电力损耗，因此，铜广泛地应用于半导体装置的内连结构。
[0004]内连结构通常通过双镶嵌工艺所制造。图1A至图1E绘示出由双镶嵌工艺制造铜内连结构的公知方法剖面示意图。请参照图1A，提供一基板100，例如一硅基板。基板100可包含导电层102，其包括金属(例如铜)，通常用于接线连接基板内及基板上不相连的半导体装置(未绘示)。一绝缘层104形成于基板100上，其包括内层介电层(interlayerdielectric, ILD)和 / 或金属层间介电层(intermetal dielectric, IMD)。再者，具有开口图案106a的第一光阻层106形成于绝缘层104上。
[0005]请参照图1B，由第一光阻层106作为蚀刻掩模层进行非等向性蚀刻，产生穿透绝缘层104的介层开口 104a,以暴露出导电层102。去除第一光阻层106后,具有沟槽开口图案108a的第二光阻层108形成于绝缘层104上。
[0006]请参照图1C，由第二光阻层108作为蚀刻掩模层，同样进行非等向性蚀刻，产生穿透绝缘层104的沟槽开口 104b，如此一来沟槽开口 104b对应于介层开口 104a上方，而形成双镶嵌开口。去除第二光阻层108后，在绝缘层104上及双镶嵌开口(即沟槽开口 104b及介层开口 104a)的内侧表面顺应性形成铜种子层110。
[0007]请参照图1D，进行电镀工艺，以在绝缘层104上形成铜层112，且填满双镶嵌开口。之后，通过化学机械研磨工艺(chemical mechanical polishing, CMP),去除双镶嵌开口上过量的铜层112,如图1E所示。
[0008]然而，由于当半导体装置的尺寸缩小，内连结构的尺寸也缩小，因而增加了双镶嵌开口的深宽比(aspect ratio, AR)。如此一来，当进行电镀工艺时,铜层112内可能形成一个或多个孔洞114(如图1D及图1E所示)。再者，因为进行电镀工艺的缘故，铜层112内的杂质(未绘示)可能会增加，此缺点使内连结构的电阻增加而使其可靠度降低。
[0009]因此，为了减轻或排除上述的问题，有必要发展出改良的铜内连结构及其改良的制造方法。
【发明内容】
[0010]为了克服现有技术的缺陷，本发明提供一种铜内连结构的制造方法，包括提供具有导电区域的基板，在基板上形成具有介层开口的第一绝缘层，介层开口暴露出导电区域。依序通过沉积及回流工艺，在第一绝缘层上形成铜层且填满介层开口，在铜层上形成掩模层以覆盖介层开口，接着对未被掩模层覆盖的铜层进行非等向性氧化。通过湿蚀刻工艺去除掩模层及氧化铜层，以形成位于介层开口内的铜插塞及位于该铜插塞上的铜接线。
[0011]本发明因为通过形成铜层后所进行的回流工艺可消除对应于介层开口的铜层内所形成的孔洞，因此可增加铜内连结构的可靠度。再者，通过非电镀工艺形成铜层，铜内连线内的杂质可以减少或消除。因此，可降低铜内连线的电阻，进而增强其电特性。
【专利附图】
【附图说明】
[0012]图1A至图1E是绘示出由双镶嵌工艺制造铜内连结构的公知方法剖面示意图。
[0013]图2A至图2F是绘示出根据本发明实施例的用于半导体装置的铜内连结构制造方法剖面示意图。
[0014]其中，附图标记说明如下:
[0015]公知
[0016]
【权利要求】
1.一种铜内连结构的制造方法，包括: 提供具有一导电区域的一基板； 在该基板上形成具有一介层开口的一第一绝缘层，其中该介层开口暴露出该导电区域； 依序通过沉积及回流工艺在该第一绝缘层上形成一铜层且填满该介层开口； 在该铜层上形成一掩模层，以覆盖该介层开口 ； 对未被该掩模层覆盖的该铜层进行非等向性氧化；以及 通过一湿蚀刻工艺去除该掩模层及该氧化铜层，以形成位于该介层开口内的一铜插塞及位于该铜插塞上的一铜接线。
2.权利要求1所述的铜内连结构的制造方法，还包括: 在该第一绝缘层及该铜接线上顺应性覆盖一第二绝缘层；以及 在该第二绝缘层上形成一第三绝缘层，以覆盖该第一绝缘层及该铜接线。
3.权利要求2所述的铜内连结构的制造方法，其中该第一绝缘层及该第三绝缘层包括氧化硅，且该第二绝缘层包括一低介电常数的阻障层。
4.权利要求1所述的铜内连结构的制造方法，其中该导电区域包括一金属层或一掺杂区。
5.权利要求1所述的铜内连结构的制造方法，其中该沉积工艺包括一物理性气相沉积工艺。
6.权利要求1所述的铜内连结构的制造方法，其中该铜层通过一去耦合等离子体氧化工艺进行非等向性氧化。
7.权利要求1所述的铜内连结构的制造方法，其中该湿蚀刻工艺所使用的一蚀刻溶液包括醋酸及氢氟酸。
8.权利要求7所述的铜内连结构的制造方法，其中该蚀刻溶液，还包括硝酸。
9.一种铜内连结构，包括: 一基板，具有一导电区域； 一第一绝缘层，具有一介层开口且设置于该基板上，其中该介层开口暴露出该导电区域； 一铜接线，设置于该第一绝缘层上； 一铜插塞，从铜接线延伸入该介层开口 ；以及 一第二绝缘层，顺应性覆盖该第一绝缘层及该铜接线。
10.权利要求9所述的铜内连结构，还包括一第三绝缘层，设置于该第二绝缘层上，以覆盖该第一绝缘层及该铜接线。
11.权利要求10所述的铜内连结构，其中该第三绝缘层，包括氧化硅。
12.权利要求9所述的铜内连结构，其中该第一绝缘层包括氧化硅。
13.权利要求9所述的铜内连结构，其中该第二绝缘层包括一低介电常数的阻障层。
14.权利要求9所述的铜内连结构，其中该导电区域包括一金属层或一掺杂区。
【文档编号】H01L21/768GK103515308SQ201310101937
【公开日】2014年1月15日 申请日期:2013年3月27日 优先权日:2012年6月27日
【发明者】黄琦雯, 苏国辉 申请人:南亚科技股份有限公司