具稳定阻值及张应力的半导体装置元件及其利记博彩app
【专利摘要】本发明公开了一种具稳定阻值及张应力的半导体装置元件及其利记博彩app，以集成电路方法制作的半导体装置元件中提供具有张应力的多晶硅薄膜，且其具有稳定的电阻率和较少的变异性。制造这样的多晶硅薄膜的方法包括在半导体装置元件退火之前，施行保护薄膜或薄膜层。这样的装置和方法导致改善的应力控制和电阻率。
【专利说明】具稳定阻值及张应力的半导体装置元件及其利记博彩app
【技术领域】
[0001] 本发明是关于多晶硅薄膜及制造多晶硅薄膜的方法，本发明尤其关于具稳定阻值 及张应力的半导体装置元件及其利记博彩app。
【背景技术】
[0002] 沉积至衬底上的薄膜所承受的应力可由热应力及/或内应力所导致，前者因薄膜 与衬底间的热膨胀系数的差异而产生，后者则是由于沉积薄膜自身的微结构所导致的应 力。图1A说明由薄膜20所施加的张应力作用于衬底10。另一方面，图1B说明薄膜20的 压缩应力作用于衬底10。
[0003] 沉积的非晶娃为压缩应力，然而，一旦退火使非晶娃成为微晶娃，可使微晶系娃薄 膜在本质上成为具有张应力的。依据制造方法的不同，用来制造半导体装置元件的多晶硅 薄膜常形成不稳定的残留应力--根据退火过程的条件，可以是可拉伸的或有压缩力的。 当此半导体装置元件用于某些应用时，会导致不稳定的反应。
[0004] 当这些半导体装置元件用于微机电传感器中时，这些压缩及/或拉伸所产生的效 应可能会相当明显且无法接受。例如：麦克风与压力传感器，即为利用多晶硅震动膜作为微 机械传感器，其需要高度稳定性的应力以获的稳定的响应。例如：若承受低张应力或压缩应 力时，多晶硅震动膜可能会产生局部扭曲或变形而使感应元件失效或响应异常。在这些装 置中适当程度的张应力将会使半导体装置感应元件具有改善或更可靠的性能。
[0005] 在此领域中需要将具有指定范围的张应力的一多晶硅薄膜沉积在半导体装置元 件的衬底及/或其他层。或在其他领域中需要在某些应用中提供具有改善的稳定性张应力 的某些半导体装置元件。
[0006] 掺杂杂质的导电多晶硅薄膜通常是在沉积时或在沉积后掺入杂质原子，且在将半 导体装置元件退火后调整其应力。然而，在退火过程中，这些薄膜可能会因掺杂原子向外界 逃逸的效应而导致不稳定的电阻率，进而当使用半导体装置元件时，具有不稳定的反应，例 如：在微机械传感器装置或应用中。
[0007] 在此领域中将强调改善技术以获得具有稳定的电阻率及张应力的多晶硅薄膜的 半导体装置元件。
【发明内容】
[0008] 因此，本发明的实施例是提供改善方法以获得具稳定阻值及张应力的半导体装置 元件及其利记博彩app。
[0009] 本发明在于提供一种半导体装置元件的利记博彩app，包括步骤为：在一衬底上沉积 一介电层；在该介电层上沉积一多晶硅层；沉积一薄膜至该半导体装置元件；以及退火该 半导体装置元件。该制造半导体装置元件的方法可以更包括从该半导体装置元件移除该薄 膜的步骤。
[0010] 在本发明的某些实施例中，从半导体装置元件中移除部分薄膜的步骤后，残留的 薄膜可继续设置于至少沿着半导体装置元件的周围。例如，残留的薄膜可以是基本上沿周 围设置的残留薄膜层。根据本发明的某些实施例，残留薄膜层包括氮化硅和/或氮氧化硅 中的任一个或两者。
[0011] 在本发明的一实施例中，该介电层包括一氧化硅与一氮氧化硅或至少其中之一。 在本发明的某些实施例中，该多晶硅层是以从580°C至595°C的沉积温度来沉积，或者从 580°C至585°C的沉积温度来沉积。
[0012] 在本发明的某些实施例中，该薄膜实质上配置横跨于该多晶硅层，而在本发明的 其他实施例中，该薄膜包覆该半导体装置元件。在本发明的一实施例中，该薄膜包括一氧化 硅、一氮化硅、一氮氧化硅及其任意组合中的任意之一。
[0013] 在本发明的一实施例中，退火该半导体装置元件的步骤包括增加该半导体装置元 件的温度至一第一阶段温度，以及在第一阶段期间将该半导体装置元件维持在该第一阶段 温度的步骤。在本发明的某些实施例中，退火该半导体装置元件的步骤更包括增加该半导 体装置元件的温度至一第二阶段温度，以及在第二阶段期间将该半导体装置元件维持在该 第二阶段温度的步骤。在本发明的某些实施例中，该第一阶段温度是从800°c至950°C，以 及该第二阶段温度是从l〇〇〇°C至1KKTC。在本发明的某些实施例中，该第一期间可比该第 二期间长。
[0014] 在本发明的一实施例中，该薄膜包括一氮化硅，以及利用包括一热磷酸的一湿法 工艺来移除该薄膜。在本发明的其他实施例中，该薄膜包括一氮氧化硅，以及利用包括一氢 氟酸溶液的一湿法工艺来移除该薄膜。
[0015] 本发明的一方面在于提供一种半导体装置元件，包括：一衬底；一介电层；以及一 多晶娃层，具有从lOMPa至40MPa的一张应力。在本发明的一实施例中，该介电层具有一氧 化硅，以及具有一压应力：_330MPa至-270MPa。在本发明的其他实施例中，该介电层包括以 下至少其中之一：一氧化硅层，具有从_145MPa至-105MPa的压应力；一氮氧化硅层，具有 从lOMPa至30MPa的压应力。
[0016] 在本发明的某些实施例中，该半导体装置元件可更包括一薄膜，其中该薄膜为沉 积至该多晶硅层的一表面及/或包覆该半导体装置元件至少其中之一。在本发明的某些实 施例中，该薄膜包括一氧化硅、一氮化硅或一氮氧化硅任何其中之一。
[0017] 本发明的一方面在于提供一种半导体装置元件，包括：一衬底；一介电层；以及一 以从580°C至595°C的一温度来沉积的微晶硅层，并在包覆一薄膜于该半导体装置元件的 状况下，该半导体装置元件再经由一二阶段温度退火。根据本发明的一个实施例，该半导体 装置元件可额外包括至少部分沿着该半导体装置元件的周围设置的残留薄膜层。在除去薄 膜后，这种残留薄膜层可继续存在。在本发明的一个实施例中，该残留薄膜层可以包括氮化 硅和氮氧化硅中的一者或两者。
[0018] 在检阅结合附图的以下描述时，本发明的这些实施例以及其他方面以及本发明的 实施例将变得显而易见。虽然本发明已通过所附的权利要求书详细指出。
【专利附图】
【附图说明】
[0019] 因此将参照附图以一般术语来描述本发明，附图不一定按比例绘制，其中：
[0020] 图1A说明由薄膜所施加的张应力作用于衬底；
[0021] 图1B说明由薄膜所施加的压应力作用于衬底；
[0022] 图2是根据本发明的一实施例，说明具有介电层形成于衬底上以及多晶硅层配置 于其上的半导体装置元件的截面图；
[0023] 图3是根据本发明的一实施例，说明半导体装置元件的离子掺杂；
[0024] 图4是根据本发明的一实施例，说明已被薄膜所包覆的半导体装置元件的截面 图；
[0025] 图5是根据本发明的一实施例，说明已包覆的半导体装置元件经退火后的截面 图；
[0026] 图6A是根据本发明的一实施例，说明一分离的半导体装置元件的概略图标；
[0027] 图6B是根据本发明的另一实施例，说明在移除主要震动区域上的包覆薄膜后的 半导体装置元件的截面图；
[0028] 图6C是根据本发明的另一实施例，说明在移除包覆薄膜后，残留氧化氮硅以调整 多晶硅薄膜应力的半导体装置元件的截面图；
[0029] 图7是根据本发明的另一实施例，说明具有一薄膜层形成于多晶硅层上的半导体 装置元件的截面图；
[0030] 图8是根据本发明的另一实施例，说明具有一薄膜层形成于多晶硅层上的半导体 装置元件经退火后的截面图；
[0031] 图9A是根据本发明的另一实施例，说明在移除薄膜后的分离的半导体装置元件 的截面图；
[0032] 图9B是根据本发明的另一实施例，说明在移除薄膜后，残留氧化氮硅以调整多晶 硅薄膜应力的分离半导体装置元件的截面图；
[0033] 图10显示注入离子可能采取通过晶硅原子层的路径；
[0034] 图11为离子注入深度与分布浓度的关系图的图示；
[0035] 图12显示注入离子对衬底的入射角度；
[0036] 图13A为在一经过高温退火的多晶硅层中，掺杂剂于晶界及晶粒内分布的理论图 形表示；
[0037] 图13B为在一经过已知温度退火的多晶硅层中，掺杂剂于晶界及晶粒内分布的理 论图形表示；
[0038] 图13C为在一经过低温退火的多晶硅层中，掺杂剂于晶界及晶粒内分布的理论图 形表示；
[0039] 图14为磷在多晶硅中的晶界及晶粒内扩散深度的图形表示；
[0040] 图15为在未包覆薄膜下，不同退火温度、不同注入能量及不同注入浓度下多晶硅 的电阻值及均匀度；
[0041] 图16是根据本发明的一实施例，在退火前（1050°C )已被薄膜包覆的半导体装置 元件在不同注入能量及不同注入浓度下的多晶硅电阻值及均匀度；
[0042] 图17为在退火前（1050°C )并未被薄膜包覆的半导体装置元件在不同注入能量及 不同注入浓度下的多晶硅电阻值及均匀度；
[0043] 图18是根据本发明的一实施例，制造一半导体装置元件过程的流程图；
[0044] 图19是根据本发明的另一实施例，制造一半导体装置元件过程的流程图；以及
【权利要求】
1. 一种制造一半导体装置元件的方法，包括： 在一衬底上形成一介电层； 在一沉积温度下，在该介电层上沉积一多晶娃层； 沉积一薄膜至该半导体装置元件；以及 退火该半导体装置元件， 其中一残留薄膜继续沿着半导体装置元件至少一周围而设置。
2. 根据权利要求1所述的方法，更包括从该半导体装置元件移除该薄膜。
3. 根据权利要求1所述的方法，其中该残留薄膜包括一氮化硅、一氮氧化硅及其任意 组合中的至少其中之一。
4. 根据权利要求1所述的方法，其中该介电层包括一氧化娃与一氮氧化娃至少其中之 〇
5. 根据权利要求1所述的方法，其中该沉积温度是从580°C至595°C。
6. 根据权利要求5所述的方法，其中该沉积温度是从580°C至585°C。
7. 根据权利要求1所述的方法，其中该薄膜包覆该半导体装置元件。
8. 根据权利要求1所述的方法，其中该薄膜配置横跨于该多晶硅层。
9. 根据权利要求1所述的方法，其中该薄膜包括一氧化娃、一氮化娃以及一氮氧化娃 至少其中之一。
10. 根据权利要求1所述的方法，其中退火该半导体装置元件的步骤包括增加该半导 体装置元件的温度至一第一阶段温度，以及在第一阶段期间将该半导体装置元件维持在该 第一温度。
11. 根据权利要求10所述的方法，其中退火该半导体装置元件的步骤包括增加该半导 体装置元件的该温度至一第二阶段温度，以及在第二阶段期间将该半导体装置元件维持在 该第二阶段温度。
12. 根据权利要求11所述的方法，其中该第一阶段温度是从800°C至950°C，以及该第 二阶段温度是从l〇〇〇°C至1KKTC。
13. 根据权利要求12所述的方法，其中该第一阶段期间比该第二期间长。
14. 根据权利要求2所述的方法，其中该薄膜包括一氮化硅，以及利用包括一热磷酸的 一湿法工艺来移除该薄膜。
15. 根据权利要求2所述的方法，其中该薄膜包括一氮氧化硅，以及利用包括一氢氟酸 溶液的一湿法工艺来移除该薄膜。
16. -种半导体装置元件，包括： 一衬底； 一介电层；以及 一多晶硅层，具有从l〇MPa至40MPa的一压力。
17. 根据权利要求16所述的半导体装置元件，其中该介电层具有一氧化硅，以及该介 电层的一压力是从_330MPa至-270MPa。
18. 根据权利要求16所述的半导体装置元件，其中该介电层包括以下至少其中之一： 一氧化硅层，具有从_145MPa至-105MPa的一压力； 一氮氧化硅层，具有从l〇MPa至30MPa的一压力。
19. 根据权利要求16所述的半导体装置元件，更包括一薄膜，其中该薄膜为沉积至该 多晶硅层的一表面以及包覆该半导体装置元件至少其中之一。
20. 根据权利要求19所述的半导体装置元件，其中该薄膜包括一氮化硅或一氮氧化硅 任何其中之一。
21. -种半导体装置元件，包括： 一衬底； 一介电层；以及 一多晶硅层，是以从580°C至595°C的一温度来沉积，其中在一薄膜沉积至该半导体装 置元件的状况下，该半导体装置元件已在一第一阶段温度以及一第二阶段温度退火，在该 薄膜已被移除后，将包括一残留薄膜层余留设置在沿着一半导体装置元件的周围作为一支 承框架。
22. 根据权利要求21所述的半导体装置元件，其中该残留薄膜层包括一氮化硅、一氮 氧化硅及其任意组合中的至少其中之一。
【文档编号】H01L21/02GK104064443SQ201310092271
【公开日】2014年9月24日 申请日期:2013年3月21日 优先权日:2013年3月21日
【发明者】戴光辉, 林宏俞, 谢孟宪, 邱腾震, 苏耿晖 申请人:旺宏电子股份有限公司