结合基板通孔与金属凸块的半导体晶片结构及其制程方法
结合基板通孔与金属凸块的半导体晶片结构及其制程方法
【专利摘要】本发明公开了一种结合基板通孔与金属凸块的半导体晶片结构及其制程方法，其中前述结构由包括有一基板、至少一基板通孔、至少一背面金属层、至少一第一金属层、至少一半导体电子元件以及至少一金属凸块；其中该第一金属层以及该半导体电子元件形成于该基板的正面；该金属凸块，形成于该第一金属层之上；该基板通孔贯穿该基板；该背面金属层形成于该基板的背面，覆盖住该基板通孔以及至少覆盖住部分该基板的背面，并与至少部分该第一金属层于该基板通孔的顶部相接触。运用本发明的结构，有助于提高半导体元件的连结密度，可大幅缩小晶片尺寸，并增快信号传输速度，而同时又可降低耗电量，且又能提供异质整合。
【专利说明】结合基板通孔与金属凸块的半导体晶片结构及其制程方法
【技术领域】
[0001]本发明有关一种结合基板通孔与金属凸块的半导体晶片结构及其制程方法；运用本发明的结构，可制作覆晶式晶片的堆叠，有助于提高半导体元件的连结密度，缩小晶片尺寸以及增快信号的传输速度。
【背景技术】
[0002]半导体元件的制程当中，为缩小半导体晶片的面积，进而发展出覆晶式晶片堆叠的技术。这种晶片堆叠技术通常会使用金属凸块的铜柱，来当作覆晶堆叠的上下晶片间的接点，并借着金属凸块的铜柱来导通并传递信号。第IA图为一现有技术的具铜柱凸块半导体晶片的剖面结构示意图，其中结构依次包含有一基板101、一金属层103、一金属凸块105以及一半导体电子元件113 ;其中该半导体电子元件113形成于该基板101的正面；且其中该金属层103形成于该基板101的正面，并与该半导体电子元件113接触；而该金属凸块105形成于该金属层103之上。第IB图为一现有技术的具铜柱凸块半导体晶片的覆晶式晶片堆叠的剖面结构示意图，其主要结构与第IA图所示的实施例大致相同，惟，在该金属凸块105之上，堆叠一上层晶片135 ;而其中该金属凸块105与该上层晶片135相连接，通过该金属凸块105，可使该基板101上的该半导体电子元件113的信号与该上层晶片135相连接；又在该基板101之下，另设置一模组基板133，于该模组基板133之上，又设一接合打线137，通过该接合打线137将该半导体电子元件113的信号连接至该模组基板133上。
[0003]如此的设计虽可达到3D覆晶式晶片堆叠的效果，然而，在线路的连结密度上的限制依旧很大，因而对缩小晶片尺寸依旧有限，信号传输速度无法再有效提升，也因此整体晶片的耗电量依然偏高。
【发明内容】
[0004]有鉴于此，为了解决上述技术问题，本发明提出一种结合基板通孔与凸块的半导体晶片结构及其制程方法，不但可以提供异质整合，还可提高半导体元件的连结密度，缩小晶片尺寸，增快信号的传输速度，降低晶片的耗电量，并且降低材料成本。
[0005]本发明提供的结合基板通孔与金属凸块的半导体晶片结构，包括有一基板、至少一基板通孔、至少一背面金属层、至少一第一金属层、至少一半导体电子元件以及至少一金属凸块；
其中该基板通孔贯穿该基板；
其中该背面金属层形成于该基板的背面，且该背面金属层覆盖住该基板通孔以及至少覆盖住部分该基板的背面；
其中该第一金属层，形成于该基板的正面，且其中至少部分该第一金属层于该基板通孔的顶部与该背面金属层相接触；
其中该半导体电子元件，形成于该基板的正面，且部分该第一金属层与部分该半导体电子元件相接触；以及其中该金属凸块，形成于该第一金属层之上。
[0006]于实施时，亦可在上述的结构当中，于该基板之上，更设置一保护层，使该保护层覆盖住至少部分该基板、该半导体电子元件以及部分该第一金属层，且该金属凸块以及至少部分该第一金属层不被该保护层所覆盖。
[0007]于实施时，亦可在上述的结构当中，介于该金属凸块及该第一金属层之间，更设置至少一重布线路层，使得该重布线路层在该保护层及该第一金属层之上，且该重布线路层在该金属凸块之下，又其中该重布线路层的结构包括有至少一介电层、至少一介电层通孔以及至少一第二金属层；
其中该介电层，形成于该保护层及该第一金属层之上，且该介电层覆盖住部分该基板、该保护层以及部分该第一金属层；
其中该介电层通孔，贯穿该介电层；以及
其中该第二金属层，形成于该介电层之上，使得该第二金属层覆盖住该介电层通孔以及至少覆盖住部分该介电层，且其中至少部分该第二金属层于该介电层通孔的底部与部分该第一金属层相接触，又该金属凸块，形成于该第二金属层之上。
[0008]于实施时，前述的该基板的材料为砷化镓(GaAs)、碳化硅(SiC)、氮化镓(GaN)或磷化铟(InP)。
[0009]于实施时，前述的该金属凸块之上更镀上一熔接金属层，其中构成该熔接金属层的材料为铟、锡、铟合金、锡合金或铟锡合金。
[0010]于实施时,前述的该基板厚度为大于10 μ m小于300 μ m之间。
[0011]于实施时，前述的该背面金属层的材料为金、铜、钯(Pd)、镍(Ni)、银(Ag)、镍的合金、金铜合金、镍金合金、镍IE合金、IE金合金、金属材料或金属材料的合金。
[0012]于实施时，前述的该第一金属层的材料为金、铜、金铜合金、金属材料或金属材料的合金。
[0013]于实施时，前述的该金属凸块的材料为铜、铜合金、金属材料或金属材料的合金。
[0014]于实施时，前述的该保护层的材料为氮化硅(SiN)。
[0015]于实施时，前述的该介电层的材料为介电物质聚苯并恶唑(PoIybenzoxazoIe,PBO )。
[0016]于实施时，前述的该第二金属层的材料为金、铜、金铜合金、金属材料或金属材料的合金。
[0017]本发明亦提供一种结合基板通孔与金属凸块的半导体晶片结构的制程方法，包括以下步骤:
于一基板的正面，形成至少一半导体电子元件；
于该基板的正面，形成至少一第一金属层；
其中该部分该第一金属层与部分该半导体电子元件相接触；于该第一金属层之上，形成至少一金属凸块；
于该基板正面，形成一防护金属凸块层；
其中该防护金属凸块层覆盖住该基板正面、该半导体电子元件、该第一金属层以及该金属凸块；
于该防护金属凸块层之上，形成一剥离层； 其中该剥离层覆盖住该防护金属凸块层；
于该剥离层之上，附着上一上基板；
研磨及抛光该基板的背面；
于该基板的背面，以曝光显影及蚀刻技术制作出至少一基板通孔；
其中该基板通孔贯穿该基板；
于该基板的背面镀上至少一背面金属层；
其中该背面金属层覆盖住该基板通孔以及至少覆盖住部分该基板的背面，且其中至少部分该第一金属层于该基板通孔的顶部与该背面金属层相接触；
于该基板的背面，真空吸附住一下基板；
经加热之后，使该上基板剥离该剥离层；
清除该剥离层以及该防护金属凸块层；以及释放真空吸附，移开该下基板。
[0018]于实施时，亦可在上述的结构当中，于该基板正面形成该防护金属凸块层之前，先于该基板之上设置一保护层，使该保护层覆盖住至少部分该基板、该半导体电子元件以及部分该第一金属层，且该金属凸块以及至少部分该第一金属层不被该保护层所覆盖；再于该基板正面形成该防护金属凸块层，并使该防护金属凸块层覆盖住该基板正面、该第一金属层、该保护层以及该金属凸块。
[0019]于实施时，亦可在上述的结构当中，于该第一金属层之上形成该金属凸块之前，先于该保护层及该第一金属层之上设置至少一重布线路层，其中该重布线路层的结构包括有:至少一介电层、至少一介电层通孔以及至少一第二金属层；
其中该介电层，形成于该保护层及该第一金属层之上，且该介电层覆盖住部分该基板、该保护层以及部分该第一金属层；
其中该介电层通孔，贯穿该介电层；以及
其中该第二金属层，形成于该介电层之上，使得该第二金属层覆盖住该介电层通孔以及至少覆盖住部分该介电层，且其中至少部分该第二金属层于该介电层通孔的底部与部分该第一金属层相接触；
之后再于该第二金属层之上形成该金属凸块；
并使该防护金属凸块层覆盖住该重布线路层、该第二金属层、该介电层、该介电层通孔以及该金属凸块。
[0020]于实施时，前述的该基板的材料为砷化镓(GaAs)、碳化硅(SiC)、氮化镓(GaN)或磷化铟(InP)。
[0021]于实施时，前述的该金属凸块之上更镀上一熔接金属层，其中构成该熔接金属层的材料为铟、锡、铟合金、锡合金或铟锡合金。
[0022]于实施时,前述的该基板厚度大于10 μ m小于300 μ m之间。
[0023]于实施时，前述的该背面金属层的材料为金、铜、钯(Pd)、镍(Ni)、银(Ag)、镍的合金、金铜合金、镍金合金、镍IE合金、IE金合金、金属材料或金属材料的合金。
[0024]于实施时，前述的该第一金属层的材料为金、铜、金铜合金、金属材料或金属材料的合金。
[0025]于实施时，前述的该金属凸块的材料为铜、铜合金、金属材料或金属材料的合金。
[0026]于实施时，前述的该保护层的材料为氮化硅(SiN)。
[0027]于实施时，前述的该介电层的材料为介电物质聚苯并恶唑(Po Iybenzoxazo I e,PBO )。
[0028]于实施时，前述的该第二金属层的材料为金、铜、金铜合金、金属材料或金属材料的合金。
[0029]于实施时，前述上基板为蓝宝石基板。
[0030]于实施时，前述下基板为碳化物基板。
[0031]本发明提供的结合基板通孔与凸块的半导体晶片结构及其制程方法，有助于提高半导体元件的连结密度，可大幅缩小晶片尺寸，并增快信号传输速度，而同时又可降低耗电量，且又能提供异质整合。
【专利附图】
【附图说明】
[0032]图1A为一现有技术的具铜柱凸块半导体晶片的剖面结构示意图。
[0033]图1B为一现有技术的具铜柱凸块半导体晶片的覆晶式晶片堆叠的剖面结构示意图。
[0034]图2A为本发明的结合基板通孔与金属凸块的半导体晶片的剖面结构示意图。
[0035]图2B为本发明的结合基板通孔与金属凸块的半导体晶片的又一剖面结构示意图。
[0036]图2C-1为本发明的结合基板通孔与金属凸块的半导体晶片的再一剖面结构示意图。
[0037]图2C-2为本发明的结合基板通孔与金属凸块的半导体晶片的又再一剖面结构示意图。
[0038]图2D-1为本发明的结合基板通孔与金属凸块的半导体晶片的又一剖面结构示意图。
[0039]图2D-2为本发明的结合基板通孔与金属凸块的半导体晶片的又再一剖面结构示意图。
[0040]图2A-0为本发明的结合基板通孔与金属凸块的半导体晶片的制程步骤I剖面结构示意图。
[0041]图2A-1为本发明的结合基板通孔与金属凸块的半导体晶片的制程步骤2、3、4剖面结构示意图。
[0042]图2A-2为本发明的结合基板通孔与金属凸块的半导体晶片的制程步骤5剖面结构示意图。
[0043]图2A-3为本发明的结合基板通孔与金属凸块的半导体晶片的制程步骤6剖面结构示意图。
[0044]图2A-4为本发明的结合基板通孔与金属凸块的半导体晶片的制程步骤7剖面结构示意图。
[0045]图2A-5为本发明的结合基板通孔与金属凸块的半导体晶片的制程步骤8剖面结构示意图。
[0046]图2A-6为本发明的结合基板通孔与金属凸块的半导体晶片的制程步骤9剖面结构示意图。
[0047]图2A-7为本发明的结合基板通孔与金属凸块的半导体晶片的制程步骤10剖面结构示意图。
[0048]图2B-0为本发明的结合基板通孔与金属凸块的半导体晶片的制程步骤A及步骤
2、3、4剖面结构示意图。
[0049]图2C-1-0为本发明的结合基板通孔与金属凸块的半导体晶片的制程步骤B及步骤2、3、4剖面结构示意图。
[0050]图2C-2-0为本发明的结合基板通孔与金属凸块的半导体晶片的制程步骤C、D及步骤2、3、4剖面结构示意图。
[0051]图2D-1-0为本发明的结合基板通孔与金属凸块的半导体晶片的制程步骤E、F、G、H及步骤2、3、4剖面结构示意图。
[0052]图2D-2-0为本发明的结合基板通孔与金属凸块的半导体晶片的制程步骤E、F、G、H、I及步骤2、3、4剖面结构示意图。
[0053]图2E为本发明的结合基板通孔与金属凸块的半导体晶片的覆晶式晶片堆叠的剖面结构示意图。
[0054]图2F为本发明的结合基板通孔与金属凸块的半导体晶片的又一覆晶式晶片堆叠的剖面结构示意图。
[0055]图3显示本发明的结合基板通孔与金属凸块的半导体晶片结构及其制程方法的流程图。
[0056]【专利附图】
【附图说明】:
101、基板；103、金属层；
105、金属凸块；111、熔接金属层；
113、半导体电子元件；133、模组基板；
135、上层晶片；137、接合打线；
201、基板；203、第一金属层；
205、金属凸块；207、背面金属层；
209、基板通孔；211、熔接金属层；
213、半导体电子元件；215、保护层；
217、重布线路层； 219、介电层；
221、介电层通孔； 223、第二金属层；
225、防护金属凸块层；227、剥离层；
229、上基板；231、下基板；
233、模组基板；235、上层晶片；
237、接合打线。
【具体实施方式】
[0057]下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好的理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
[0058]图2A为本发明的结合基板通孔与凸块的半导体晶片的剖面结构示意图，其中包括一基板201，其中该基板201通常是使用砷化镓(GaAs)、碳化硅(SiC)、氮化镓(GaN)或磷化铟(InP)等半导体材料所构成，且该基板201厚度为大于10 μ m小于300 μ m之间；于该基板201的正面设置有至少一半导体电子元件213，其中该半导体电子元件213为场效电晶体(FET)、异质接面双极性电晶体(HBT)、电阻、电容或电感等各种半导体电子元件的组合；又于该基板201的正面设置有至少一第一金属层203,其中该第一金属层203的材料为金、铜、金铜合金、金属材料或金属材料的合金，该第一金属层203的厚度为大于等于3μηι,且该第一金属层203与部分该半导体电子兀件213相接触；又于该第一金属层203之上,设置有至少一金属凸块205,其中该金属凸块205的材料为铜、铜合金、金属材料或金属材料的合金；于该基板201的背面以蚀刻技术蚀刻出至少一基板通孔209，且该基板通孔209贯穿该基板201 ;再于该基板201的背面镀上至少一背面金属层207，使该背面金属层207覆盖住该基板通孔209以及至少覆盖住部分该基板201的背面，其中该背面金属层207的材料为金、铜、钯(Pd)、镍(Ni)、银(Ag)、镍的合金、金铜合金、镍金合金、镍钯合金、钯金合金、金属材料或金属材料的合金。
[0059]请参考图2Β，为本发明的另一实施例的剖面结构示意图，其主要结构与图2Α所示的实施例大致相同，惟，在该金属凸块205之上，更镀上一熔接金属层211，其中构成该熔接金属层211的材料为铟、锡、铟合金、锡合金或铟锡合金。
[0060]请参考图2C-1，为本发明的另一实施例的剖面结构示意图，其主要结构与图2Α所示的实施例大致相同，惟，在该基板201之上，更设置一保护层215，使该保护层215覆盖住至少部分该基板201、该半导体电子元件213以及部分该第一金属层203，且该金属凸块205以及至少部分该第一金属层203不被该保护层215所覆盖，且其中该保护层215的材料为氮化硅(SiN)。
[0061]请参考图2C-2，为本发明的另一实施例的剖面结构示意图，其主要结构与图2C-1所示的实施例大致相同，惟，在该金属凸块205之上，更镀上一熔接金属层211，其中构成该熔接金属层211的材料为铟、锡、铟合金、锡合金或铟锡合金。
[0062]请参考图2D-1，为本发明的另一实施例的剖面结构示意图，其主要结构与图2C-1所示的实施例大致相同，惟，在介于该金属凸块205及该第一金属层203之间，更设置至少一重布线路层217，使得该重布线路层217在该保护层215及该第一金属层203之上，且该重布线路层217在该金属凸块205之下，又其中该重布线路层217的结构包括有:至少一介电层219、至少一介电层通孔221以及至少一第二金属层223，其中该介电层219，形成于该保护层215及该第一金属层203之上，且该介电层219覆盖住部分该基板201、该保护层215以及部分该第一金属层203,其中构成该介电层219的材料为介电物质聚苯并恶唑(Polybenzoxazole, ΡΒ0),且该介电层219的厚度为介于5 μ m与30 μ m之间；其中该介电层通孔221，贯穿该介电层219 ;且其中第二金属层223，形成于该介电层219之上，使得该第二金属层223覆盖住该介电层通孔221以及至少覆盖住部分该介电层219，且其中至少部分该第二金属层223于该介电层通孔221的底部与部分该第一金属层203相接触,其中构成该第二金属层223的材料为金、铜、金铜合金、金属材料或金属材料的合金；又该金属凸块205，形成于该第二金属层223之上；借由该重布线路层217的设计，可以选择将该金属凸块205设置在适当的位置，而电子信号可经由该背面金属层207、该第一金属层203与该半导体电子元件213相连结，并再由该第一金属层203与该第二金属层223传递至该金属凸块205。
[0063]请参考图2D-2，为本发明的另一实施例的剖面结构示意图，其主要结构与图2D-1所示的实施例大致相同，惟，在该金属凸块205之上，更镀上一熔接金属层211，其中构成该熔接金属层211的材料为铟、锡、铟合金、锡合金或铟锡合金。
[0064]图3显示本发明的结合基板通孔与凸块的半导体晶片结构及其制程方法的流程图。如图所示，以制作如前述图2A所示的结合基板通孔与凸块的半导体晶片结构为例，其制程方法包括以下步骤:
步骤1.请参阅图2A-0，于一基板201的正面，形成至少一半导体电子元件213 ;于该基板201的正面,形成至少一第一金属层203,且部分该第一金属层203与部分该半导体电子兀件213相接触；于该第一金属层203之上,形成至少一金属凸块205 ;其中该基板201通常是使用砷化镓(GaAs)、碳化硅(SiC)、氮化镓(GaN)或磷化铟(InP)等半导体材料所构成，且该基板201厚度为大于10 μ m小于300 μ m之间；其中该半导体电子元件213为场效电晶体(FET)、异质接面双极性电晶体(HBT)、电阻、电容或电感等各种半导体电子元件的组合；其中该第一金属层203的材料为金、铜、金铜合金、金属材料或金属材料的合金,该第一金属层203的厚度为大于等于3 μ m ;其中该金属凸块205的材料为铜、铜合金、金属材料或金属材料的合金；
步骤2.请参阅图2A-1，于该基板201正面，形成一防护金属凸块层225，使该防护金属凸块层225覆盖住该基板201的正面、该半导体电子元件213、该第一金属层203以及该金属凸块205 ；
步骤3.请参阅图2A-1，于该防护金属凸块层225之上，形成一剥离层227，使该剥离层227覆盖住该防护金属凸块层225 ；
步骤4.请参阅图2A-1，于该剥离层227之上，附着上一上基板229，其中该上基板229为蓝宝石基板；
步骤5.请参阅图2A-2，研磨及抛光该基板201的背面；
步骤6.请参阅图2A-3，于该基板201的背面，以曝光显影及蚀刻技术制作出至少一基板通孔209，使该基板通孔209贯穿该基板201 ；
步骤7.请参阅图2A-4，于该基板201的背面镀上至少一背面金属层207，使该背面金属层207覆盖住该基板通孔209以及至少覆盖住部分该基板201的背面，且其中至少部分该第一金属层203于该基板通孔209的顶部与该背面金属层207相接触；其中该背面金属层207的材料为金、铜、钯(Pd)、镍(Ni)、银(Ag)、镍的合金、金铜合金、镍金合金、镍钯合金、钯金合金、金属材料或金属材料的合金；
步骤8.请参阅图2A-5，于该基板201的背面，真空吸附住一下基板231，其中该下基板231为碳化物基板；
步骤9.请参阅图2A-5及图2A-6，经加热之后，使该上基板229剥离该剥离层227 ;清除该剥离层227以及该防护金属凸块层225 ;以及
步骤10.请参阅图2A-6及图2A-7，释放真空吸附，移开该下基板231。
[0065]欲制作如前述图2B所示的结合基板通孔与凸块的半导体晶片结构，如前述图3所示的10步骤之外，尚须于步骤I之后，步骤2之前，需增加以下步骤:
步骤A.请参阅第2B-0图，于该金属凸块205之上更镀上一熔接金属层211，其中构成该熔接金属层211的材料为铟、锡、铟合金、锡合金或铟锡合金。
[0066]欲制作如前述图2C-1所示的结合基板通孔与凸块的半导体晶片结构，如前述图3所示的10步骤之外，尚须于步骤I之后，步骤2之前，需增加以下步骤:
步骤B.请参阅图2C-1-0，于该基板201之上，更设置一保护层215，使该保护层215覆盖住至少部分该基板201、该半导体电子元件213以及部分该第一金属层203，且该金属凸块205以及至少部分该第一金属层203不被该保护层215所覆盖；其中该保护层215的材料为氮化硅(SiN)；
且其中步骤2.该防护金属凸块层225覆盖住该基板201正面、该第一金属层203、该保护层215以及该金属凸块205。
[0067]欲制作如前述图2C-2所示的结合基板通孔与凸块的半导体晶片结构，如前述图3所示的10步骤之外，尚须于步骤I之后，步骤2之前，需增加以下步骤:
步骤C.请参阅图2C-2-0，于该基板201之上，更设置一保护层215，使该保护层215覆盖住至少部分该基板201、该半导体电子元件213以及部分该第一金属层203，且该金属凸块205以及至少部分该第一金属层203不被该保护层215所覆盖；其中该保护层215的材料为氮化硅(SiN)；
步骤D.请参阅图2C-2-0，于该金属凸块205之上更镀上一熔接金属层211，其中构成该熔接金属层211的材料为铟、锡、铟合金、锡合金或铟锡合金。
[0068]且其中步骤2.该防护金属凸块层225覆盖住该基板201正面、该第一金属层203、该保护层215以及该金属凸块205。
[0069]欲制作如前述图2D-1所示的结合基板通孔与凸块的半导体晶片结构，如前述图3所示的10步骤之外，尚须将步骤I修改为以下步骤:
步骤E.请参阅图2D-1-0，于一基板201的正面，形成至少一半导体电子元件213 ;于该基板201的正面,形成至少一第一金属层203,且部分该第一金属层203与部分该半导体电子元件213相接触；
步骤F.请参阅图2D-1-0，于该基板201之上，更设置一保护层215，使该保护层215覆盖住至少部分该基板201、该半导体电子元件213以及部分该第一金属层203，且该金属凸块205以及至少部分该第一金属层203不被该保护层215所覆盖；其中该保护层215的材料为氮化硅(SiN)；
步骤G.请参阅图2D-1-0，于该保护层215以及该第一金属层203之上，更设置至少一重布线路层217，其中该重布线路层217的结构包括有:
至少一介电层219，形成于该保护层215及该第一金属层203之上，且该介电层219覆盖住部分该基板201、该保护层215以及部分该第一金属层203 ;其中构成该介电层219的材料为介电物质聚苯并恶唑(Polybenzoxazole, ΡΒ0),且该介电层219的厚度为介于5 μ m与30 μ m之间；
至少一介电层通孔221，贯穿该介电层219 ;以及
至少一第二金属层223，形成于该介电层219之上，使得该第二金属层223覆盖住该介电层通孔221以及至少覆盖住部分该介电层219，且其中至少部分该第二金属层223于该介电层通孔221的底部与部分该第一金属层203相接触；其中构成该第二金属层223的材料为金、铜、金铜合金、金属材料或金属材料的合金；
步骤H.请参阅图2D-1-0，于该第二金属层223之上，形成至少一金属凸块205 ； 且其中步骤2.该防护金属凸块层225覆盖住该重布线路层217、该第二金属层223、该介电层219、该介电层通孔221以及该金属凸块205。
[0070]欲制作如前述图2D-2所示的结合基板通孔与凸块的半导体晶片结构，其步骤如前述制作图2D-1的结构，除了需修改图3所示的10步骤中的步骤I成为步骤E、步骤F、步骤G、步骤H之外，尚须于步骤H之后，步骤2之前，增加以下步骤:
步骤1.请参阅图2D-2-0，于该金属凸块205之上更镀上一熔接金属层211，其中构成该熔接金属层211的材料为铟、锡、铟合金、锡合金或铟锡合金。
[0071]图2E为本发明的结合基板通孔与凸块的半导体晶片的覆晶式晶片堆叠的剖面结构示意图，其主要结构与图2C-1以及所示的实施例大致相同，惟，于该金属凸块205之上焊接一上层晶片235，而其中该金属凸块205与该上层晶片235相连接，且其中该上层晶片235包含有其他的半导体电子元件；电子信号可经由该背面金属层207、该第一金属层203与该半导体电子元件213相连结，并再由该第一金属层203传递至该金属凸块205，接着再通过该金属凸块205将电子信号传递至该上层晶片235所包含的半导体电子元件；又于该背面金属层207之下，设置一模组基板233，于该模组基板233之上，又设至少一接合打线237，通过该接合打线237可将该半导体电子元件213的信号连接至该模组基板233上。
[0072]图2F为本发明的结合基板通孔与凸块的半导体晶片的覆晶式晶片堆叠的剖面结构示意图，其主要结构与图2D-1以及所示的实施例大致相同，惟，于该金属凸块205之上焊接一上层晶片235，而其中该金属凸块205与该上层晶片235相连接，且其中该上层晶片235包含有其他的半导体电子元件；借由该重布线路层217的设计，可以选择将该金属凸块205设置在适当的位置，搭配该上层晶片235与该金属凸块205相对应的焊接点；而电子信号可经由该背面金属层207、该第一金属层203与该半导体电子元件213相连结，并再由该第一金属层203与该第二金属层223传递至该金属凸块205，接着再通过该金属凸块205将电子信号传输至该上层晶片235所包含的半导体电子元件；又于该背面金属层207之下，设置一模组基板233，于该模组基板233之上，又设至少一接合打线237，通过该接合打线237可将该半导体电子元件213的信号连接至该模组基板233上。
[0073]综上所述，本发明通过运用本发明的结合基板通孔与凸块的半导体晶片结构及其制程方法，有助于提高半导体元件的连结密度，可大幅缩小晶片尺寸，并增快信号传输速度，而同时又可降低耗电量，且又能提供异质整合，因此本发明确实可达到预期的目的，并具有良好制程稳定性及元件可靠度等优点。
[0074]以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。本【技术领域】的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。
【权利要求】
1.一种结合基板通孔与金属凸块的半导体晶片结构，其特征在于，主要结构包括有: 一基板； 至少一基板通孔，贯穿该基板； 至少一背面金属层，形成于该基板的背面，且该背面金属层覆盖住该基板通孔以及至少覆盖住部分该基板的背面； 至少一第一金属层，形成于该基板的正面，且其中至少部分该第一金属层于该基板通孔的顶部与该背面金属层相接触； 至少一半导体电子元件，形成于该基板的正面，且部分该第一金属层与部分该半导体电子元件相接触；以及 至少一金属凸块，形成于该第一金属层之上。
2.如权利要求1所述的结合基板通孔与金属凸块的半导体晶片结构，其特征在于，于该基板之上，更设置一保护层，使该保护层覆盖住至少部分该基板、该半导体电子元件以及部分该第一金属层，且该金属凸块以及至少部分该第一金属层不被该保护层所覆盖。
3.如权利要求2所述的结合基板通孔与金属凸块的半导体晶片结构，其特征在于，介于该金属凸块及该第一金属层之间，更设置至少一重布线路层，使得该重布线路层在该保护层及该第一金属层之上，且该重布线路层在该金属凸块之下，又其中，该重布线路层的结构包括有: 至少一介电层，形成于该保护层及该第一金属层之上，且该介电层覆盖住部分该基板、该保护层以及部分该第一金属层； 至少一介电层通孔，贯穿该介电层；以及 至少一第二金属层，形成于该介电层之上，使得该第二金属层覆盖住该介电层通孔以及至少覆盖住部分该介电层，且其中至少部分该第二金属层于该介电层通孔的底部与部分该第一金属层相接触，又该金属凸块，形成于该第二金属层之上。
4.如权利要求3所述的结合基板通孔与金属凸块的半导体晶片结构，其特征在于，构成该介电层的材料为聚苯并恶唑。
5.如权利要求3所述的结合基板通孔与金属凸块的半导体晶片结构，其特征在于，构成该第二金属层的材料为金、铜或金铜合金。
6.如权利要求2所述的结合基板通孔与金属凸块的半导体晶片结构，其特征在于，构成该保护层的材料为氮化硅。
7.如权利要求1所述的结合基板通孔与金属凸块的半导体晶片结构，其特征在于，构成该基板的材料为砷化镓、碳化硅、氮化镓或磷化铟。
8.如权利要求1所述的结合基板通孔与金属凸块的半导体晶片结构，其特征在于，于该金属凸块之上更镀上一熔接金属层，其中构成该熔接金属层的材料为铟、锡、铟合金、锡合金或铟锡合金。
9.如权利要求1所述的结合基板通孔与金属凸块的半导体晶片结构，其特征在于，该基板厚度为大于10 μ m小于300 μ m之间。
10.如权利要求1所述的结合基板通孔与金属凸块的半导体晶片结构，其特征在于，构成该背面金属层的材料为金、铜、钮、镍、银、镍的合金、金铜合金、镍金合金、镍IE合金或IE益口益O
11.如权利要求1所述的结合基板通孔与金属凸块的半导体晶片结构，其特征在于，构成该第一金属层的材料为金、铜或金铜合金。
12.如权利要求1项所述的结合基板通孔与金属凸块的半导体晶片结构，其特征在于，构成该金属凸块的材料为铜、铜合金、金属材料或金属材料的合金者。
13.—种结合基板通孔与金属凸块的半导体晶片的制程方法，包括以下步骤: 于一基板的正面，形成至少一半导体电子元件； 于该基板的正面，形成至少一第一金属层，且部分该第一金属层与部分该半导体电子元件相接触； 于该第一金属层之上，形 成至少一金属凸块； 于该基板正面，形成一防护金属凸块层，使该防护金属凸块层覆盖住该基板正面、该半导体电子元件、该第一金属层以及该金属凸块； 于该防护金属凸块层之上，形成一剥离层，使该剥离层覆盖住该防护金属凸块层； 于该剥离层之上，附着上一上基板； 研磨及抛光该基板的背面； 于该基板的背面，以曝光显影及蚀刻技术制作出至少一基板通孔，使该基板通孔贯穿该基板； 于该基板的背面镀上至少一背面金属层，使该背面金属层覆盖住该基板通孔以及至少覆盖住部分该基板的背面，且其中至少部分该第一金属层于该基板通孔的顶部与该背面金属层相接触； 于该基板的背面，真空吸附住一下基板； 经加热之后，使该上基板剥离该剥离层； 清除该剥离层以及该防护金属凸块层；以及 释放真空吸附，移开该下基板。
14.如权利要求13所述的制程方法，其特征在于，进一步包括以下步骤: 于该基板正面形成该防护金属凸块层之前，先于该基板之上设置一保护层，使该保护层覆盖住至少部分该基板、该半导体电子元件以及部分该第一金属层，且该金属凸块以及至少部分该第一金属层不被该保护层所覆盖；再于该基板正面形成该防护金属凸块层，并使该防护金属凸块层覆盖住该基板正面、该第一金属层、该保护层以及该金属凸块。
15.如权利要求14所述的制程方法，其特征在于，构成该保护层的材料为氮化硅。
16.如权利要求14所述的制程方法，其特征在于，进一步包括以下步骤: 于该第一金属层之上形成该金属凸块之前，先于该保护层及该第一金属层之上设置至少一重布线路层，其中该重布线路层的结构包括有: 至少一介电层，形成于该保护层及该第一金属层之上，且该介电层覆盖住部分该基板、该保护层以及部分该第一金属层； 至少一介电层通孔，贯穿该介电层；以及 至少一第二金属层，形成于该介电层之上，使得该第二金属层覆盖住该介电层通孔以及至少覆盖住部分该介电层，且其中至少部分该第二金属层于该介电层通孔的底部与部分该第一金属层相接触； 之后再于该第二金属层之上形成该金属凸块；并使该防护金属凸块层覆盖住该重布线路层、该第二金属层、该介电层、该介电层通孔以及该金属凸块。
17.如权利要求16所述的制程方法，其特征在于，构成该介电层的材料为聚苯并恶唑。
18.如权利要求16所述的制程方法，其特征在于，构成该第二金属层的材料为金、铜或金铜合金。
19.如权利要求13所述的制程方法，其特征在于，构成该基板的材料为砷化镓、碳化硅、氮化镓或磷化铟。
20.如权利要求13所述的制程方法，其特征在于，于该金属凸块之上更镀上一熔接金属层，其中构成该熔接金属层的材料为铟、锡、铟合金、锡合金或铟锡合金。
21.如权利要求13所述的制程方法，其特征在于，该基板厚度为大于10μm小于300 μ m之间。
22.如权利要求13所述的制程方法，其特征在于，构成该背面金属层的材料为金、铜、IE、镍、银、镍的合金、金铜合金、镍金合金、镍IE合金或IE金合金。
23.如权利要求13所述的制程方法，其特征在于，构成该第一金属层的材料为金、铜或金铜合金。
24.如权利要求13所述的制程方法，其特征在于，构成该金属凸块的材料为铜或铜合金。
25.如权利要求13所述的制程方法，其特征在于，该上基板为蓝宝石基板。
26.如权利要求13所述的制程方法，其特征在于，该下基板为碳化物基板。
【文档编号】H01L23/52GK104051421SQ201310079415
【公开日】2014年9月17日 申请日期:2013年3月13日 优先权日:2013年3月13日
【发明者】花长煌, 林志贤 申请人:稳懋半导体股份有限公司
【专利摘要】本发明公开了一种结合基板通孔与金属凸块的半导体晶片结构及其制程方法，其中前述结构由包括有一基板、至少一基板通孔、至少一背面金属层、至少一第一金属层、至少一半导体电子元件以及至少一金属凸块；其中该第一金属层以及该半导体电子元件形成于该基板的正面；该金属凸块，形成于该第一金属层之上；该基板通孔贯穿该基板；该背面金属层形成于该基板的背面，覆盖住该基板通孔以及至少覆盖住部分该基板的背面，并与至少部分该第一金属层于该基板通孔的顶部相接触。运用本发明的结构，有助于提高半导体元件的连结密度，可大幅缩小晶片尺寸，并增快信号传输速度，而同时又可降低耗电量，且又能提供异质整合。
【专利说明】结合基板通孔与金属凸块的半导体晶片结构及其制程方法
【技术领域】
[0001]本发明有关一种结合基板通孔与金属凸块的半导体晶片结构及其制程方法；运用本发明的结构，可制作覆晶式晶片的堆叠，有助于提高半导体元件的连结密度，缩小晶片尺寸以及增快信号的传输速度。
【背景技术】
[0002]半导体元件的制程当中，为缩小半导体晶片的面积，进而发展出覆晶式晶片堆叠的技术。这种晶片堆叠技术通常会使用金属凸块的铜柱，来当作覆晶堆叠的上下晶片间的接点，并借着金属凸块的铜柱来导通并传递信号。第IA图为一现有技术的具铜柱凸块半导体晶片的剖面结构示意图，其中结构依次包含有一基板101、一金属层103、一金属凸块105以及一半导体电子元件113 ;其中该半导体电子元件113形成于该基板101的正面；且其中该金属层103形成于该基板101的正面，并与该半导体电子元件113接触；而该金属凸块105形成于该金属层103之上。第IB图为一现有技术的具铜柱凸块半导体晶片的覆晶式晶片堆叠的剖面结构示意图，其主要结构与第IA图所示的实施例大致相同，惟，在该金属凸块105之上，堆叠一上层晶片135 ;而其中该金属凸块105与该上层晶片135相连接，通过该金属凸块105，可使该基板101上的该半导体电子元件113的信号与该上层晶片135相连接；又在该基板101之下，另设置一模组基板133，于该模组基板133之上，又设一接合打线137，通过该接合打线137将该半导体电子元件113的信号连接至该模组基板133上。
[0003]如此的设计虽可达到3D覆晶式晶片堆叠的效果，然而，在线路的连结密度上的限制依旧很大，因而对缩小晶片尺寸依旧有限，信号传输速度无法再有效提升，也因此整体晶片的耗电量依然偏高。
【发明内容】
[0004]有鉴于此，为了解决上述技术问题，本发明提出一种结合基板通孔与凸块的半导体晶片结构及其制程方法，不但可以提供异质整合，还可提高半导体元件的连结密度，缩小晶片尺寸，增快信号的传输速度，降低晶片的耗电量，并且降低材料成本。
[0005]本发明提供的结合基板通孔与金属凸块的半导体晶片结构，包括有一基板、至少一基板通孔、至少一背面金属层、至少一第一金属层、至少一半导体电子元件以及至少一金属凸块；
其中该基板通孔贯穿该基板；
其中该背面金属层形成于该基板的背面，且该背面金属层覆盖住该基板通孔以及至少覆盖住部分该基板的背面；
其中该第一金属层，形成于该基板的正面，且其中至少部分该第一金属层于该基板通孔的顶部与该背面金属层相接触；
其中该半导体电子元件，形成于该基板的正面，且部分该第一金属层与部分该半导体电子元件相接触；以及其中该金属凸块，形成于该第一金属层之上。
[0006]于实施时，亦可在上述的结构当中，于该基板之上，更设置一保护层，使该保护层覆盖住至少部分该基板、该半导体电子元件以及部分该第一金属层，且该金属凸块以及至少部分该第一金属层不被该保护层所覆盖。
[0007]于实施时，亦可在上述的结构当中，介于该金属凸块及该第一金属层之间，更设置至少一重布线路层，使得该重布线路层在该保护层及该第一金属层之上，且该重布线路层在该金属凸块之下，又其中该重布线路层的结构包括有至少一介电层、至少一介电层通孔以及至少一第二金属层；
其中该介电层，形成于该保护层及该第一金属层之上，且该介电层覆盖住部分该基板、该保护层以及部分该第一金属层；
其中该介电层通孔，贯穿该介电层；以及
其中该第二金属层，形成于该介电层之上，使得该第二金属层覆盖住该介电层通孔以及至少覆盖住部分该介电层，且其中至少部分该第二金属层于该介电层通孔的底部与部分该第一金属层相接触，又该金属凸块，形成于该第二金属层之上。
[0008]于实施时，前述的该基板的材料为砷化镓(GaAs)、碳化硅(SiC)、氮化镓(GaN)或磷化铟(InP)。
[0009]于实施时，前述的该金属凸块之上更镀上一熔接金属层，其中构成该熔接金属层的材料为铟、锡、铟合金、锡合金或铟锡合金。
[0010]于实施时,前述的该基板厚度为大于10 μ m小于300 μ m之间。
[0011]于实施时，前述的该背面金属层的材料为金、铜、钯(Pd)、镍(Ni)、银(Ag)、镍的合金、金铜合金、镍金合金、镍IE合金、IE金合金、金属材料或金属材料的合金。
[0012]于实施时，前述的该第一金属层的材料为金、铜、金铜合金、金属材料或金属材料的合金。
[0013]于实施时，前述的该金属凸块的材料为铜、铜合金、金属材料或金属材料的合金。
[0014]于实施时，前述的该保护层的材料为氮化硅(SiN)。
[0015]于实施时，前述的该介电层的材料为介电物质聚苯并恶唑(PoIybenzoxazoIe,PBO )。
[0016]于实施时，前述的该第二金属层的材料为金、铜、金铜合金、金属材料或金属材料的合金。
[0017]本发明亦提供一种结合基板通孔与金属凸块的半导体晶片结构的制程方法，包括以下步骤:
于一基板的正面，形成至少一半导体电子元件；
于该基板的正面，形成至少一第一金属层；
其中该部分该第一金属层与部分该半导体电子元件相接触；于该第一金属层之上，形成至少一金属凸块；
于该基板正面，形成一防护金属凸块层；
其中该防护金属凸块层覆盖住该基板正面、该半导体电子元件、该第一金属层以及该金属凸块；
于该防护金属凸块层之上，形成一剥离层； 其中该剥离层覆盖住该防护金属凸块层；
于该剥离层之上，附着上一上基板；
研磨及抛光该基板的背面；
于该基板的背面，以曝光显影及蚀刻技术制作出至少一基板通孔；
其中该基板通孔贯穿该基板；
于该基板的背面镀上至少一背面金属层；
其中该背面金属层覆盖住该基板通孔以及至少覆盖住部分该基板的背面，且其中至少部分该第一金属层于该基板通孔的顶部与该背面金属层相接触；
于该基板的背面，真空吸附住一下基板；
经加热之后，使该上基板剥离该剥离层；
清除该剥离层以及该防护金属凸块层；以及释放真空吸附，移开该下基板。
[0018]于实施时，亦可在上述的结构当中，于该基板正面形成该防护金属凸块层之前，先于该基板之上设置一保护层，使该保护层覆盖住至少部分该基板、该半导体电子元件以及部分该第一金属层，且该金属凸块以及至少部分该第一金属层不被该保护层所覆盖；再于该基板正面形成该防护金属凸块层，并使该防护金属凸块层覆盖住该基板正面、该第一金属层、该保护层以及该金属凸块。
[0019]于实施时，亦可在上述的结构当中，于该第一金属层之上形成该金属凸块之前，先于该保护层及该第一金属层之上设置至少一重布线路层，其中该重布线路层的结构包括有:至少一介电层、至少一介电层通孔以及至少一第二金属层；
其中该介电层，形成于该保护层及该第一金属层之上，且该介电层覆盖住部分该基板、该保护层以及部分该第一金属层；
其中该介电层通孔，贯穿该介电层；以及
其中该第二金属层，形成于该介电层之上，使得该第二金属层覆盖住该介电层通孔以及至少覆盖住部分该介电层，且其中至少部分该第二金属层于该介电层通孔的底部与部分该第一金属层相接触；
之后再于该第二金属层之上形成该金属凸块；
并使该防护金属凸块层覆盖住该重布线路层、该第二金属层、该介电层、该介电层通孔以及该金属凸块。
[0020]于实施时，前述的该基板的材料为砷化镓(GaAs)、碳化硅(SiC)、氮化镓(GaN)或磷化铟(InP)。
[0021]于实施时，前述的该金属凸块之上更镀上一熔接金属层，其中构成该熔接金属层的材料为铟、锡、铟合金、锡合金或铟锡合金。
[0022]于实施时,前述的该基板厚度大于10 μ m小于300 μ m之间。
[0023]于实施时，前述的该背面金属层的材料为金、铜、钯(Pd)、镍(Ni)、银(Ag)、镍的合金、金铜合金、镍金合金、镍IE合金、IE金合金、金属材料或金属材料的合金。
[0024]于实施时，前述的该第一金属层的材料为金、铜、金铜合金、金属材料或金属材料的合金。
[0025]于实施时，前述的该金属凸块的材料为铜、铜合金、金属材料或金属材料的合金。
[0026]于实施时，前述的该保护层的材料为氮化硅(SiN)。
[0027]于实施时，前述的该介电层的材料为介电物质聚苯并恶唑(Po Iybenzoxazo I e,PBO )。
[0028]于实施时，前述的该第二金属层的材料为金、铜、金铜合金、金属材料或金属材料的合金。
[0029]于实施时，前述上基板为蓝宝石基板。
[0030]于实施时，前述下基板为碳化物基板。
[0031]本发明提供的结合基板通孔与凸块的半导体晶片结构及其制程方法，有助于提高半导体元件的连结密度，可大幅缩小晶片尺寸，并增快信号传输速度，而同时又可降低耗电量，且又能提供异质整合。
【专利附图】
【附图说明】
[0032]图1A为一现有技术的具铜柱凸块半导体晶片的剖面结构示意图。
[0033]图1B为一现有技术的具铜柱凸块半导体晶片的覆晶式晶片堆叠的剖面结构示意图。
[0034]图2A为本发明的结合基板通孔与金属凸块的半导体晶片的剖面结构示意图。
[0035]图2B为本发明的结合基板通孔与金属凸块的半导体晶片的又一剖面结构示意图。
[0036]图2C-1为本发明的结合基板通孔与金属凸块的半导体晶片的再一剖面结构示意图。
[0037]图2C-2为本发明的结合基板通孔与金属凸块的半导体晶片的又再一剖面结构示意图。
[0038]图2D-1为本发明的结合基板通孔与金属凸块的半导体晶片的又一剖面结构示意图。
[0039]图2D-2为本发明的结合基板通孔与金属凸块的半导体晶片的又再一剖面结构示意图。
[0040]图2A-0为本发明的结合基板通孔与金属凸块的半导体晶片的制程步骤I剖面结构示意图。
[0041]图2A-1为本发明的结合基板通孔与金属凸块的半导体晶片的制程步骤2、3、4剖面结构示意图。
[0042]图2A-2为本发明的结合基板通孔与金属凸块的半导体晶片的制程步骤5剖面结构示意图。
[0043]图2A-3为本发明的结合基板通孔与金属凸块的半导体晶片的制程步骤6剖面结构示意图。
[0044]图2A-4为本发明的结合基板通孔与金属凸块的半导体晶片的制程步骤7剖面结构示意图。
[0045]图2A-5为本发明的结合基板通孔与金属凸块的半导体晶片的制程步骤8剖面结构示意图。
[0046]图2A-6为本发明的结合基板通孔与金属凸块的半导体晶片的制程步骤9剖面结构示意图。
[0047]图2A-7为本发明的结合基板通孔与金属凸块的半导体晶片的制程步骤10剖面结构示意图。
[0048]图2B-0为本发明的结合基板通孔与金属凸块的半导体晶片的制程步骤A及步骤
2、3、4剖面结构示意图。
[0049]图2C-1-0为本发明的结合基板通孔与金属凸块的半导体晶片的制程步骤B及步骤2、3、4剖面结构示意图。
[0050]图2C-2-0为本发明的结合基板通孔与金属凸块的半导体晶片的制程步骤C、D及步骤2、3、4剖面结构示意图。
[0051]图2D-1-0为本发明的结合基板通孔与金属凸块的半导体晶片的制程步骤E、F、G、H及步骤2、3、4剖面结构示意图。
[0052]图2D-2-0为本发明的结合基板通孔与金属凸块的半导体晶片的制程步骤E、F、G、H、I及步骤2、3、4剖面结构示意图。
[0053]图2E为本发明的结合基板通孔与金属凸块的半导体晶片的覆晶式晶片堆叠的剖面结构示意图。
[0054]图2F为本发明的结合基板通孔与金属凸块的半导体晶片的又一覆晶式晶片堆叠的剖面结构示意图。
[0055]图3显示本发明的结合基板通孔与金属凸块的半导体晶片结构及其制程方法的流程图。
[0056]【专利附图】
【附图说明】:
101、基板；103、金属层；
105、金属凸块；111、熔接金属层；
113、半导体电子元件；133、模组基板；
135、上层晶片；137、接合打线；
201、基板；203、第一金属层；
205、金属凸块；207、背面金属层；
209、基板通孔；211、熔接金属层；
213、半导体电子元件；215、保护层；
217、重布线路层； 219、介电层；
221、介电层通孔； 223、第二金属层；
225、防护金属凸块层；227、剥离层；
229、上基板；231、下基板；
233、模组基板；235、上层晶片；
237、接合打线。
【具体实施方式】
[0057]下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好的理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
[0058]图2A为本发明的结合基板通孔与凸块的半导体晶片的剖面结构示意图，其中包括一基板201，其中该基板201通常是使用砷化镓(GaAs)、碳化硅(SiC)、氮化镓(GaN)或磷化铟(InP)等半导体材料所构成，且该基板201厚度为大于10 μ m小于300 μ m之间；于该基板201的正面设置有至少一半导体电子元件213，其中该半导体电子元件213为场效电晶体(FET)、异质接面双极性电晶体(HBT)、电阻、电容或电感等各种半导体电子元件的组合；又于该基板201的正面设置有至少一第一金属层203,其中该第一金属层203的材料为金、铜、金铜合金、金属材料或金属材料的合金，该第一金属层203的厚度为大于等于3μηι,且该第一金属层203与部分该半导体电子兀件213相接触；又于该第一金属层203之上,设置有至少一金属凸块205,其中该金属凸块205的材料为铜、铜合金、金属材料或金属材料的合金；于该基板201的背面以蚀刻技术蚀刻出至少一基板通孔209，且该基板通孔209贯穿该基板201 ;再于该基板201的背面镀上至少一背面金属层207，使该背面金属层207覆盖住该基板通孔209以及至少覆盖住部分该基板201的背面，其中该背面金属层207的材料为金、铜、钯(Pd)、镍(Ni)、银(Ag)、镍的合金、金铜合金、镍金合金、镍钯合金、钯金合金、金属材料或金属材料的合金。
[0059]请参考图2Β，为本发明的另一实施例的剖面结构示意图，其主要结构与图2Α所示的实施例大致相同，惟，在该金属凸块205之上，更镀上一熔接金属层211，其中构成该熔接金属层211的材料为铟、锡、铟合金、锡合金或铟锡合金。
[0060]请参考图2C-1，为本发明的另一实施例的剖面结构示意图，其主要结构与图2Α所示的实施例大致相同，惟，在该基板201之上，更设置一保护层215，使该保护层215覆盖住至少部分该基板201、该半导体电子元件213以及部分该第一金属层203，且该金属凸块205以及至少部分该第一金属层203不被该保护层215所覆盖，且其中该保护层215的材料为氮化硅(SiN)。
[0061]请参考图2C-2，为本发明的另一实施例的剖面结构示意图，其主要结构与图2C-1所示的实施例大致相同，惟，在该金属凸块205之上，更镀上一熔接金属层211，其中构成该熔接金属层211的材料为铟、锡、铟合金、锡合金或铟锡合金。
[0062]请参考图2D-1，为本发明的另一实施例的剖面结构示意图，其主要结构与图2C-1所示的实施例大致相同，惟，在介于该金属凸块205及该第一金属层203之间，更设置至少一重布线路层217，使得该重布线路层217在该保护层215及该第一金属层203之上，且该重布线路层217在该金属凸块205之下，又其中该重布线路层217的结构包括有:至少一介电层219、至少一介电层通孔221以及至少一第二金属层223，其中该介电层219，形成于该保护层215及该第一金属层203之上，且该介电层219覆盖住部分该基板201、该保护层215以及部分该第一金属层203,其中构成该介电层219的材料为介电物质聚苯并恶唑(Polybenzoxazole, ΡΒ0),且该介电层219的厚度为介于5 μ m与30 μ m之间；其中该介电层通孔221，贯穿该介电层219 ;且其中第二金属层223，形成于该介电层219之上，使得该第二金属层223覆盖住该介电层通孔221以及至少覆盖住部分该介电层219，且其中至少部分该第二金属层223于该介电层通孔221的底部与部分该第一金属层203相接触,其中构成该第二金属层223的材料为金、铜、金铜合金、金属材料或金属材料的合金；又该金属凸块205，形成于该第二金属层223之上；借由该重布线路层217的设计，可以选择将该金属凸块205设置在适当的位置，而电子信号可经由该背面金属层207、该第一金属层203与该半导体电子元件213相连结，并再由该第一金属层203与该第二金属层223传递至该金属凸块205。
[0063]请参考图2D-2，为本发明的另一实施例的剖面结构示意图，其主要结构与图2D-1所示的实施例大致相同，惟，在该金属凸块205之上，更镀上一熔接金属层211，其中构成该熔接金属层211的材料为铟、锡、铟合金、锡合金或铟锡合金。
[0064]图3显示本发明的结合基板通孔与凸块的半导体晶片结构及其制程方法的流程图。如图所示，以制作如前述图2A所示的结合基板通孔与凸块的半导体晶片结构为例，其制程方法包括以下步骤:
步骤1.请参阅图2A-0，于一基板201的正面，形成至少一半导体电子元件213 ;于该基板201的正面,形成至少一第一金属层203,且部分该第一金属层203与部分该半导体电子兀件213相接触；于该第一金属层203之上,形成至少一金属凸块205 ;其中该基板201通常是使用砷化镓(GaAs)、碳化硅(SiC)、氮化镓(GaN)或磷化铟(InP)等半导体材料所构成，且该基板201厚度为大于10 μ m小于300 μ m之间；其中该半导体电子元件213为场效电晶体(FET)、异质接面双极性电晶体(HBT)、电阻、电容或电感等各种半导体电子元件的组合；其中该第一金属层203的材料为金、铜、金铜合金、金属材料或金属材料的合金,该第一金属层203的厚度为大于等于3 μ m ;其中该金属凸块205的材料为铜、铜合金、金属材料或金属材料的合金；
步骤2.请参阅图2A-1，于该基板201正面，形成一防护金属凸块层225，使该防护金属凸块层225覆盖住该基板201的正面、该半导体电子元件213、该第一金属层203以及该金属凸块205 ；
步骤3.请参阅图2A-1，于该防护金属凸块层225之上，形成一剥离层227，使该剥离层227覆盖住该防护金属凸块层225 ；
步骤4.请参阅图2A-1，于该剥离层227之上，附着上一上基板229，其中该上基板229为蓝宝石基板；
步骤5.请参阅图2A-2，研磨及抛光该基板201的背面；
步骤6.请参阅图2A-3，于该基板201的背面，以曝光显影及蚀刻技术制作出至少一基板通孔209，使该基板通孔209贯穿该基板201 ；
步骤7.请参阅图2A-4，于该基板201的背面镀上至少一背面金属层207，使该背面金属层207覆盖住该基板通孔209以及至少覆盖住部分该基板201的背面，且其中至少部分该第一金属层203于该基板通孔209的顶部与该背面金属层207相接触；其中该背面金属层207的材料为金、铜、钯(Pd)、镍(Ni)、银(Ag)、镍的合金、金铜合金、镍金合金、镍钯合金、钯金合金、金属材料或金属材料的合金；
步骤8.请参阅图2A-5，于该基板201的背面，真空吸附住一下基板231，其中该下基板231为碳化物基板；
步骤9.请参阅图2A-5及图2A-6，经加热之后，使该上基板229剥离该剥离层227 ;清除该剥离层227以及该防护金属凸块层225 ;以及
步骤10.请参阅图2A-6及图2A-7，释放真空吸附，移开该下基板231。
[0065]欲制作如前述图2B所示的结合基板通孔与凸块的半导体晶片结构，如前述图3所示的10步骤之外，尚须于步骤I之后，步骤2之前，需增加以下步骤:
步骤A.请参阅第2B-0图，于该金属凸块205之上更镀上一熔接金属层211，其中构成该熔接金属层211的材料为铟、锡、铟合金、锡合金或铟锡合金。
[0066]欲制作如前述图2C-1所示的结合基板通孔与凸块的半导体晶片结构，如前述图3所示的10步骤之外，尚须于步骤I之后，步骤2之前，需增加以下步骤:
步骤B.请参阅图2C-1-0，于该基板201之上，更设置一保护层215，使该保护层215覆盖住至少部分该基板201、该半导体电子元件213以及部分该第一金属层203，且该金属凸块205以及至少部分该第一金属层203不被该保护层215所覆盖；其中该保护层215的材料为氮化硅(SiN)；
且其中步骤2.该防护金属凸块层225覆盖住该基板201正面、该第一金属层203、该保护层215以及该金属凸块205。
[0067]欲制作如前述图2C-2所示的结合基板通孔与凸块的半导体晶片结构，如前述图3所示的10步骤之外，尚须于步骤I之后，步骤2之前，需增加以下步骤:
步骤C.请参阅图2C-2-0，于该基板201之上，更设置一保护层215，使该保护层215覆盖住至少部分该基板201、该半导体电子元件213以及部分该第一金属层203，且该金属凸块205以及至少部分该第一金属层203不被该保护层215所覆盖；其中该保护层215的材料为氮化硅(SiN)；
步骤D.请参阅图2C-2-0，于该金属凸块205之上更镀上一熔接金属层211，其中构成该熔接金属层211的材料为铟、锡、铟合金、锡合金或铟锡合金。
[0068]且其中步骤2.该防护金属凸块层225覆盖住该基板201正面、该第一金属层203、该保护层215以及该金属凸块205。
[0069]欲制作如前述图2D-1所示的结合基板通孔与凸块的半导体晶片结构，如前述图3所示的10步骤之外，尚须将步骤I修改为以下步骤:
步骤E.请参阅图2D-1-0，于一基板201的正面，形成至少一半导体电子元件213 ;于该基板201的正面,形成至少一第一金属层203,且部分该第一金属层203与部分该半导体电子元件213相接触；
步骤F.请参阅图2D-1-0，于该基板201之上，更设置一保护层215，使该保护层215覆盖住至少部分该基板201、该半导体电子元件213以及部分该第一金属层203，且该金属凸块205以及至少部分该第一金属层203不被该保护层215所覆盖；其中该保护层215的材料为氮化硅(SiN)；
步骤G.请参阅图2D-1-0，于该保护层215以及该第一金属层203之上，更设置至少一重布线路层217，其中该重布线路层217的结构包括有:
至少一介电层219，形成于该保护层215及该第一金属层203之上，且该介电层219覆盖住部分该基板201、该保护层215以及部分该第一金属层203 ;其中构成该介电层219的材料为介电物质聚苯并恶唑(Polybenzoxazole, ΡΒ0),且该介电层219的厚度为介于5 μ m与30 μ m之间；
至少一介电层通孔221，贯穿该介电层219 ;以及
至少一第二金属层223，形成于该介电层219之上，使得该第二金属层223覆盖住该介电层通孔221以及至少覆盖住部分该介电层219，且其中至少部分该第二金属层223于该介电层通孔221的底部与部分该第一金属层203相接触；其中构成该第二金属层223的材料为金、铜、金铜合金、金属材料或金属材料的合金；
步骤H.请参阅图2D-1-0，于该第二金属层223之上，形成至少一金属凸块205 ； 且其中步骤2.该防护金属凸块层225覆盖住该重布线路层217、该第二金属层223、该介电层219、该介电层通孔221以及该金属凸块205。
[0070]欲制作如前述图2D-2所示的结合基板通孔与凸块的半导体晶片结构，其步骤如前述制作图2D-1的结构，除了需修改图3所示的10步骤中的步骤I成为步骤E、步骤F、步骤G、步骤H之外，尚须于步骤H之后，步骤2之前，增加以下步骤:
步骤1.请参阅图2D-2-0，于该金属凸块205之上更镀上一熔接金属层211，其中构成该熔接金属层211的材料为铟、锡、铟合金、锡合金或铟锡合金。
[0071]图2E为本发明的结合基板通孔与凸块的半导体晶片的覆晶式晶片堆叠的剖面结构示意图，其主要结构与图2C-1以及所示的实施例大致相同，惟，于该金属凸块205之上焊接一上层晶片235，而其中该金属凸块205与该上层晶片235相连接，且其中该上层晶片235包含有其他的半导体电子元件；电子信号可经由该背面金属层207、该第一金属层203与该半导体电子元件213相连结，并再由该第一金属层203传递至该金属凸块205，接着再通过该金属凸块205将电子信号传递至该上层晶片235所包含的半导体电子元件；又于该背面金属层207之下，设置一模组基板233，于该模组基板233之上，又设至少一接合打线237，通过该接合打线237可将该半导体电子元件213的信号连接至该模组基板233上。
[0072]图2F为本发明的结合基板通孔与凸块的半导体晶片的覆晶式晶片堆叠的剖面结构示意图，其主要结构与图2D-1以及所示的实施例大致相同，惟，于该金属凸块205之上焊接一上层晶片235，而其中该金属凸块205与该上层晶片235相连接，且其中该上层晶片235包含有其他的半导体电子元件；借由该重布线路层217的设计，可以选择将该金属凸块205设置在适当的位置，搭配该上层晶片235与该金属凸块205相对应的焊接点；而电子信号可经由该背面金属层207、该第一金属层203与该半导体电子元件213相连结，并再由该第一金属层203与该第二金属层223传递至该金属凸块205，接着再通过该金属凸块205将电子信号传输至该上层晶片235所包含的半导体电子元件；又于该背面金属层207之下，设置一模组基板233，于该模组基板233之上，又设至少一接合打线237，通过该接合打线237可将该半导体电子元件213的信号连接至该模组基板233上。
[0073]综上所述，本发明通过运用本发明的结合基板通孔与凸块的半导体晶片结构及其制程方法，有助于提高半导体元件的连结密度，可大幅缩小晶片尺寸，并增快信号传输速度，而同时又可降低耗电量，且又能提供异质整合，因此本发明确实可达到预期的目的，并具有良好制程稳定性及元件可靠度等优点。
[0074]以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。本【技术领域】的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。
【权利要求】
1.一种结合基板通孔与金属凸块的半导体晶片结构，其特征在于，主要结构包括有: 一基板； 至少一基板通孔，贯穿该基板； 至少一背面金属层，形成于该基板的背面，且该背面金属层覆盖住该基板通孔以及至少覆盖住部分该基板的背面； 至少一第一金属层，形成于该基板的正面，且其中至少部分该第一金属层于该基板通孔的顶部与该背面金属层相接触； 至少一半导体电子元件，形成于该基板的正面，且部分该第一金属层与部分该半导体电子元件相接触；以及 至少一金属凸块，形成于该第一金属层之上。
2.如权利要求1所述的结合基板通孔与金属凸块的半导体晶片结构，其特征在于，于该基板之上，更设置一保护层，使该保护层覆盖住至少部分该基板、该半导体电子元件以及部分该第一金属层，且该金属凸块以及至少部分该第一金属层不被该保护层所覆盖。
3.如权利要求2所述的结合基板通孔与金属凸块的半导体晶片结构，其特征在于，介于该金属凸块及该第一金属层之间，更设置至少一重布线路层，使得该重布线路层在该保护层及该第一金属层之上，且该重布线路层在该金属凸块之下，又其中，该重布线路层的结构包括有: 至少一介电层，形成于该保护层及该第一金属层之上，且该介电层覆盖住部分该基板、该保护层以及部分该第一金属层； 至少一介电层通孔，贯穿该介电层；以及 至少一第二金属层，形成于该介电层之上，使得该第二金属层覆盖住该介电层通孔以及至少覆盖住部分该介电层，且其中至少部分该第二金属层于该介电层通孔的底部与部分该第一金属层相接触，又该金属凸块，形成于该第二金属层之上。
4.如权利要求3所述的结合基板通孔与金属凸块的半导体晶片结构，其特征在于，构成该介电层的材料为聚苯并恶唑。
5.如权利要求3所述的结合基板通孔与金属凸块的半导体晶片结构，其特征在于，构成该第二金属层的材料为金、铜或金铜合金。
6.如权利要求2所述的结合基板通孔与金属凸块的半导体晶片结构，其特征在于，构成该保护层的材料为氮化硅。
7.如权利要求1所述的结合基板通孔与金属凸块的半导体晶片结构，其特征在于，构成该基板的材料为砷化镓、碳化硅、氮化镓或磷化铟。
8.如权利要求1所述的结合基板通孔与金属凸块的半导体晶片结构，其特征在于，于该金属凸块之上更镀上一熔接金属层，其中构成该熔接金属层的材料为铟、锡、铟合金、锡合金或铟锡合金。
9.如权利要求1所述的结合基板通孔与金属凸块的半导体晶片结构，其特征在于，该基板厚度为大于10 μ m小于300 μ m之间。
10.如权利要求1所述的结合基板通孔与金属凸块的半导体晶片结构，其特征在于，构成该背面金属层的材料为金、铜、钮、镍、银、镍的合金、金铜合金、镍金合金、镍IE合金或IE益口益O
11.如权利要求1所述的结合基板通孔与金属凸块的半导体晶片结构，其特征在于，构成该第一金属层的材料为金、铜或金铜合金。
12.如权利要求1项所述的结合基板通孔与金属凸块的半导体晶片结构，其特征在于，构成该金属凸块的材料为铜、铜合金、金属材料或金属材料的合金者。
13.—种结合基板通孔与金属凸块的半导体晶片的制程方法，包括以下步骤: 于一基板的正面，形成至少一半导体电子元件； 于该基板的正面，形成至少一第一金属层，且部分该第一金属层与部分该半导体电子元件相接触； 于该第一金属层之上，形 成至少一金属凸块； 于该基板正面，形成一防护金属凸块层，使该防护金属凸块层覆盖住该基板正面、该半导体电子元件、该第一金属层以及该金属凸块； 于该防护金属凸块层之上，形成一剥离层，使该剥离层覆盖住该防护金属凸块层； 于该剥离层之上，附着上一上基板； 研磨及抛光该基板的背面； 于该基板的背面，以曝光显影及蚀刻技术制作出至少一基板通孔，使该基板通孔贯穿该基板； 于该基板的背面镀上至少一背面金属层，使该背面金属层覆盖住该基板通孔以及至少覆盖住部分该基板的背面，且其中至少部分该第一金属层于该基板通孔的顶部与该背面金属层相接触； 于该基板的背面，真空吸附住一下基板； 经加热之后，使该上基板剥离该剥离层； 清除该剥离层以及该防护金属凸块层；以及 释放真空吸附，移开该下基板。
14.如权利要求13所述的制程方法，其特征在于，进一步包括以下步骤: 于该基板正面形成该防护金属凸块层之前，先于该基板之上设置一保护层，使该保护层覆盖住至少部分该基板、该半导体电子元件以及部分该第一金属层，且该金属凸块以及至少部分该第一金属层不被该保护层所覆盖；再于该基板正面形成该防护金属凸块层，并使该防护金属凸块层覆盖住该基板正面、该第一金属层、该保护层以及该金属凸块。
15.如权利要求14所述的制程方法，其特征在于，构成该保护层的材料为氮化硅。
16.如权利要求14所述的制程方法，其特征在于，进一步包括以下步骤: 于该第一金属层之上形成该金属凸块之前，先于该保护层及该第一金属层之上设置至少一重布线路层，其中该重布线路层的结构包括有: 至少一介电层，形成于该保护层及该第一金属层之上，且该介电层覆盖住部分该基板、该保护层以及部分该第一金属层； 至少一介电层通孔，贯穿该介电层；以及 至少一第二金属层，形成于该介电层之上，使得该第二金属层覆盖住该介电层通孔以及至少覆盖住部分该介电层，且其中至少部分该第二金属层于该介电层通孔的底部与部分该第一金属层相接触； 之后再于该第二金属层之上形成该金属凸块；并使该防护金属凸块层覆盖住该重布线路层、该第二金属层、该介电层、该介电层通孔以及该金属凸块。
17.如权利要求16所述的制程方法，其特征在于，构成该介电层的材料为聚苯并恶唑。
18.如权利要求16所述的制程方法，其特征在于，构成该第二金属层的材料为金、铜或金铜合金。
19.如权利要求13所述的制程方法，其特征在于，构成该基板的材料为砷化镓、碳化硅、氮化镓或磷化铟。
20.如权利要求13所述的制程方法，其特征在于，于该金属凸块之上更镀上一熔接金属层，其中构成该熔接金属层的材料为铟、锡、铟合金、锡合金或铟锡合金。
21.如权利要求13所述的制程方法，其特征在于，该基板厚度为大于10μm小于300 μ m之间。
22.如权利要求13所述的制程方法，其特征在于，构成该背面金属层的材料为金、铜、IE、镍、银、镍的合金、金铜合金、镍金合金、镍IE合金或IE金合金。
23.如权利要求13所述的制程方法，其特征在于，构成该第一金属层的材料为金、铜或金铜合金。
24.如权利要求13所述的制程方法，其特征在于，构成该金属凸块的材料为铜或铜合金。
25.如权利要求13所述的制程方法，其特征在于，该上基板为蓝宝石基板。
26.如权利要求13所述的制程方法，其特征在于，该下基板为碳化物基板。
【文档编号】H01L23/52GK104051421SQ201310079415
【公开日】2014年9月17日 申请日期:2013年3月13日 优先权日:2013年3月13日
【发明者】花长煌, 林志贤 申请人:稳懋半导体股份有限公司
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1