接触孔插塞的制造方法
【专利摘要】本发明提供一种接触孔插塞的制造方法。上述方法包括提供半导体基板；沉积导电牺牲层；于导电牺牲层上形成硬遮罩图案；移除未被硬遮罩图案覆盖的导电牺牲层，直到半导体基板的电晶体结构顶部的氧化保护层暴露出来为止；移除未被硬遮罩图案覆盖的导电牺牲层，形成底部互连的导电牺牲图案；于导电牺牲图案的侧壁上形成氧化保护层；移除未被硬遮罩图案覆盖的部分氧化保护层和导电牺牲图案；移除未被硬遮罩图案覆盖的导电牺牲图案的底部，以形成导电牺牲柱。本发明提供的一种接触孔插塞的制造方法，其具有高深宽比且具有垂直的侧壁轮廓，以改善已知技术的缺点。
【专利说明】接触孔插塞的制造方法
【技术领域】
[0001]本发明是有关于一种接触孔插塞的制造方法，特别是有关于一种接触孔插塞的蚀刻轮廓的控制方法。
【背景技术】
[0002]在奈米半导体工艺中，随着世代微缩工艺的演进，对于蚀刻轮廓(profile)控制能力势必面对挑战。在已知技术中，多利用化学性蚀刻方式来进行多晶硅蚀刻(polyetching)工艺,也因此垂直的蚀刻轮廓(vertical Profile)是半导体发展所需克服的难题。
[0003]在已知的动态存取存储器(DRAM)是利用反转式接触孔插塞(reverse contactplug process)工艺来制造具有高深宽比的接触孔插塞工艺。上述反转式接触孔插塞先利用蚀刻多晶硅材料的方式形成多晶硅柱来定义接触孔的形状，再将氧化介电层填入多晶硅柱之间的间隙。再通过多晶硅对于氧化介电层的极佳选择比将多晶硅柱移除以形成接触孔。
[0004]然而，典型的多晶硅蚀刻工艺是利用氟、溴化氢和氧气为蚀刻气体，且通过溴化氢/氧气比值(HBr/02ratiO)调整蚀刻轮廓。调低溴化氢/氧气比值可得到较垂直的蚀刻轮廓但郄会造成底部多晶硅的化合物残留而蚀刻停止(etching stop)，产生接触孔插塞短路(contact-to-contact short)的问题。另外，为改善接触孔插塞短路问题而调高溴化氢/氧气比值时，多晶娃柱会出现缺口轮廓(profile notching)而造成多晶娃柱断裂及接触孔插塞电性阻值升高的风险，进而对元件良率或电性产生不良的后果。
【发明内容】
[0005]因此，在此【技术领域】中，有需要一种接触孔插塞的制造方法，其具有高深宽比且具有垂直的侧壁轮廓，以改善已知技术的缺点。
[0006]本发明的一实施例提供一种接触孔插塞的制造方法，包括提供一半导体基板，其中设置有沿一第一方向延伸的多个隔绝物，且其中上述半导体基板具有沿一第二方向延伸的多个电晶体结构；全面性沉积一导电牺牲层；于上述导电牺牲层上形成的多个硬遮罩图案，上述多个硬遮罩图案沿上述第一方向和一第二方向排列成一阵列；使用一第一蚀刻气体，进行一第一非等向性蚀刻工艺，移除未被上述些硬遮罩图案覆盖的部分上述导电牺牲层，直到上述多个电晶体结构顶部的氧化保护层暴露出来为止；使用一第二蚀刻气体，进行一第二非等向性蚀刻工艺，移除未被上述多个硬遮罩图案覆盖的部分上述导电牺牲层，以形成多个导电牺牲图案，其中上述多个导电牺牲图案的多个个底部彼此相连；进行一氧化工艺，以分别于上述多个导电牺牲图案的侧壁上形成多个氧化保护层；使用一第三蚀刻气体，进行一第三非等向性蚀刻工艺，从未被上述多个硬遮罩图案覆盖的上述多个导电牺牲图案的多个侧壁和上述多个底面上移除部分上述多个氧化保护层以及部分上述多个导电牺牲图案；使用一第四蚀刻气体，进行一第四非等向性蚀刻工艺，移除未被上述多个硬遮罩图案覆盖的上述多个导电牺牲图案的彼此相连的上述多个底部，以形成彼此分离的多个导电牺牲柱。
[0007]本发明提供的一种接触孔插塞的制造方法，形成具高深宽比且具垂直侧壁的导电牺牲柱，并可避免已知工艺产生接触孔插塞短路或接触孔插塞阻值过高的问题，且提升元件的电性或良率。
【专利附图】
【附图说明】
[0008]图1a为本发明实施例的接触孔插塞的制造方法的上视示意图。
[0009]图1b为本发明实施例的接触孔插塞的制造方法沿图1a的A-A’切线的剖面示意图。
[0010]图1c为本发明实施例的接触孔插塞的制造方法沿图1a的B-B’切线的剖面示意图。
[0011]图2a为本发明实施例的接触孔插塞的制造方法的上视示意图。
[0012]图2b为本发明实施例的接触孔插塞的制造方法沿图2a的A_A’切线的剖面示意图。
[0013]图2c为本发明实施例的接触孔插塞的制造方法沿图2a的B_B’切线的剖面示意图。
[0014]图3a为本发明实施例的接触孔插塞的制造方法的上视示意图。
[0015]图3b为本发明实施例的接触孔插塞的制造方法沿图3a的A_A’切线的剖面示意图。
[0016]图3c为本发明实施例的接触孔插塞的制造方法沿图3a的B_B’切线的剖面示意图。
[0017]图4、图5、图6、图7、图8、图9为本发明实施例的接触孔插塞沿图3a的A_A’切线的后续工艺步骤的剖面示意图。
[0018]500?接触孔插塞；
[0019]200?半导体基板；
[0020]201?浅沟槽隔绝物；
[0021]202?表面；
[0022]204?绝缘垫层；
[0023]206?导电牺牲层；
[0024]206a、206b、206c?导电牺牲图案；
[0025]208?硬遮罩图案；
[0026]210、210a、210b、210c、210cT 沟槽；
[0027]212、212a、212b、212c?底面；
[0028]214、222?侧壁；
[0029]216、216a?氧化保护层；
[0030]220"导电牺牲柱；
[0031]226?电晶体结构；
[0032]228?氧化层；[0033]232~介电材料；
[0034]232a~介电层；
[0035]240-接触孔开口 ；
[0036]302~第一方向；
[0037]304~第二方向；
[0038]Η1、Η2、Η3 ~深度；
[0039]Τ1- 厚度
【具体实施方式】
[0040]图1a为本发明实施例的接触孔插塞500的制造方法的上视示意图。图1b为本发明实施例的接触孔插塞的制造方法沿图1a的Α-Α’切线的剖面示意图。图1c为本发明实施例的接触孔插塞的制造方法沿图1a的Β-Β’切线的剖面示意图。图2a为本发明实施例的接触孔插塞500的制造方法的上视示意图。图2b为本发明实施例的接触孔插塞的制造方法沿图2a的A-A’切线的剖面示意图。图2c为本发明实施例的接触孔插塞的制造方法沿图2a的B-B’切 线的剖面示意图。图3a为本发明实施例的接触孔插塞500的制造方法的上视示意图。图3b为本发明实施例的接触孔插塞的制造方法沿图3a的A-A’切线的剖面示意图。图3c为本发明实施例的接触孔插塞的制造方法沿图3a的B-B’切线的剖面示意图。另外，图4、图5、图6、图7、图8、图9为本发明实施例的接触孔插塞沿图3a的A_A’切线的后续工艺步骤的剖面示意图。
[0041]如图1alc所示，提供一半导体基板200。本发明实施例的接触孔插塞500可做为动态存取存储器(DRAM)的位元线或字元线的接触孔插塞，且本发明实施例的接触孔插塞500具高深宽比，例如大于或等于7:1。然而在其他实施例中，接触孔插塞500也可作为其他元件的接触孔插塞。在本发明一实施例中，半导体基板200可为硅基板。半导体基板200可植入P型或η型掺质，以针对设计需要改变其导电类型。如图1b图所示，半导体基板200中具有沿一第一方向302(位元线方向)延伸的多个沟槽(位于浅沟槽隔绝物201的占据位置)，且多个浅沟槽隔绝物201是分别设置于沿第一方向302延伸的多个沟槽中，上述浅沟槽隔绝物201是用以将位于上述沟槽中的多个位元线(图未显示)彼此隔绝。另外，如图1c所示，半导体基板200具有沿一第二方向304(字元线方向)延伸的多个电晶体结构226。在本发明一实施例中，电晶体结构226为一垂直电晶体结构，此处的垂直是指与半导体基板200的表面202的法线方向垂直。垂直电晶体结构的栅极是位于垂直电晶体结构的垂直侧壁上，其用来作为字元线。上述浅沟槽隔绝物201和电晶体结构226是位于不同的垂直高度，通过多个的浅沟槽隔绝物201彼此隔开。如图1b所示，半导体基板200的表面202上设置有一绝缘垫层204，其用以在半导体基板200的表面202的法线方向上隔绝位元线和电晶体结构226，且用以作为后续形成的导电牺牲柱的蚀刻停止层。在本发明一实施例中，绝缘垫层204可为氧化硅。
[0042]接着，可利用例如化学气相沉积法(CVD)的沉积方式，于绝缘垫层204上全面性沉积一导电牺牲层206,覆盖电晶体结构226。在本发明一实施例中，导电牺牲层206可为多晶娃。
[0043]然后，可利用沉积工艺和后续的图案化工艺，于导电牺牲层206上形成的多个硬遮罩图案208。如图la?lc所示，硬遮罩图案208沿第一方向302和第二方向304排列成一阵列，且在如图1a所示的上视图中，硬遮罩图案208位于每一个电晶体结构226的两侧，其用以定义出接触孔插塞的形成位置。
[0044]由于多晶硅形成的导电牺牲层206的表面上会形成一层原生氧化物(nativeoxide)，因此可进行一原生氧化物移除工艺。之后，如图1alc所示，可使用例如四氟化碳(CF4)的一蚀刻气体，进行例如干蚀刻工艺的一非等向性蚀刻工艺，移除未被硬遮罩图案208覆盖且形成于导电牺牲层206表面上的原生氧化物。期间也会移除一部分未被硬遮罩图案208覆盖的导电牺牲层206，因而会于导电牺牲层206中形成深度Hl的沟槽210，且沟槽210的底面212位于电晶体结构226顶部的上方。
[0045]接着，如图2a?2c所示，进行一导电牺牲层上部图案化工艺，以定义出后续形成的接触孔插塞上部的轮廓，此处的上部意指位于电晶体结构226上方的接触孔插塞部分。使用溴化氢和氧气的混合物(HBrA)2)作为蚀刻气体，进行例如干蚀刻工艺的一非等向性蚀刻工艺，移除未被所述多个硬遮罩图案覆盖的部分导电牺牲层，直到电晶体结构226顶部的氧化保护层228暴露出来为止，以形成导电牺牲图案206a，其中氧化保护层228可作为导电牺牲层上部图案化工艺的蚀刻停止层。经过如图2a?2c所示的非等向性蚀刻工艺后，会于导电牺牲图案206a中形成深度H2的沟槽210a，且沟槽210a的底面212a与位于电晶体结构226顶部的氧化保护层228共平面。在导电牺牲层上部图案化工艺期间，可调低溴化氢和氧气的比值(HBr/02ratio)(例如HBr/02=2 5 5/10)，使沟槽210a的侧壁具有垂直的轮廓(意即使接触孔插塞上部具有垂直的轮廓)。
[0046]然后，如图3a?3c所示，进行一导电牺牲层下部图案化工艺，以定义出后续形成的接触孔插塞下部的轮廓，此处的下部意指位于电晶体结构226下方的接触孔插塞部分。使用溴化氢和氧气的混合物(HBrA)2)作为蚀刻气体，进行例如干蚀刻工艺的一非等向性蚀刻工艺，移除未被硬遮罩图案208覆盖的部分导电牺牲图案，并使导电牺牲层的最小厚度Tl达到一预定值为止。经过如图3a?3c所示的非等向性蚀刻工艺后，是形成多个导电牺牲图案206b，其中导电牺牲图案206b的多个底部(靠近沟槽210b的底面212b)彼此相连，且导电牺牲图案206b形成深度H3的沟槽210b，且沟槽210b的底面212b会低于电晶体结构226顶部的氧化保护层228。在导电牺牲层下部图案化工艺期间，可调整溴化氢和氧气的比值(HBr/02ratio)(例如HBr/02=2 5 5/10)，例如图2a?2c所示的非等向性蚀刻工艺减少氧气的流量，以降低溴化氢和氧气的比值，使沟槽210b的侧壁继续具有垂直的轮廓。
[0047]另外，如图3lT3c所示，经过上述非等向性蚀刻工艺之后，也会移除部分硬遮罩图案208，所以如图3lT3c所示的硬遮罩图案208的尺寸和高度皆小于如图2a?2c所示的硬遮罩图案208的尺寸和高度。并且，如图3a所示，经过上述非等向性蚀刻工艺之后，电晶体结构226的顶部的氧化层228暴露出来的面积会大于如图2a所示的氧化层228暴露出来的面积。
[0048]为了保护如图3lT3c所示的导电牺牲图案206b上部垂直的轮廓，可于导电牺牲图案206b的侧壁上形成一氧化保护层。接着，如图4所示，进行例如热氧化法(thermaloxidation)的一氧化工艺，以分别于导电牺牲图案206b的侧壁214上形成多个氧化保护层216。如图4所示，氧化保护层216靠近硬遮罩图案208的上部部分的厚度会大于靠近导电牺牲图案206b的底部的下部部分的厚度。[0049]之后，可对导电牺牲图案206b再进行非等向性蚀刻工艺，以微调导电牺牲图案206b下部的轮廓，使导电牺牲图案206b的上部和下部皆具垂直的轮廓。可使用三氟化氮(NF3)作为蚀刻气体,进行例如干式化学蚀刻法(dry etching)的一非等向性蚀刻工艺,从未被硬遮罩图案208覆盖的如图4所示的导电牺牲图案206b的侧壁214和底面212b上移除部分氧化保护层216以及部分导电牺牲图案206b，以形成如图5所示的导电牺牲图案206c和氧化保护层216a。经过如图5所示的上述非等向性蚀刻工艺之后，会使氧化保护层216a的厚度降低，且由于氧化保护层216a下部的厚度小于上部的厚度，因此沟槽210c的底面212c及导电牺牲图案206c靠近底面212c的侧壁214会从氧化保护层216a暴露出来。另外，经过上述非等向性蚀刻工艺之后，会移除导电牺牲图案206c的足部(意即靠近沟槽210c的底面212c的部分导电牺牲图案206c)。因此，导电牺牲图案206c靠近沟槽210c的底面212的下部部分的宽度会等于或大于靠近硬遮罩图案208的上部部分的宽度。
[0050]接着，微调导电牺牲图案下部的轮廓之后，可再进行一道非等向性蚀刻工艺，以形成彼此分离且笔直的多个导电牺牲柱。如图6所示，可使用溴化氢和氧气的混合物(HBr/
O2)做为蚀刻气体，进行例如干蚀刻工艺的一非等向性蚀刻工艺，移除未被硬遮罩图案208覆盖的氧化保护层216a和导电牺牲图案206c (如图5所示)的彼此相连的底部，直到绝缘垫层204暴露出来为止(或者当出绝缘垫层204暴露出来之后，可再持续进行非等向性蚀刻工艺一段时间(意即过蚀刻(over etching)),以形成被沟槽210d隔开的多个导电牺牲柱220，且导电牺牲柱220的侧壁222具垂直轮廓。在本发明一实施例中，导电牺牲柱220具高深宽比，例如大于或等于7:1。另外，在导电牺牲柱图案化工艺期间，可再调整溴化氢和氧气的比值(HBr/02ratio)(例如HBr/02=2 5 5/5)，例如图3a?3c所示的非等向性蚀刻工艺减少氧气的流量，提高溴化氢和氧气的比值，以防止底部多晶硅化合的残留而造成电性短路。
[0051]之后，如图7所示，可利用利用例如旋涂法(spin-on)的沉积方式以及后续的回蚀刻(etching back)步骤,填入一介电材料232,并平坦化介电材料232的表面,使介电材料232的一顶面与硬遮罩图案208的顶面共平面。在本发明一实施例中，介电材料232可为氧化硅。
[0052]接着，如图8所示，进行例如干蚀刻的一非等向性蚀刻步骤，移除硬遮罩图案208、导电牺牲柱220和部分介电材料232，直到暴露出半导体基板200的表面202为止，以形成多个接触孔开口 240，并形成高度较介电材料232低的介电层232a。
[0053]然后，如图9所示，可利用化学气相沉积法(CVD)的沉积方式以及后续的回蚀刻步骤，于接触孔开口 240中填入例如金属的一导电材料，并平坦化导电材料的表面以与介电层232a的顶面共平面。经过上述工艺之后，是形成多个笔直的接触孔插塞500，通过介电层232a彼此隔开。
[0054]本发明实施例是提供一种具高深宽比的接触孔插塞的制造方法，其特别适用于反转式接触孔插塞(reverse contact plug process)工艺。为了避免形成用以定义接触孔插塞的导电牺牲柱的蚀刻工艺期间，因蚀刻工艺时间长与对导电牺牲柱的侧壁保护不足造成导电牺牲柱产生缺角(notch)轮廓而断裂。因此，于导电牺牲柱图案化工艺期间，首先使用溴化氢/氧气比值(HBr/02ratiO)较低的蚀刻气体(意即氧气流量较高)，以维持导电牺牲柱上部具有垂直的轮廓。另外，为了保护导电牺牲柱上部的垂直轮廓，本发明实施例的接触孔插塞的制造方法是于蚀刻形成底部互连的导电牺牲柱之后增加一道氧化工艺及一道非等向性化学蚀刻工艺。上述氧化工艺是于导电牺牲柱的侧壁上形成一层氧化层，且氧化层的上部部分会比下部部分厚，以保护后续的非等向性化学蚀刻工艺对导电牺牲柱上部的侧向蚀刻而改变侧壁轮廓。而上述非等向性化学蚀刻工艺可以修正导电牺牲柱下部侧壁轮廓，使导电牺牲柱下部也具有一垂直轮廓。最后再以溴化氢/氧气比值(HBr/02ratio)较高的蚀刻气体(意即氧气流量较低)，进行一道非等向性蚀刻工艺，以形成具高深宽比且具垂直侧壁的导电牺牲柱，并可避免已知工艺产生接触孔插塞短路或接触孔插塞阻值过高的问题，且提升元件的电性或良率。
[0055]虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视申请专利范围所界定为准。
【权利要求】
1.一种接触孔插塞的制造方法，其特征是，所述接触孔插塞的制造方法包括下列步骤: 提供一半导体基板，其中设置有沿一第一方向延伸的多个隔绝物，且其中所述半导体基板具有沿一第二方向延伸的多个电晶体结构； 全面性沉积一导电牺牲层； 于所述导电牺牲层上形成多个硬遮罩图案，所述多个硬遮罩图案沿所述第一方向和所述第二方向排列成一阵列；使用一第一蚀刻气体，进行一第一非等向性蚀刻工艺，移除未被所述多个硬遮罩图案覆盖的部分所述导电牺牲层，直到所述多个电晶体结构顶部的氧化保护层暴露出来为止； 使用一第二蚀刻气体，进行一第二非等向性蚀刻工艺，移除未被所述多个硬遮罩图案覆盖的部分所述导电牺牲层，以形成多个导电牺牲图案，其中所述多个导电牺牲图案的多个底部彼此相连； 进行一氧化工艺，以分别于所述多个导电牺牲图案的侧壁上形成多个氧化保护层； 使用一第三蚀刻气体，进行一第三非等向性蚀刻工艺，从未被所述多个硬遮罩图案覆盖的所述多个导电牺牲图案的多个侧壁和所述多个底面上移除部分所述多个氧化保护层以及部分所述多个导电牺牲图案；以及 使用一第四蚀刻气体，进行一第四非等向性蚀刻工艺，移除未被所述多个硬遮罩图案覆盖的所述多个导电牺牲图案的彼此相连的所述多个底部，以形成彼此分离的多个导电牺牲柱。
2.如权利要求1所述的接触孔插塞的制造方法，其特征是，所述导电牺牲层的材质为多晶硅，且所述多个硬遮罩图案的材质为氮化硅。
3.如权利要求1所述的接触孔插塞的制造方法，其特征是，所述导电牺牲层上具有一原生氧化物，且进行所述第一非等向性蚀刻工艺之前更包括: 使用一第五蚀刻气体，进行一第五非等向性蚀刻工艺，移除未被所述多个硬遮罩图案覆盖的该原生氧化物。
4.如权利要求1所述的接触孔插塞的制造方法，其特征是，进行所述第三非等向性蚀刻工艺之前的所述多个导电牺牲图案靠近所述多个底部的第一部分的宽度大于靠近所述多个硬遮罩图案的第二部分的宽度。
5.如权利要求4所述的接触孔插塞的制造方法，其特征是，所述多个氧化保护层靠近所述多个硬遮罩图案的第三部分的厚度大于所述多个氧化保护层靠近所述多个导电牺牲图案的所述多个底部的第四部分的厚度。
6.如权利要求1所述的接触孔插塞的制造方法，其特征是，进行所述第三非等向性蚀刻工艺之后，所述多个导电牺牲图案的所述多个底部和靠近所述多个底部的部分所述多个侧壁是从所述多个氧化保护层暴露出来。
7.如权利要求1所述的接触孔插塞的制造方法，其特征是，所述多个导电牺牲柱的高宽比大于或等于7:1。
8.如权利要求1所述的接触孔插塞的制造方法，其特征是，所述接触孔插塞的制造方法更包括: 全面性填入一介电材料，并使所述介电材料的一顶面与所述多个硬遮罩图案的顶面共平面； 移除所述多个硬遮罩图案和所述多个导电牺牲柱，以形成多个接触孔开口 ；以及 于所述多个接触孔开口 中 填入一导电材料，以形成多个接触孔插塞。
【文档编号】H01L21/768GK103972153SQ201310038698
【公开日】2014年8月6日 申请日期:2013年1月31日 优先权日:2013年1月31日
【发明者】陈盈豪, 杨崇铭, 涂世升, 廖春成 申请人:华邦电子股份有限公司