具有锚固结构的焊接掩模的利记博彩app
【专利摘要】本发明公开用于接纳半导体芯片的各种衬底或电路板和其加工方法。一方面，本发明提供制造方法，其包括在位于衬底(20)的侧面(117)上的焊接掩模(115)中形成第一开口(125)。第一开口(125)不延伸至所述侧面(117)。在焊接掩模中形成延伸至所述侧面的第二开口(119)。第一开口(125)可充当底部填充锚固部位。
【专利说明】具有锚固结构的焊接掩模
[0001]发明背景
[0002]1.发明领域
[0003]本发明总体上涉及半导体处理，并且更具体地说，涉及半导体芯片电路板或衬底底部填充锚固结构和其制造方法。
[0004]2.相关技术的描述
[0005]几十年来一直在使用倒装芯片安装方案来将半导体芯片安装至电路板，如半导体芯片封装衬底。在许多常规的倒装芯片变体中，在半导体芯片的输入/输出(I/o)部位与电路板的对应I/o部位之间建立多个焊接接点。在一种常规方法中，将焊接凸点以冶金方式焊接至半导体芯片的给定I/O部位或焊盘，并且将所谓预焊料以冶金方式焊接至电路板的对应I/O部位。之后，使焊接凸点和预焊料接近并且经受加热处理，从而使焊接凸点和预焊料中的一个或两个重熔以便建立所需要的焊接接点。
[0006]倒装芯片焊接接点可经受来自各种来源的机械应力，如热膨胀系数(CTE)错配、延展性差异和电路板翘曲。这些应力可使刚刚描述的常规焊接接点经受弯曲力矩。这种影响在某种程度上是方向性的，因为应力倾向于在较接近芯片边缘和转角的位置处是最大的并且随着逐渐接近于芯片中心而减小。
[0007]为了减轻CTE错配的影响，通常将底部填充材料放置在芯片与下方封装衬底之间，并且更具体地说放置在芯片与封装衬底上的阻焊层之间。与焊接接点一样，甚至底部填充物也可经受弯曲力矩。如果这种弯曲足够严重或如果底部填充物与焊接掩模的焊接局部减弱，就可能发生分层。底部填充分层可导致在焊接接点中形成裂纹并且最终导致装置故障。
[0008]一种常规设计利用半导体芯片上的聚酰亚胺层来为定位于半导体芯片的最外层表面附近的各种导电结构提供保护。在聚酰亚胺层中形成开口以便通往下方金属结构。在聚酰亚胺层中形成贯通至半导体芯片的其它开口。这些其它孔洞充当底部填充材料的锚固点以便抑制底部填充物分层。然而，其它孔洞使得聚酰亚胺层不适合作为蚀刻掩模。
[0009]本发明针对克服或减少一个或多个前述缺点的影响。
[0010]发明的公开内容
[0011]根据本发明的实施方案的一个方面，提供一种制造方法，其包括在位于衬底的侧面上的焊接掩模中形成第一开口。第一开口不延伸至所述侧面。在焊接掩模中形成延伸至所述侧面的第二开口。
[0012]根据本发明的实施方案的另一个方面，提供一种制造方法，其包括将半导体芯片连接至衬底的侧面。所述侧面包括焊接掩模，所述焊接掩模具有不延伸至所述侧面的第一开口。将底部填充物放置在半导体芯片与焊接掩模之间。底部填充物的一部分凸出至第一开口中。
[0013]根据本发明的实施方案的另一个方面，提供一种设备，所述设备包括具有侧面的衬底。焊接掩模在所述侧面上。焊接掩模包括不延伸至所述侧面的第一开口。
[0014]附图简述[0015]在阅读以下详细描述并且参考附图后，本发明的前述和其它优点将变得明显，在附图中:
[0016]图1是包括以倒装芯片方式安装于衬底上的半导体芯片的半导体芯片装置的示例性实施方案的示图；
[0017]图2是在剖面2-2处截取的图1的剖面图；
[0018]图3是以更大放大率展示的图2的一部分；
[0019]图4是在剖面4-4处截取的图3的剖面图；
[0020]图5是类似于图4的剖面图，但是其为半导体芯片装置的替代示例性实施方案；
[0021]图6是描绘在施加焊接掩模之后的示例性衬底或电路板的一小部分的剖面图；
[0022]图7是类似于图6的剖面图，其描绘经历示例性光刻暴露的焊接掩模；
[0023]图8是示例性光刻掩模的一部分的平面图；
[0024]图9是类似于图7的剖面图，其描绘光刻显影以便在焊接掩模中产生各种开口 ；
[0025]图10是描绘安装倒装芯片和施加底部填充物的剖面图；
[0026]图11是在施加焊接掩模之后并且描绘在焊接掩模中激光钻出各种开口的示例性衬底或电路板的一小部分的剖面图；
[0027]图12是在施加焊接掩模之后并且描绘第一光刻暴露的示例性衬底或电路板的一小部分的剖面图；
[0028]图13是类似于图12的剖面图，其描绘经历第二光刻暴露的焊接掩模；
[0029]图14是类似于图12的剖面图，其描绘经历替代光刻暴露的示例性半导体芯片的一小部分；
[0030]图15是以更大放大率展示的图14的一部分；并且
[0031]图16是描绘将示例性半导体芯片装置安装于电子装置中的示图。
[0032]执行本发明的模式
[0033]本文描述能够接纳半导体芯片的衬底或电路板的各种实施方案。一个实例包括具有一个或多个开口的焊接掩模，所述开口不贯穿焊接掩模的整个深度。开口提供有利于底部填充物材料凸出的位置以便形成机械连接并且抑制底部填充物分层。现在描述更多细节。
[0034]在以下描述的附图中，当相同元件出现在一个以上附图中时，参考数字通常重复。现在转向附图，并且具体地说转向图1，其中展示半导体芯片装置10的示例性实施方案的示图，所述装置包括安装于可为电路板的衬底20上的半导体芯片15。为了帮助减轻与半导体芯片15和尤其电路板20的热膨胀系数之间错配相关的差异应变率问题，将底部填充材料25放置在半导体芯片15与电路板20之间。底部填充物25的一部分以珠粒形式为可见的，其沿着半导体芯片15的由虚线30表示的周边。电路板20可安装至另一个电子装置，如另一个电路板(未在图1中展示)并且通过输入/输出方案如所描绘的球栅阵列35来与其电连接。任选地，可根据需要使用岸面栅格阵列(land grid array)、针栅格阵列或其它接口结构。
[0035]半导体芯片装置10的更多细节可通过参看图2来了解，图2是在剖面2-2处截取的图1的剖面图。如所示，半导体芯片15可以倒装芯片方式安装至电路板20并且经由多个焊接接点40与其电连接。焊接接点40具有一定高度以使得半导体芯片15的下表面45升高超过电路板20的上表面50以便保留间隙55。底部填充材料25不仅填充间隙55而且从半导体芯片15的相对边缘60和65 (以及与其垂直但不可见的那些边缘)稍微侧向凸出。底部填充物25可主要由熟知的环氧树脂材料组成，如具有或不具有二氧化硅填充剂的环氧树脂和酚树脂等。两个实例为可从Namics购得的8437-2型和2BD型。球栅阵列35从电路板20的下表面70向下凸出并且由多个焊球75组成。多个互连结构，如金属化层、孔和其它类型的结构(不可见)将焊球75电连接至焊接接点40。
[0036]图2中由虚线椭圆形80包围的部分以更大的放大率展示于图3中并且用于描述电路板20和底部填充物25的某些特征。在这种情况下，现在将注意力转向图3。注意，归因于虚线椭圆形80的位置，半导体芯片15的边缘60以及电路板20的一小部分是可见的。半导体芯片15可包括多个层级的互连结构，如金属化层、互连孔等。这些导电结构中的几个予以描绘。具体地说，凸起焊盘85和两个金属化迹线90和95予以描绘。焊接接点40的一端以冶金方式焊接至导电焊盘85。导电焊盘85可包括任选下方凸起金属化结构，所述结构可由粘附层、焊接屏障层和焊接可湿润层或焊接涂布层组成。导电焊盘85以及迹线90和95可主要由各种导体组成，如铜、银、镍、钼、金、铝、钯、合金或这些导体的层压物等。
[0037]导电结构85、90和95可涂有钝化结构100，其用来在其它处理之前保护导电结构85、90和95避免物理性损坏和污染。示例性材料包括二氧化硅、氮化硅、聚酰亚胺、这些材料的层压物等。钝化结构100可涂有任选聚合物层105，其被设计成提供柔性保护膜，并且由此可主要由各种材料组成,如聚酰亚胺、苯并环丁烯等。焊接接点40的上端经由聚合物层105和钝化结构100中的对应开口 107和109而凸出。焊接接点40的另一端以冶金方式连接至电路板20的导电焊盘110。导电焊盘110可主要由如上所述的相同类型的材料组成。在连接至导电焊盘110的电路板20中可存在许多层金属化和互连结构如孔等，并且根据需要或许存在与其类似的其它结构。这些导电结构在图3中不可见。焊接接点40可由焊接凸点与预焊料的重熔组合来组成。任选地，可消除预焊料而采用整体式或其它类型焊接结构。还可使用焊料和铜柱结构。
[0038]焊接掩模115位于电路板20的侧面117。焊接接点40的下端凸出穿过焊接掩模115中的开口 119并且以冶金方式焊接至导电焊盘110。焊接掩模115可主要由适合于制造焊接掩模的各种材料组成，例如像由Taiyo Ink Mfg.C0., Ltd.制造的PSR-4000AUS703，或由Hitachi Chemical C0., Ltd.制造的SR7000。任选地,可使用其它材料,如各种环氧树脂或聚合物如聚酰亚胺。
[0039]焊接掩模115不仅用来选择性遮蔽电路板20的部分以使得焊接接点40不短接至非所要区域而且包括抑制底部填充物25分层的结构。更具体地说，焊接掩模115具有多个开口，其中四个可见并且分别标记为125、130、135和140，以使得底部填充物25的凸出部分141、143、145和147可与其连结。凸出部分141、143、145和147提供有利于底部填充物25与焊接掩模115之间粘着焊接的更大表面积和用于抑制底部填充物25从焊接掩模115上分层的机械连接。一些开口和底部填充凸出部分，如开口 125和130以及凸出部分141和143位于焊接接点40附近。其它开口和底部填充凸出部分，如开口 135和140以及凸出部分145和147可位于半导体芯片15的边缘60处或其外部，从而不仅充当底部填充物25的锚固物而且经由表面张力来提供限制底部填充物25在施加期间的侧向推进的方式。
[0040]应了解开口 125、130、135和140的数量和配置可极大地不同。在这方面，现在将注意力转向图4，其为在剖面4-4处截取的图3的剖面图。注意，开口 125、130、135和140以及底部填充物25的凸出部分141、143、145和147是可见的。底部填充凸出部分141和143支撑焊接接点40。其它开口 149和150可形成于焊接掩模115中以便容纳对应底部填充凸出部分151和153并且也支撑焊接接点40，尽管沿着与开口 125和130以及凸出部分141和143相比不同的线路。相似的这类开口和底部填充凸出部分(在图4不可见)可定位于一些或所有焊接接点40的周围。开口 135和140以及底部填充凸出部分145和147可仅为可依循半导体芯片的周边30的更多类似开口的一部分。注意，开口 135可为圆形的并且其相邻开口在覆盖区上也可为圆形的，而开口 140可与相邻开口类似具有总体上八角形覆盖区。然而，本领域技术人员了解本文公开的任何开口可具有实际上任何形状。
[0041]在这个说明性实施方案中，焊接接点40可具有某种侧向尺寸X1并且开口 125、130、149和150可具有某种侧向尺寸X2，其在这个说明性实施方案中可大致上小于Xl。尺寸X1和X2可随着深度而变化。然而，尺寸X1与X2之间的相对关系服从设计判断。在说明性实施方案中，尺寸X1可为约80 μ m并且尺寸X2可为约15 μ m。半导体芯片15的周边30外部的开口 135、140等可具有各种侧向尺寸并且根据需要可相对小于尺寸Xl。在这里存在可依循半导体芯片的周边30的两排开口 135和140。然而，本领域技术人员了解这些排和开口 135、140等中的一个或多个可以广泛多种布局来布置。
[0042]如刚刚提及，焊接掩模中的开口和底部填充锚定物可采用各种形状。图5是类似于图4的剖面图，但是其为焊接掩模115’的替代实施方案。仅焊接掩模115’的一小部分予以展示。焊接掩模115’可具有如本文中别处公开的组成。然而，在这里，焊接掩模115’可具有多个开口 125’、130’、149’和150’以及对应底部填充凸出部分141’、143’、151’和153’，其具有总体上正方形覆盖区并且可位于焊接接点40周围并且充当底部填充物25的锚固部位，如上所述。另外，开口 125’、130’、149’和150’的数量、空间定位和覆盖区可发生极大的变化。
[0043]制造焊接掩模115的示例性方法可现在参看图6、图7、图8和图9来了解。最初将注意力转向图6，其为在图3中描绘的电路板20的一小部分的剖面图但是处于初步处理阶段中。在这个时点，可制造导电焊盘110和任何相关金属化结构(未展示)并且将焊接掩模115施加至电路板20的表面117。焊接掩模115可通过旋涂或其它涂装技术来施加。在旋涂之后，可执行热固化。如以下更全面描述，图3中描绘的各种开口 125、130、135和140可以各种方法来形成于焊接掩模115中。在这个说明性实施方案中，可将光敏化合物注射至焊接掩模115并且执行光刻步骤以便制作所需开口。
[0044]如图7中展示，合适光刻掩模175可定位于焊接掩模115上并且可执行使用辐射180的暴露。掩模175可为放置在焊接掩模115上的非接触光掩模。掩模175包括半透明板185，多个完全不透明或半透明的结构在其上得以图案化。光刻过程的技术目标是在位置190处制造开口，其具有最大深度并且由此一直延伸至导电焊盘110，而同时在位置195、200、205和210处提供开口，其小于最大深度，不延伸至电路板20的表面117。主要由铬或其它典型光刻掩模或刻线结构组成的不透明结构215可经过制造具有合适覆盖区并且处于一定位置以使得焊接掩模115的部分190不暴露于辐射180。然而，其它掩模结构220、225,230和235可主要由合适材料组成或经过制造具有合适结构特征，这些材料或结构特征允许入射暴露辐射180的部分透射。以这种方式，暴露辐射180得以减弱但是未予以阻断，从而在位置195、200、205和210处产生小于最大深度的暴露。半透射结构230和235有利地具有图3中展示的开口 125和130的覆盖区，并且半透射结构220和225有利地具有例如图3和图4中展示的开口 135和140的覆盖区。
[0045]半透射结构的一些示例性实施方案现在也可参看图8来了解，其为包括透明板185上的不透明结构215以及半透射结构225和230的掩模175的一部分的平面图。在这里，半透射部分225可由集群于所需覆盖区中的多个圆柱形结构232组成。圆柱形结构232削弱入射辐射180。半透射部分230可由具有多个开口 234的网格配置组成。另外，网格和开口 234削弱入射辐射180。当然，可用于半透射结构225、230和本文公开的任何其它结构的结构特征类型是很多的。部分减弱可以其它方式完成。任选地，部分透射涂料(未展示)可用于透射板185上或减弱材料(未展示)可注射至透射板185中。
[0046]在暴露之后，掩模175可予以除去并且焊接掩模115在合适显影液显影以便产生如图9中展示的部分深度开口 125、130、135和140以及最大深度开口 119。在焊接掩模115为约10至20 μ m厚并且主要由PSR-4000组成的示例性实施方案中，可使用历时约5至10秒的约130毫焦耳/立方厘米的宽频光。可使用各种显影剂。在示例性实施方案中，可使用约48%环己烷、约60%环戊烷和约1%甲醇的混合物。注意，任何或所有开口 125、130、135和140可具有锥形侧壁以便增强锚固。举例来说，开口 125具有可随着深度增加向外呈锥形的侧壁237。
[0047]显影之后，对于焊接掩模115执行第二热固化。为了消除焊接掩模115中的任何剩余光敏化合物，可执行紫外线全面暴露。在开口 119、125、130、135和140得以形成的情况下，然后可如本文中别处描述来进行倒装芯片安装。
[0048]如图10中展示，在开口 125、130、135和140形成于焊接掩模115中的情况下，半导体芯片15可以倒装芯片方式安装至电路板20并且经由焊接接点40来与其连接。倒装芯片安装和焊接接点40的产生可涉及使焊接接点40的多个单独片段接近并且执行重熔或取决于焊接接点40的组成，仅使用填充开口 119的一个片段或某种其它技术。在倒装芯片安装和重熔过程之后，合适施配器240可用于将底部填充物25分配至半导体芯片15与焊接掩模115之间的间隙55中并且由此不仅填充间隙55而且填充开口 125、130、135和140。如以上提及，当底部填充物25从半导体芯片的边缘60侧向推进时，开口 135和140以及与其类似的其它开口充当底部填充物25从边缘60进一步侧向前移的延缓器。可在分配之后进行适当底部填充物烘焙。
[0049]制造开口 125、130、135和140的另一种替代示例性方法可现在参看图11来了解，其为类似于图6的剖面图并且因此描绘电路板20和焊接掩模115的一小部分。焊接掩模115可使用本文中别处描述的技术来施加至电路板20。然而，在这里代替使用光敏化合物和光刻形成来开口 125、130、135、140和119，可使用激光钻孔。开口 119可使用来自激光源250的激光辐射245来激光钻穿焊接掩模115的最大深度以便到达下方导电焊盘110。不凸出至电路板20的表面117的其余开口可使用相同激光源250和激光辐射245来激光钻出但是使用较短钻孔时间。任选地，具有较低功率激光辐射260输出的另一个激光源255可用于钻出较浅开口 125、130、135和140。在激光钻出开口 125、130、135、140和119之后应执行清除浮渣过程。在清除浮渣过程之后，可总体上如上结合图10所述来以倒装芯片方式安装半导体芯片15并且分配底部填充物25。可使用UV范围内、绿光频带、来自CO2来源或其它频率的激光辐射。
[0050]在又一个替代示例性方法中，可与焊接掩模中的光敏化合物一起使用二级掩蔽过程以便与部分深度焊接掩模开口同时制造最大深度焊接掩模开口。在这方面，注意力现在转向图12和13，其为类似于图7的剖面视图，并且由此描绘电路板20和焊接掩模115的一小部分。焊接掩模115可得以施加并且如本文中别处描述来最初热固化。在此阶段，非接触光掩模265可放置在焊接掩模115上。非接触掩模265包括透明衬底270和不透明结构275、280、285、290和295。不透明结构275、280、285和295有利地具有与分别如图8中展示的开口 135、140、125和130相关的覆盖区。不透明结构290具有与图8中展示的开口 119相关的覆盖区。铬等可用于不透明结构275、280、285、290和295并且一些种类的玻璃或其它合适材料用于衬底270。任选地,光刻掩模可形成于焊接掩模115上并且通过熟知技术来光刻图案化。其后，执行暴露过程以便使焊接掩模115的未被掩蔽部分暴露并且使得其不溶于后续显影液中。暴露之后，可将掩模265除去，或如果其由抗蚀剂形成，则通过灰化、溶剂反萃取等来分层。合适暴露参数取决于焊接掩模115的特性，如厚度和组成。在焊接掩模115为约10至2(^111厚并且主要由？51?-4000组成的示例性实施方案中，可使用历时约5至10秒的约130毫焦耳/立方厘米的宽频光。暴露之后，由虚线盒305、310、315、320和325示意性地表示的未暴露部分保留于焊接掩模115中。未暴露部分305、310、315、320和325仍然完全可溶于显影液中。如果在这个时点将非接触掩模265除去并且焊接掩模115在适当显影液中显影，那么在虚线框305、310、315、320和325的位置处形成开口，其一直延伸至电路板20的表面117。虽然由于下方焊盘110必须暴露以便有助于焊接，因此最大深度溶解仍然是虚线框320附近的焊接掩模115部分的技术目标，但是对于由虚线框305、310、315和325例示的焊接掩模115部分来说，情况并非如此。对应地，并且如图13描绘，使用第二非接触掩模330来执行第二暴露，所述第二非接触掩模330经由不透明结构290来屏蔽与导电焊盘110对准的未暴露部分320但是不屏蔽未暴露部分305、310、315和325定位于其中的区域。替代地，暴露辐射300的剂量降得足够低以使得将以前完全未暴露部分305分为部分光固化上半 部分330和未暴露并且未固化区域332。部分光固化部分330变得对于适当显影液中的溶解只具有半抗性。以前未暴露部分310、315和325类似地分为部分光固化部分335、337和339和未暴露并且未固化区域341、343和345。技术目标是显著减缓部分固化部分335、337和339附近的焊接掩模115的溶解速率以使得其溶解但是不完全溶解至电路板20的表面117。第二暴露可使用相同一般参数来执行但是剂量为约65毫焦耳/立方厘米。将非接触掩模330除去并且焊接掩模115经受适当显影液以便建立图2和图9中展示的开口 119、125、130、135和140。因为图12中展示的区域332、341、343和345未接受用于转换溶解性的足够辐射，所以显影过程不导致图2和图8中展示的开口 125、130、135和140 —直凸出至表面117。然而，显影过程完全贯穿至导电焊盘110附近的表面117，因为此区域320保持未暴露。可使用各种显影剂。在示例性实施方案中，可使用约48%环己烷、约60%环戊烷和约1%甲醇的混合物。
[0051]显影之后，对于焊接掩模115执行第二热固化。为了消除焊接掩模115中的任何剩余光敏化合物，可执行紫外线全面暴露。在开口 119、125、130、135和140得以形成的情况下，然后可如本文中别处描述来进行倒装芯片安装。
[0052]在另一个替代示例性方法中，掩模覆盖区可用于产生最大深度焊接掩模开口与小于最大深度焊接掩模开口的组合。在这方面，注意力现在转向图14，其为类似于图7的剖面视图，并且由此描绘电路板20和焊接掩模115的一小部分。焊接掩模115可得以施加并且如本文中别处描述来最初热固化。然而在这里，光刻掩模360可定位于焊接掩模115上。光刻掩模360可包括透明板365，掩模结构370、375、380、385和390形成于其上并且根据图9中展示的稍后形成的开口 135、140、125、117和130的所需位置来对准。然而，为了获得小于最大深度开口 125、130、135和140，掩模结构370、375、380和390的覆盖区可变得足够小以使得在用辐射405暴露之后只有相对较浅的部分395、398、400和403保持未暴露。相反地，不透明部分385所具有的覆盖区足够大以便提供延伸至电路板20的表面117的完全未暴露部分410。产生较浅未暴露区域395、398、400和403的力学可现在参看图15来了解，其为以更大放大率展示的由虚线框415包围的图14的部分。在这里，应关注与掩模不透明部分370相关的相互作用和较浅暴露不足区域395的形成，但是其可说明任何其它这类区域和结构。当暴露辐射405的光子经过不透明部分370时，衍射导致辐射405路径弯曲以使得射线倾向于朝向焊接掩模115的底部而汇聚从而使保留相对未暴露部分395但是导致焊接掩模115的区域420完全暴露。以这种方式，后续显影过程导致暴露不足区域395转化成如图9展示的小于最大深度开口 135。对于经由图14展示的暴露不足部分398、400和403形成的其它开口 125、130和140来说，情况同样如此。
[0053]显影之后，对于焊接掩模115执行第二热固化。为了消除焊接掩模115中的任何剩余光敏化合物，可执行紫外线全面暴露。在开口 119、125、130、135和140 (参见图9)得以形成的情况下，然后可如本文中别处描述来进行倒装芯片安装。
[0054]再次参看图1和图2，本文公开的示例性实施方案不取决于半导体芯片15或电路板20的具体实行方案。因此，半导体芯片15可为用于电子器件中的许多不同类型电路装置中的任何一种，例如像微处理器、图形处理器、组合微处理器/图形处理器、特定应用集成电路、存储装置等，并且可为单一核心或多核心或甚至与其它芯片叠加。此外，在具有或不具有一些逻辑电路的情况下，半导体芯片15可被配置成插板。因此，术语“芯片”包括插板并且反之亦然。半导体芯片15可由散装半导体构建，如硅或锗，或绝缘体上半导体材料，如绝缘体上硅材料，或甚至其它类型的材料。半导体芯片15可以倒装芯片方式安装至电路板20并且通过焊接接点40或其它结构来与其电连接。
[0055]电路板20可为半导体芯片封装衬底、电路板，或实际上任何其它类型的印刷电路板。虽然单片结构可用于电路板20，但是更典型配置利用积层设计。在这方面，电路板20可由中央核心组成，在其上方形成一个或多个积层并且在其下方形成其它一个或多个积层。核心本身可由一个或多个层的叠加组成。这类布置的一个实例可被称为所谓“2-2-2”布置，其中单一层核心层叠于两组两个积层之间。如果实施为半导体芯片封装衬底，电路板20的层数可从四个到十六个或更多个而变化，但是可使用小于四个。也可使用所谓“无核心”设计。电路板20的各个层可由穿插有金属互连的绝缘材料如各种熟知环氧树脂来组成。可使用除积层以外的多层配置。任选地，电路板20可主要由熟知陶瓷或适合于封装衬底或其它印制电路板的其它材料来组成。电路板20具有许多导电迹线和孔以及其它结构以便在半导体芯片15与未展示的另一个电路装置之间提供电力、接地和信号传输。为了促进那些传输，电路板20可具有呈针栅阵列、球栅阵列、岸面栅格阵列或其它类型互连方案形式的输入/输出。[0056]如图16展示，半导体芯片装置10可连接至或以其它方式安装于电子装置425中。电子装置425可为计算机、数字电视、手持移动装置、个人计算机、服务器、存储装置、附加板如图形卡，或使用半导体的任何其它计算装置。
[0057]本文公开的任何示例性实施方案可用放置在计算机可读介质中的指令来实现，所述计算机可读介质例如像半导体、磁盘、光盘或其它存储媒体或呈计算机数据信号形式。指令或软件可能够合成和/或模拟本文公开的电路结构。在示例性实施方案中，电子设计自动化程序，如Cadence APD、Enc0re等可用于合成所公开的电路结构。所得代码可用于制造所公开的电路结构。
[0058]虽然本发明可易产生各种修饰和替代形式，但是具体实施方案已经在附图中通过示例的方式来展示并且已经在本文中详细描述。然而，应了解本发明不欲受到所公开的具体形式限制。实际上，本发明涵盖属于如以下附加权利要求书定义的本发明的精神和范围内的所有改进、等效物和替代方案。
【权利要求】
1.一种制造方法，其包括: 在位于衬底(20)的侧面(117)上的焊接掩模(115)中形成第一开口(125)，所述第一开口(125)不延伸至所述侧面(117);以及 在所述焊接掩模(115)中形成延伸至所述侧面(117)的第二开口(119)。
2.如权利要求1所述的方法，其中所述侧面包括导体(110)，所述第二开口暴露了所述导体的至少一部分。
3.如权利要求1所述的方法，其包括将底部填充物(25)放置在所述焊接掩模上以使得其一部分(141)凸出至所述第一开口中。
4.如权利要求1所述的方法，其中所述焊接掩模包含光敏化合物并且所述形成所述第一开口和第二开口包括光刻图案化所述第一开口和第二开口。
5.如权利要求4所述的方法，其中所述光刻图案化包括:掩蔽所述焊接掩模的第一部分(315)和第二部分(320);使所述焊接掩模暴露于第一辐射剂量以便使所述第一部分和第二部分保留不固化；掩蔽所述焊接掩模的所述第二部分(320)但不掩蔽所述第一部分(315);使所述焊接掩模的所述第一部分暴露于小于所述第一光剂量的第二光剂量以便使所述第一部分的紧邻所述侧面的区域(343)保留不固化；以及使所述焊接掩模显影以便形成所述第一开口和第二开口。
6.如权利要求4所述的方法，其中所述光刻图案化包括:用掩模(360)来掩蔽所述焊接掩模的第一部分和第 二部分，所述掩模(360)包括具有第一侧向尺寸(X3)的第一不透明结构(370)和具有第二侧向尺寸的第二不透明结构(385);使所述焊接掩模暴露于辐射(405)以便使所暴露的部分固化，其中所述第一侧向尺寸被选择来使得所述光能够在所述焊接掩模内部相互作用，以便使紧邻所述侧面的区域(420)固化但使所述第一部分的紧邻所述掩模(365)的区域(395)保留不固化；以及使所述绝缘层显影以便形成所述第一开口和第二开口。
7.如权利要求4所述的方法，其中所述光刻图案化包括:用掩模(185)掩蔽所述焊接掩模(115)的第一部分和第二部分，所述掩模(185)具有处于所述焊接掩模的所述第一部分上方的部分透射部分(230)和处于所述焊接掩模的所述第二部分上方的不透明部分(215);使所述焊接掩模暴露于辐射(180)，以便使所述第一部分(205)的紧邻所述掩模(175)但不紧邻所述侧面(117)的溶解性部分地改变，而不改变所述第二部分(190)的所述溶解性；以及使所述焊接掩模显影以便形成所述第一开口和第二开口。
8.如权利要求1所述的方法，其包括形成具有锥形侧壁的所述第一开口和第二开口。
9.如权利要求1所述的方法，其包括通过激光钻孔来形成所述第一开口和第二开口。
10.如权利要求1所述的方法，其中所述第一开口和第二开口是使用存储在计算机可读介质中的指令来形成。
11.如权利要求1所述的方法，其包括将半导体芯片(15)连接至所述衬底。
12.如权利要求11所述的方法，其中所述衬底包括电路板。
13.一种制造方法，其包括: 将半导体芯片(15)连接至衬底(20)的侧面(117)，所述侧面包括焊接掩模(115)，所述焊接掩模(115)具有不延伸至所述侧面的第一开口(125);以及 将底部填充物(25)放置在所述半导体芯片与所述焊接掩模之间，所述底部填充物的一部分(141)凸出至所述第一开口中。
14.如权利要求13所述的方法，其中所述焊接掩模包含光敏化合物和延伸至所述侧面的第二开口，所述方法进一步包括光刻图案化所述第一开口和第二开口。
15.如权利要求14所述的方法，其中所述光刻图案化包括:掩蔽所述焊接掩模的第一部分(315)和第二部分(320);使所述焊接掩模暴露于第一辐射剂量以便使所述第一部分和第二部分保留不固化；掩蔽所述焊接掩模的所述第二部分但不掩蔽所述第一部分；使所述焊接掩模的所述第一部分暴露于小于所述第一光剂量的第二光剂量以便使所述第一部分的紧邻所述侧面的区域(343)保留不固化；以及使所述焊接掩模显影以便形成所述第一开口和第二开口。
16.如权利要求14所述的方法，其中所述光刻图案化包括:用掩模(360)来掩蔽所述焊接掩模的第一部分和第二部分，所述掩模(360)包括具有第一侧向尺寸(X3)的第一不透明结构(370)和具有第二侧向尺寸的第二不透明结构(385);使所述焊接掩模暴露于辐射光以便使未暴露部分固化，其中所述第一侧向尺寸被选择来使得所述光能够在所述焊接掩模内部相互作用，以便保留紧邻所述侧面的固化区域(420)但使区域(395)保留不固化；以及使绝缘层显影以便形成所述第一开口和第二开口。
17.如权利要求14所述的方法，其中所述光刻图案化包括:用掩模(175)掩蔽所述焊接掩模的第一部分和第二部分，所述掩模(175)具有处于所述焊接掩模的所述第一部分上方的部分透射部分(230)和处于所述焊接掩模的所述第二部分上方的不透明部分(215)；使所述焊接掩模暴露于辐射(180)，以便使所述第一部分(205)的紧邻所述掩模175但不紧邻所述侧面(117)的溶解性部分地改变，而不改变所述第二部分(190)的所述溶解性；以及使所述焊接掩模显影以便形成所述第一开口和第二开口。
18.—种设备,其包括: 衬底(20)，其具有侧面(117);以及 所述侧面上的焊接掩模(115)，所述焊接掩模包括不延伸至所述侧面的第一开口(125)。
19.如权利要求18所述的设备，其中所述衬底包括导体(110)并且所述焊接掩模具有延伸至所述导体的第二开口(119)。
20.如权利要求18所述的设备，其包括连接至所述侧面的半导体芯片(15)。
21.如权利要求20所述的设备，其包括位于所述半导体芯片与所述侧面之间的底部填充物(25)，所述底部填充物的一部分(141)凸出至所述第一开口中。
22.如权利要求20所述的设备，其包括连接至所述衬底板的电子装置(425)。
23.如权利要求18所述的设备，其中所述衬底包括电路板。
【文档编号】H01L23/498GK103782382SQ201280042748
【公开日】2014年5月7日 申请日期:2012年8月27日 优先权日:2011年9月10日
【发明者】安德鲁·科威朗, 罗登·R·托帕奇奥, 谢玉玲, 伊普·森·洛 申请人:Ati科技无限责任公司, 超威半导体公司