光电子半导体芯片的利记博彩app

光电子半导体芯片的利记博彩app
【专利摘要】提出一种光电子半导体芯片，所述光电子半导体芯片具有半导体层序列（2）和载体衬底（10），其中第一电接触层（7）和第二电接触层（8）至少局部地设置在载体衬底（10）和半导体层序列（2）之间并且通过电绝缘层（9）彼此电绝缘，并且所述光电子半导体芯片具有设置在半导体层序列（2）和载体衬底（10）之间的镜层（6）。半导体芯片（1）具有透明的封装层（13），所述封装层覆盖半导体层序列（2）的侧面（26）、镜层（6）的侧面（16）和电绝缘层（9）的朝向半导体芯片（1）的侧面（15）的侧面（19）。
【专利说明】光电子半导体芯片
【技术领域】
[0001 ] 本发明涉及一种光电子半导体芯片。
[0002]本专利申请要求德国专利申请102011016302.6的优先权，其公开内容通过引用并入本文。
【背景技术】
[0003]从文献W02009/106069A1中已知一种光电子半导体芯片，其中第一和第二电接触层设置在半导体层序列和载体衬底之间。在此，第一和第二电接触层借助于电绝缘层相互绝缘。在这种半导体芯片中，在朝向载体衬底的一侧上的镜层能够邻接于半导体层序列，以便将由有源区沿朝载体衬底的方向发射的辐射偏转至与载体衬底相对置的辐射耦合输出面。
[0004]在这种半导体芯片中能够存在下述风险:湿气从半导体芯片的边缘起穿过电绝缘层被输送至镜层的区域中，这可能会引起镜层的退化进而引起辐射效率的降低。

【发明内容】

[0005]本发明基于的目的是，提供一种改进的光电子半导体芯片，其中镜层被有效地保护以防止湿气渗入，并且同时以相对低的制造耗费实现半导体芯片的有效的电接触。
[0006]所述目的通过具有权利要求1所述的特征的光电子半导体芯片来实现。本发明的有利的改进方案和设计方案是从属权利要求的主题。
[0007]根据一个设计方案，光电子半导体芯片包括半导体层序列，所述半导体层序列具有第一导电类型的第一半导体区域、第二导电类型的第二半导体区域以及设置在第一半导体区域和第二半导体区域之间的有源区。
[0008]此外，光电子半导体芯片包括载体衬底，其中半导体层序列具有朝向载体衬底的第一主面和相对置的第二主面。第一电接触层和第二电接触层至少局部地设置在载体衬底和半导体层序列的第一主面之间，其中第二电接触层穿过第一半导体区域和有源区中的穿通口被引入到第二半导体区域中。第一和第二电接触层通过电绝缘层彼此绝缘。
[0009]在半导体层序列和载体衬底之间设置有镜层。镜层尤其能够在第一主面上邻接于半导体层序列。通过镜层有利地将由有源区沿朝载体衬底方向发射的辐射反射至半导体层序列的用作辐射耦合输出面的第二主面。镜层尤其邻接于第一电接触层的子区域并且邻接于电绝缘层的子区域，其中镜层的朝向载体衬底的边界面被第一电接触层覆盖。
[0010]光电子半导体芯片包括透明的封装层，所述透明的封装层覆盖半导体层序列的侧面和镜层的侧面。此外，透明的封装层也覆盖电绝缘层的朝向半导体芯片的侧面的侧面。
[0011]由于透明的封装层覆盖半导体层序列的和镜层的侧面，镜层被保护以防止湿气渗入。通过使透明的封装层也覆盖电绝缘层的朝向半导体芯片的侧面的侧面，进一步改进透明的封装层的该保护作用。以这种方式，尤其防止湿气渗入到电绝缘层中，并且因此降低使得湿气穿过电绝缘层传播至镜层的风险。[0012]优选地，电绝缘层在任何部位处都不邻接于光电子半导体芯片的环境介质。因此有利地确保，湿气不会从外部渗入到电绝缘层中并且不会在半导体芯片的层系统中传播。
[0013]透明的封装层优选包含氧化铝、例如Al2O3或氧化硅、例如SiO2或者由其制成。
[0014]尤其优选的是，透明的封装层具有ALD层，也就是说，借助于原子层沉积(ALD-Atomic Layer Deposition原子层沉积)来制造的层。在另一有利的设计方案中，透明的封装层具有旋涂玻璃。ALD层或旋涂玻璃的特征有利地在于低的缺陷密度并且提供防止湿气渗入的良好的保护。借助于ALD或作为旋涂玻璃来施加透明的封装层还具有能够将透明的封装层引入到小的间隙中的优点。
[0015]尤其有利的是，镜层具有比半导体层序列更小的横向延展，并且透明的封装层的子区域在半导体层序列的下方延伸。以该方式，实现对镜层的特别良好的保护以免于氧化和/或防止湿气的渗入。优选地，半导体层序列在所有侧面上具有超出镜层的突出部。有利地，在镜层的侧面上邻接有间隙，所述间隙构成在半导体层序列和施加到载体衬底上的层序列之间。所述间隙有利地由透明的封装层填充。
[0016]在一个优选的设计方案中，半导体芯片的尤其用作辐射出射面的第二主面被透明
的封装层覆盖。
[0017]半导体层序列优选完全地(即包括侧面)被透明的封装层覆盖。
[0018]在一个有利的设计方案中，半导体层序列具有台面结构，其中第一电接触层和第二电接触层延伸至半导体芯片的侧向地设置在台面结构旁边的区域。
[0019]透明的封装层优选在台面结构旁边具有开口，在所述开口中设置有用于第一电接触层的连接接触部。在该情况下，连接接触部有利地设置在半导体层序列的旁边，使得尤其半导体层序列的作用为辐射出射面的第二主面不具有连接接触部。这具有下述优点:辐射出射面不被连接接触部遮挡进而提高半导体芯片的效率。连接接触部优选设置在半导体芯片的中央之外，尤其设置在半导体芯片的角部中。
[0020]第一电接触层有利地一方面用于电接触半导体芯片并且另一方面用于保护镜层免受腐蚀。特别地，镜层的朝向载体衬底的边界面的至少一部分被第一电接触层覆盖。
[0021]第一电接触层优选包含金、钛、铬、钼、氮化钛、氮化钨钛或镍或者由其制成。有利地，所述材料的特征一方面在于良好的导电性并且另一方面在于其适于作为扩散阻挡部。第一电接触层能够具有多个子层，所述子层优选分别包含所述材料中的至少一种。
[0022]镜层优选包含银、铝或银合金或铝合金或者由其制成。银和铝的特征在于在可见光谱范围内的高的反射。此外，所述材料具有良好的导电性并且构成具有低的接触电阻的金属半导体接触部。这具有下述优点:因为镜层有利地邻接于半导体层序列并且以该方式将第一半导体区域与第一电接触层导电地连接。
[0023]如同镜层一样，第二电接触层优选包含银、铝或银合金或铝合金或者由其制成。可见光谱范围内的高的反射和良好的导电性对于第二电接触层是有利的，因为第二电接触层也能够至少局部地邻接于半导体层序列并且以该方式电接触第二半导体区域。
[0024]将第一电接触层和第二电接触层彼此绝缘的电绝缘层优选包含氧化硅、氮化硅、氮氧化硅或氧化铝、
[0025]在一个优选的实施形式中，第一半导体区域是P型半导体区域并且第二半导体区域是η型半导体区域。因此，在该设计方案中，镜层邻接于P型半导体区域，并且第二电接触层穿过穿通口被引入到η型半导体区域中。P型半导体区域朝向半导体层序列的用作为辐射出射面的第二主面的η型半导体区域和载体衬底。
[0026]在另一有利的设计方案中，光电子半导体芯片的半导体层序列不具有生长衬底。在该情况下，半导体芯片是所谓的薄膜发光二级管芯片，其中用于外延生长半导体层序列的生长衬底在将半导体层序列与载体衬底连接之后被剥离。
[0027]半导体芯片优选借助于焊料层与载体衬底连接。特别地，半导体芯片能够在与原始的生长衬底相对置的一侧上与载体衬底连接。
【专利附图】

【附图说明】
[0028]下面，根据实施例结合图1和图2详细阐明本发明。
[0029]附图示出:
[0030]图1示出贯通根据一个实施例的光电子半导体芯片的横截面的示意图，以及
[0031]图2Α至20示出用于根据中间步骤制造在图1中示出的光电子半导体芯片的方法的示意图。
【具体实施方式】
[0032]相同的或起相同作用的组成部分在附图中均设有相同的附图标记。所示出的组成部分以及组成部分彼此间的大小比例不视为是按照比例的。
[0033]图1中示意性示 出光电子半导体芯片I的横截面，所述光电子半导体芯片包含半导体层序列2，所述半导体层序列具有第一导电类型的第一半导体区域3和第二导电类型的第二半导体区域5。优选的是，第一半导体区域3是P型半导体区域并且第二半导体区域5是η型半导体区域。在第一半导体区域3和第二半导体区域5之间设置有有源区4。
[0034]光电子半导体芯片I的有源区4尤其能够是适合于发射辐射的有源区。在该情况下，光电子半导体芯片I为照明二极管、尤其是LED。替选地也可设想的是，有源区4是检测辐射层，其中光电子半导体芯片I在该情况下为检测器件。有源区4例如能够构成为pn结、双异质结构、单量子阱结构或多量子阱结构。
[0035]半导体芯片I的半导体层序列2优选基于II1-V族化合物半导体材料、尤其基于砷化物、氮化物或磷化物化合物半导体材料。半导体层序列2例如能够包含InxAlyGai_x_yN、InxAlyGanyP或者InxAlyGanyAs,其中分 I。在此，II1-V族化合物半导体材料不必强制地具有根据上式之一的数学上精确的组分。更确切地说，所述化合物半导体材料能够具有一种或多种掺杂材料以及附加的组成部分，所述掺杂材料以及附加的组成部分基本上不改变材料的物理特性。然而为了简单性起见，上式仅包含晶格的主要组成部分，即使所述组成部分能够部分地通过少量其他材料来取代时也如此。
[0036]半导体芯片I与尤其能够是由金属或金属合金制成的焊料层的连接层21连接、与载体衬底10连接。
[0037]为了电接触，半导体芯片I具有第一电接触层7和第二电接触层8。第一电接触层7与第一半导体区域3导电连接并且第二电接触层8与第二半导体区域5导电连接。
[0038]第一电接触层7和第二电接触层8都至少局部地设置在半导体层序列2的朝向载体衬底10的第一主面11和载体衬底10之间。第一电接触层7和第二电接触层8借助于电绝缘层9彼此电绝缘。电绝缘层9优选包含氧化硅、氮化硅、氮氧化硅或氧化铝或由其制成。替选地，电绝缘层9也能够包含其他的氧化物或氮化物。
[0039]半导体层序列2的与载体衬底10相对置的第二主面12用作为光电子半导体芯片I的辐射耦合输出面并且有利地不具有电接触层。为了改进辐射耦合输出，第二主面12能够设有耦合输出结构23或者粗化部。
[0040]为了改进光电子半导体芯片I的辐射效率，在半导体层序列2和载体衬底10之间设置有镜层6。镜层6在朝向载体衬底10的一侧上设置在第一半导体区域3的下游并且尤其能够邻接于半导体层序列2的第一主面11。也可行的是，在第一半导体区域3和镜层6之间设置有中间层，例如薄的增附剂层。镜层6尤其包含银、铝或具有银或铝的金属合金。这些材料的特征在于可见光谱范围内的高的反射率和良好的导电性。镜层6 —方面具有将由有源区4沿朝载体衬底10的方向发射的辐射反射至辐射耦合输出面12的功能。此外，镜层6也用于电接触第一半导体区域3。特别地，镜层6在朝向载体衬底10的一侧上邻接于第一电接触层7进而与第一电接触层7导电连接。
[0041]第一电接触层7优选覆盖镜层的朝向载体衬底10的边界面。第一电接触层7优选包含金、钛、铬、钼、氮化钛、氮化钨钛或镍或者由其制成。这些材料的特征在于，其是导电的并且此外是化学惰性的。以该方式，镜层6在其被第一电接触层7所覆盖的区域中有利地被保护以免受腐蚀。
[0042]第二电接触层8穿过穿通口 18导电地连接到第二半导体区域5上，其中所述穿通口穿过第一半导体区域3和有源区4伸展。在穿通口 18的区域中，有源区4、第一半导体区域3、镜层6和第一电接触层7借助于电绝缘层9或者半导体层序列2的钝化区域20与第二电接触层8绝缘。
[0043]第二电接触层8在其直接地邻接于半导体层序列2的区域中有利地不仅作用为接触层，而且还作用为反射层，所述反射层将辐射朝向半导体层序列2的用作为辐射出射面的第二主面12反射。因此，第二电绝缘层8有利地具有反射率高的金属或金属合金，尤其是银、铝或具有银或铝的合金。
[0044]在半导体芯片I中，半导体层序列2的侧面26和镜层6的侧面16被电绝缘的透明的封装层13覆盖。封装层13 —方面具有保护镜层6免受腐蚀的功能。特别地，镜层6通过封装层13被保护以免受氧化或者防止湿气的渗入。镜层6的侧面16优选全方位地被封装层13包围，使得镜层6在任何位置上都不直接邻接于环境介质。
[0045]此外，透明的封装层13也覆盖第一接触层7的侧面17和电绝缘层9的朝向半导体芯片I的侧面15的侧面19。以该方式，尤其防止湿气渗入到电绝缘层9中。尤其优选地，电绝缘层9在任何位置上都不邻接于半导体芯片I的环境介质。
[0046]透明的封装层13优选是氧化铝层、尤其是Al2O3层，或者是氧化硅层、尤其是SiO2层。透明的封装层有利地借助于原子层沉积或者作为旋涂玻璃来沉积。这种借助于ALD或者作为旋涂玻璃沉积的氧化硅层有利地具有针对腐蚀和湿气的渗入的高的耐抗性。
[0047]在一个尤其优选的设计方案中，镜层6具有比半导体层序列2更小的横向延展，使得透明的封装层13的子区域在半导体层序列2的下方延伸。在该设计方案中，镜层6的侧面16有利地与半导体层序列2的侧面26隔开。半导体层序列2的侧面26和镜层6的侧面16之间的间隔优选位于0.5μπι和5μπι之间、尤其优选为大约3μπι。以该方式，尤其有效地保护镜层6。特别地，通过借助于原子层沉积制造透明的封装层13可行的是，沉积透明的封装层13，使得所述封装层填充半导体层序列2和镜层6之间的间隙。
[0048]有利地，透明的封装层13也覆盖半导体层序列2的用作为辐射耦合输出面的第二主面12和侧面26。因此，半导体层序列2有利地完全被透明的封装层13覆盖。有利地，能够通过透明的封装层13可能地封闭存在于半导体层序列2的表面上的细小的裂纹。因此，半导体层序列2的完全的封装对于半导体芯片的长期稳定性而言是有利的。
[0049]半导体层序列2具有台面结构，其中第一电接触层7和第二电接触层8侧向地延伸到台面结构旁边。透明的封装层13在台面结构的旁边具有开口，在所述开口中设置有连接接触部4，所述连接接触部与第一电接触层连接。连接接触部14尤其能够设置为用于连接键合线的键合焊盘。
[0050]连接接触部14优选设置在半导体芯片I的中央之外，尤其设置在半导体芯片I的角部的区域中。
[0051]在从上方观察半导体芯片I的情况下，穿过透明的封装层13在被结构化为台面的半导体层序列2旁边有利地基本上仅可见第二电接触层8，所述第二电接触层有利地包含例如是Ag或Al的高反射的金属。仅在围绕连接接触部14的小的区域中，第一电接触层7的能够包含例如钼的低反射的材料的区域是可见的。
[0052]第二电接触层8例如能够经由半导体芯片I的后侧、尤其经由导电的载体衬底10和焊料层21从外部电连接。在焊料层21和第二电接触层8之间能够设置有阻挡层22，所述阻挡层尤其防止焊料层21的组成部分扩散到第二电接触层8中并且反之亦然。
[0053]在下面的附图2A至20中描述用于制造光电子半导体芯片的方法的一个实施例。光电子半导体芯片的各个组成部分的之前所描述的有利的设计方案以相同的方式适用于下面所描述的方法并且反之亦然。
[0054]在方法的图2A中所示出的中间步骤中，包括第一半导体区域3、有源区4和第二半导体区域5的半导体层序列2被生长到生长衬底24上。生长优选以外延的方式进行、尤其借助于MOVPE (金属有机物化学气相沉积)进行。半导体层序列2例如能够包含氮化物化合物半导体材料并且生长衬底24是蓝宝石衬底。第一半导体区域3优选是P型半导体区域并且第二半导体区域5优选是η型半导体区域。
[0055]在图2Β中所示出的方法步骤中，已经将例如为氧化硅层的氧化层25施加到第二半导体区域5上。氧化层25用于在后续的光刻和刻蚀过程中保护第一半导体区域3。
[0056]在图2C中所示出的中间步骤中，氧化层例如以光刻的方式被结构化。此外，将镜层6和第一电接触层7施加并且借助于剥离工艺从仍被氧化层25覆盖的区域中取下。因此有利地，将镜层6和第一电接触层以相同的方法步骤来结构化。镜层6尤其包含银、铝或具有银或招的合金。第一电接触层7覆盖镜层6的表面并且以该方式一方面建立到第一半导体区域3的电连接，并且另一方面用作为用于镜层6的材料的封装。第一电接触层7尤其能够包含金、钛、铬、钼、氮化钛、氮化钨钛或镍或者由其制成。也可能的是，第一电接触层7包括多个子层。例如，第一电接触层7具有Ti/Pt/Au/Cr层序列。
[0057]在图2D中所示出的方法步骤中，再次移除之前所施加的氧化层，例如通过借助于被缓冲的氢氟酸来刻蚀(BOE-缓冲氧化物腐蚀)。
[0058]在图2E中所示出的中间步骤中，在区域20中钝化P掺杂的半导体区域3，所述区域20设置在半导体层序列2的由镜层6和第一电接触层7所覆盖的区域之间和之外。钝化区域20例如能够通过用氩离子轰击P掺杂的半导体材料3来产生。优选地，钝化区域20延伸直至有源层4中，使得通过电绝缘的钝化区域20分开pn结。代替将区域20钝化，替选也可行的是，通过溅射来移除所述区域。
[0059]在图2F中所示出的中间步骤中，将电绝缘层9施加到以这种方式所制造的结构上。电绝缘层9尤其能够是氧化硅层或氮化硅层。
[0060]在图2G中所示出的中间步骤中，在电绝缘层9和半导体层序列2中产生穿通口
18。穿通口 18例如借助于光刻和反应离子刻蚀来产生。穿通口 18延伸穿过第一半导体区域3的和有源层4的钝化区域20延伸直至第二半导体区域5中。
[0061]在图2H中所示出的中间步骤中，整个之前所制造的层结构被第二电接触层8覆盖。第二电接触层8优选包含银、铝或具有银或铝的合金。第二电接触层8用于电接触尤其能够是η型半导体区域的第二半导体区域5。第二电接触层8穿过穿通口 18延伸直至第二半导体区域5中。
[0062]在图21中所示出的中间步骤中，半导体芯片在背离生长衬底24的一侧借助于焊料层21与载体衬底10连接。在将载体衬底10与半导体芯片连接之前，优选将阻挡层22施加到第二电接触层8上，以便优选保护包含银或铝的第二电接触层8以防止焊料层21的组成部分的扩散。焊料层21尤其能够包含AuSn。阻挡层22例如能够保护TiWN。
[0063]载体衬底10优选是导电衬底，例如由硅或锗制成的掺杂的半导体晶片。替选地，载体衬底10也能够通过电镀沉积的金属层来形成。
[0064]在图2J中所示出的中间步骤中，将生长衬底24从半导体芯片剥离。半导体芯片与之前的附图相比以旋转180°的方式示出，因为现在与原始的生长衬底相对置的载体衬底10起到半导体芯片的唯一的载体的作用。生长衬底、尤其是蓝宝石衬底例如能够借助于激光剥离工艺从半导体层序列2剥离。
[0065]在图2K中所示出的中间步骤中，已经将生长衬底24剥离的半导体层序列2的主面12设有耦合输出结构23，例如通过用KOH刻蚀的方式来设置。这是有利的，因为半导体层序列2的第二主面12在已制成的光电子半导体芯片中用作为辐射耦合输出面。
[0066]在图2L中所示出的中间步骤中，半导体层序列2设有台面结构。为此在半导体芯片的边缘区域中已完全地移除半导体层序列2，以便制造具有所期望的形状和大小的半导体层序列2。结构化优选以光刻方式进行，其中能够应用例如H3PO4作为刻蚀剂以及应用SiO2作为掩膜。特别地，将半导体层序列2移除，使得在半导体层序列2旁边露出镜层6的和电绝缘层9的一部分。设有台面结构的半导体层序列2能够具有倾斜的侧壁26。第一电接触层7和第二电接触结构8延伸直至半导体芯片的侧向地位于台面结构旁边的区域中。
[0067]在图2M中所示出的方法步骤中，借助适合于选择性地刻蚀镜层6的刻蚀剂来移除镜层6的一部分。在此，半导体层序列2和电绝缘层9起到刻蚀掩膜的作用。在刻蚀工艺中有利地对半导体层序列过度刻蚀(unterStzen)，使得在半导体层序列2和第一电接触层7之间构成间隙。因此，镜层6与邻接的半导体层序列2相比具有更小的横向延展。特别地，镜层6的侧壁16具有距半导体层序列2的侧壁26的一定间距。该间距优选位于0.5 μ m和5 μ m之间。
[0068]在图2N中所示出的中间步骤中，移除电绝缘层9的不被第一电接触层7覆盖的区域。这例如能够通过借助于被缓冲的氢氟酸刻蚀来进行。以该方式尤其实现:电绝缘层9不再延伸直至半导体芯片的侧面15。通过刻蚀工艺露出第一电接触层7的之前被电绝缘层9覆盖的侧面17。此外，在第一电接触层7之下产生电绝缘层9的露出的侧面19。在此优选的是，部分地过度刻蚀第一电接触层7，使得电绝缘层9的侧面19与第一电接触层7的侧面17横向间隔开。
[0069]在图20中所示出的中间步骤中，将电绝缘的透明的封装层13施加到以该方式制成的层结构上。透明的封装层13优选包含Al2O3或者SiO2或者由其制成。透明的封装层
13优选至少部分地借助于原子层沉积(ALD-Atomic Layer Deposition)来制造。替选
地，透明的封装层13至少部分地作为旋涂玻璃来施加。借助这个用于层沉积的方法，能够有利地沉积特别纯的且紧密的层。此外，所述方法具有也可以在相对小的间隙中进行层沉积的优点。特别地，沉积透明的封装层13，使得其完全地填充邻接于电绝缘层9的侧面19和镜层6的侧面16的间隙。
[0070]可行的是，首先将透明的封装层13的第一子层借助于原子层沉积或者作为旋涂玻璃来施加，以便填充在层结构中所产生的空腔。以该方式制造的第一子层能够后续地通过例如借助于CVD施加的第二子层来加固。透明的封装层13有利地完全覆盖半导体层序列2，也就是说，既覆盖侧面26也覆盖用作为辐射出射面的第二主面12。已证实的是，通过透明的封装层13能够封闭可能存在于半导体层序列2的表面上的细小的裂纹，使得减少腐蚀或者湿气渗入的风险。
[0071]为了制造图1中所示出的光电子半导体芯片1，接下来在结构化为台面的半导体层序列2旁边，在透明的封装层13中产生开口，在所述开口中露出第一电接触层7。例如通过光刻和反应离子刻蚀来进行开口的制造。在所述开口中施加有连接接触部14。连接接触部14例如能够包含金和/或钼。连接接触部14尤其能够是设置为用于连接键合线的键合焊盘。连接接触部14优选设置在半导体芯片I的中央之外、尤其设置在半导体芯片I的角部的区域中。用于半导体芯片I的另外的电连接部能够设置在优选导电的载体衬底10的后侧上，以便以该方式电连接第二电接触层8。
[0072]以该方式，制造光电子半导体芯片I的在图1中所示出的实施例。制造方法的特征尤其在与，其仅需要四个光刻步骤，使得尽管耗费地封装半导体芯片，制造耗费仍是相对低的。
[0073]本发明不通过根据实施例进行的描述被限制。相反，本发明包括每个新的特征以及特征的任意的组合，这尤其是包含在权利要求中的特征的任意的组合，即使这些特征或这些组合本身没有明确地在权利要求或实施例中说明时也如此。
【权利要求】
1.一种光电子半导体芯片(I)，包括: -半导体层序列(2)，其具有第一导电类型的第一半导体区域(3)、第二导电类型的第二半导体区域(5)以及设置在所述第一半导体区域(3)和所述第二半导体区域(5)之间的有源区(4)， -载体衬底(10)，其中所述半导体层序列(2)具有朝向所述载体衬底(10)的第一主面(11)和相对置的第二主面(12)， -第一电接触层(7)和第二电接触层(8)，所述第一电接触层和所述第二电接触层至少局部地设置在所述载体衬底(10 )和所述半导体层序列(2 )的所述第一主面(11)之间，其中所述第二电接触层(8)穿过所述第一半导体区域(3)和所述有源区(4)中的穿通口(18)被引入到所述第二半导体区域(5)中， -电绝缘层(9 )，所述电绝缘层将所述第一电接触层(7 )和所述第二电接触层(8 )彼此电绝缘， -镜层(6)，所述镜层设置在所述半导体层序列(2)和所述载体衬底(10)之间，以及 -透明的封装层(13)，所述透明的封装层覆盖所述半导体层序列(2)的侧面(26)、所述镜层(6)的侧面(16)和所述电绝缘层(9)的朝向所述半导体芯片(I)的侧面(15)的侧面(19)。
2.根据权利要求1所述的光电子半导体芯片，其中所述电绝缘层(9)在任何部位处都不邻接于所述光电子半导体芯片(I)的环境介质。
3.根据上述权利要求 之一所述的光电子半导体芯片，其中所述透明的封装层(13)包含氧化铝或氧化硅或者由其制成。
4.根据上述权利要求之一所述的光电子半导体芯片，其中所述透明的封装层(13)具有ALD层。
5.根据上述权利要求之一所述的光电子半导体芯片，其中所述透明的封装层(13)具有旋涂玻璃。
6.根据上述权利要求之一所述的光电子半导体芯片，其中所述镜层(6)具有比所述半导体层序列(2)更小的横向延展，并且所述透明的封装层(13)的子区域在所述半导体层序列(2)的下方延伸。
7.根据上述权利要求之一所述的光电子半导体芯片，其中所述第二主面(12)被所述透明的封装层(13)覆盖。
8.根据上述权利要求之一所述的光电子半导体芯片，其中所述半导体层序列(2)完全地被所述透明的封装层(13)覆盖。
9.根据上述权利要求之一所述的光电子半导体芯片，其中所述半导体层序列(2)具有台面结构，并且所述第一电接触层(7)和所述第二电接触层(8)延伸直至侧向地设置在所述台面结构旁边的区域。
10.根据权利要求9所述的光电子半导体芯片，其中所述透明的封装层(13)在所述台面结构旁边具有开口，在所述开口中设置有用于所述第一电接触层(7)的连接接触部(14)。
11.根据权利要求10所述的光电子半导体芯片，其中所述连接接触部(14)设置在所述半导体芯片(I)的中央之外。
12.根据上述权利要求之一所述的光电子半导体芯片，其中所述第一电接触层(7)包含金、钛、铬、钼、氮化钛、氮化鹤钛或镍。
13.根据上述权利要求之一所述的光电子半导体芯片，其中所述镜层(6)包含银、铝或银合金或招合金。
14.根据上述权利要求之一所述的光电子半导体芯片，其中所述第二电接触层(8)包含银、铝或银合金或铝合金。
15.根据上述权利要求之一所述的光电子半导体芯片，其中所述电绝缘层(9)包含氧化硅、氮化硅、氮氧化硅或 氧化铝。
【文档编号】H01L33/44GK103477452SQ201280017284
【公开日】2013年12月25日 申请日期:2012年3月15日 优先权日:2011年4月7日
【发明者】卢茨·赫佩尔 申请人:欧司朗光电半导体有限公司