专利名称：电子部件的利记博彩app
技术领域：
本实用新型涉及电子部件，特别是涉及内置电容器的电子部件。
背景技术：
作为现有的电子部件，众所周知有例如专利文献I所记载的芯片型电子部件。图22是专利文献I所记载的芯片型电子部件500的剖面结构图。如图22所示，芯片型电子部件500具备层叠体502、外部电极504a、外部电极504b、加强层506以及电容器C。层叠体502以层叠多个陶瓷层的方式构成,并形成为长方体状。外部电极504a、504b分别以覆盖层叠体502的相互对置的端面的方式设置，并折回 到上表面、下表面以及侧面。电容器C内置于层叠体502内，多个电容器导体层以与陶瓷层交互层叠的方式构成。加强层506内置于层叠体502，设置于比电容器C靠层叠方向的上侧以及下侧。当从层叠方向俯视观察时，加强层506与外部电极504a、504b的端部重叠。在以上述方式构成的芯片型电子部件500中，对弯曲、拉伸等机械应力的耐老化性闻。更详细地说，在安装于电路基板之后，有时分割电路基板，此时，向芯片型电子部件施加弯曲应力，在外部电极504a和504b附近形成裂缝。然而，由于芯片型电子部件500设置有加强层506，因此即使在外部电极504a、504b附近形成有裂缝，利用加强层506也能抑制裂缝的扩展。即，芯片型电子部件500对弯曲、拉伸等机械应力的耐老化性提高。然而，芯片型电子部件500仍旧有时在层叠体502形成裂缝，裂缝到达电容器导体层。因为在芯片型电子部件500中除了具有电容器电极之外还具有加强层506，因此电极个数增加而容易产生结构缺陷，因此需要较薄地形成加强层506以及电容器导体层的厚度。当以上述方式较薄地形成加强层506以及电容器导体层时，由于在加强层506以及电容器导体层形成较多的空孔(空孔)，因此裂缝以避开加强层506而通过空孔的方式延伸至电容器导体层附近为止。其结果是，水分通过裂缝而侵入电容器导体层，使作为电容器的可靠性降低。现有技术文献专利文献专利文献1:日本特开2002-75780号公报
实用新型内容因此，本实用新型的目的在于提供一种电子部件，该电子部件能够抑制裂缝越过伪导体层而到达电容器导体附近。用于解决问题的方法根据本实用新型的一个方式所涉及的电子部件，所述电子部件具备长方体状的层叠体，其由层叠多个电介质层而成，并具有位于层叠方向的两端且相互对置的上表面和底面、相互对置的两个侧面、以及相互对置的两个端面；电容器导体层，其设置于所述电介质层上并构成电容器；外部电极，其覆盖所述端面，并且折回到所述上表面以及所述底面；以及伪导体层，其被设置在位于比设置有所述多个电容器导体的所述电介质层更靠近所述底面的位置的所述电介质层上，并且从层叠方向俯视观察时，该伪导体层与所述外部电极中的折回到所述底面的部分的末端重叠，所述伪导体层的厚度比所述电容器导体层的厚度大。实用新型的效果根据本实用新型，能够抑制裂缝越过伪导体层而到达电容器导体附近。
图1是一个实施方式所涉及的电子部件的外观立体图。图2是图1的电子部件的层叠体的分解立体图。图3是图1的电子部件的剖面结构图。 图4是比较例使用的电子部件的剖面结构图。图5是示出解析结果的图表。图6是第一变形例所涉及的电子部件的剖面结构图。图7是第二变形例所涉及的电子部件的剖面结构图。图8是第三变形例所涉及的电子部件的剖面结构图。图9是第四变形例所涉及的电子部件的剖面结构图。图10是第五变形例所涉及的电子部件的内部俯视图。图11是第六变形例所涉及的电子部件的内部俯视图。图12是第七变形例所涉及的电子部件的内部俯视图。图13是第八变形例所涉及的电子部件的内部俯视图。图14是第九变形例所涉及的电子部件的剖面结构图。图15是第九变形例所涉及的电子部件的内部俯视图。图16是第十变形例所涉及的电子部件的剖面结构图。图17是第i^一变形例所涉及的电子部件的剖面结构图。图18是第十二变形例所涉及的电子部件的内部俯视图。图19是第十三变形例所涉及的电子部件的内部俯视图。图20是第十四的变形例所涉及的电子部件的内部俯视图。图21是第十五变形例所涉及的电子部件的内部俯视图。图22是专利文献I所记载的芯片型电子部件的剖面结构图。图中SI上表面S2 底面S3、S4 端面S5、S6 侧面Ta Td末端(先端)10、IOa IOo 电子部件11层叠体[0045]12a、12b 外部电极17a 17o 陶瓷层30a 30d、31a 31c 电容器导体层40a 40f、41a 41f 伪(夕' S — )导体层
具体实施方式
以下，参照附图对本实用新型的实施方式所涉及的电子部件进行说明。(电子部件的结构)首先，参照附图对一个实施方式所涉及的电子部件的结构进行说明。图1是一个 实施方式所涉及的电子部件10的外观立体图。图2是图1的电子部件10的层叠体11的分解立体图。在图2中省略陶瓷层17g 17i。图3是图1的电子部件的剖面结构图。以下，将层叠体11的层叠方向定义为z轴方向。当从z轴方向俯视观察层叠体11时，将层叠体11的长边延伸的方向定义为X轴方向。当从z轴方向俯视观察层叠体11时，将层叠体11的短边延伸的方向定义为y轴方向。如图1 图3所示，电子部件10是芯片电容器，具备层叠体11、外部电极12 (12a、12b)、电容器导体层30(30a 30d)、31(31a 31c)(在图1中未图示)以及伪导体层40 (40a 40f)、41 (41a 41f)(在图1 中未图示)。层叠体11形成为长方体状，其具有位于z轴方向的两端的上表面SI以及底面S2、相互对置(对向+ 3 )的端面S3、S4、以及相互对置的侧面S5、S6。但是，层叠体11通过实施倒角而在角以及棱线中形成带有圆形的形状。以下，在层叠体11中，将z轴方向的正方向侧的面设为上表面SI，将z轴方向的负方向侧的面设为底面S2。并且，将X轴方向的负方向侧的面设为端面S3，将X轴方向的正方向侧的面设为端面S4。并且，将y轴方向的正方向侧的面设为侧面S5，将y轴方向的负方向侧的面设为侧面S6。当电子部件10安装于电路基板时，底面S2是与该电路基板的主面对置的安装面。如图2所示，层叠体11通过多个陶瓷层(电介质层)17 (17a 17ο)以从ζ轴方向的正方向侧向负方向侧依次排列的方式层叠而构成。陶瓷层17形成为长方形，由以BaTiO3为主要成分且含有Bi2O3的电介质陶瓷制成。以下，将陶瓷层17的ζ轴方向的正方向侧的主面称作表面，将陶瓷层17的ζ轴方向的负方向侧的主面称作背面。层叠体11的上表面SI由设置于ζ轴方向的最靠正方向侧的陶瓷层17a的表面构成。层叠体11的底面S2由设置于Z轴方向的最靠负方向侧的陶瓷层17ο的背面构成。并且，端面S3由陶瓷层17a 17ο的χ轴方向的负方向侧的短边相连而构成。端面S4由陶瓷层17a 17ο的χ轴方向的正方向侧的短边相连而构成。侧面S5由陶瓷层17a 17ο的y轴方向的正方向侧的长边相连而构成。侧面S6由陶瓷层17a 17ο的y轴方向的负方向侧的长边相连而构成。电容器导体层30a 30d、31a 31c是以Al、N1、Cu等为主要成分的材料制成的导体层，并通过经陶瓷层17相互对置而构成电容器。如图2以及图3所示，电容器导体层30a 30d分别设置于陶瓷层17e、17g、171、17k的表面上，并内置于层叠体11。电容器导体层30a 30d形成为长方形，并在陶瓷层17e、17g、171、17k的χ轴方向的负方向侧的短边抽出。[0058]如图2以及图3所示，电容器导体层31a 31c分别设置于陶瓷层17f、17h、17j的表面上，并内置于层叠体11。电容器导体层31a 31c形成为长方形,并在陶瓷层17f、17h、17j的X轴方向的正方向侧的短边抽出。当从z轴方向俯视观察时，电容器导体层30a 30d与电容器导体层31a 31c重叠。由此，在电容器导体层30、31之间形成有电容器C。外部电极12a、12b是涂敷Ag、Cu、Ni糊剂(paste)而形成的电极。外部电极12a覆盖端面S3，并且向上表面S1、底面S2以及侧面S5、S6折回。并且，外部电极12a与电容器导体层30a 30d连接。更详细地说，外部电极12a以覆盖电容器导体层30a 30d从端面S3露出的部分的方式覆盖层叠体11的端面S3的整面。外部电极12b覆盖端面S4，并且向上表面S1、底面S2以及侧面S5、S6折回。并且，外部电极12b与电容器导体层31a 31c连接。更详细地说，外部电极12b以覆盖电容器导体层31a 31c从端面S4露出的部分的方式覆盖层叠体11的端面S4的整面。伪导体层40a 40f、41a 41f是由以Al、N1、Cu为主要成分的材料制成的导体层。伪导体层40a 40c、41a 41c分别设置于陶瓷层17b 17d的表面上，该陶瓷层 17b 17d位于比设置有电容器导体层30a 30d、31a 31c的陶瓷层17e 17k更靠近上表面SI的位置。伪导体层40d 40f、41d 41f分别设置于陶瓷层171 17η的表面上，该陶瓷层171 17η位于比设置有电容器导体层30a 30d、31a 31c的陶瓷层17e 17k靠近底面S2的位置。伪导体层40a 40f形成为长方形，在陶瓷层17b 17d、171 17η的χ轴方向的负方向侧的短边抽出。由此，伪导体层40a 40f与外部电极12a连接。并且，当从z轴方向俯视观察时，如图3所示，伪导体层40a 40c与外部电极12a中的向上表面SI折回的部分的末端Ta重叠。当从z轴方向俯视观察时，如图3所示，伪导体层40d 40f与外部电极12a中的向底面S2折回的部分的末端Tb重叠。伪导体层41a 41f形成为长方形,在陶瓷层17b 17d、171 17η的χ轴方向的正方向侧的短边抽出。由此，伪导体层41a 41f与外部电极12b连接。并且,当从z轴方向俯视观察时，如图3所示，伪导体层41a 41c与外部电极12b中的向上表面SI折回的部分的末端Tc重叠。当从z轴方向俯视观察时，如图3所示，伪导体层41d 41f与外部电极12b中的向底面S2折回的部分的末端Td重叠。然而，电子部件10为了抑制裂缝到达电容器导体层而减少伪导体层40、41的空孔量并增加覆盖度(coverage)。伪导体层40、41的覆盖度优选在70%以上且100%以下。在具有多层伪导体层的情况下，优选为全部上述范围内。并且，为了防止层叠体11的结构缺陷，电容器导体层30、31较薄，覆盖度优选在60%以上且70%以下。当从z轴方向俯视观察电容器导体层30、31以及伪导体层40、41时，覆盖度是从100%减去形成于电容器导体层30、31以及伪导体层40、41的空孔的面积相对于电容器导体层30、31以及伪导体层40、41的面积的比例的值。在具有多层伪导体层的情况下为各层的平均值。覆盖度的测定由以下的顺序进行。首先，剥离电子部件10的陶瓷层17而使电容器导体层30、31以及伪导体层40、41露出，并利用SEM进行拍摄。对由SEM得到的图像实施二进制编码(二值化)处理，来求出从电容器导体层30、31以及伪导体层40、41的间隙(空孔)观察到的陶瓷层17的面积。然后，从100%减去将从电容器导体层30、31以及伪导体层40、41的间隙(空孔)观察的陶瓷层17的面积除以电容器导体层30、31以及伪导体层40、41的面积并乘以100的值。由此，计算出覆盖度。(电子部件的制造方法)接着，对电子部件10的制造方法进行说明。此外，附图引用图1 图3。首先，向BaTi03、Bi203、BaCO3的原料粉末添加聚乙烯醇缩丁醛系('J ^ 二 > I' 7)粘合剂以及乙醇(工夕7 —> )等的有机溶剂并投入球磨机，进行湿式调和而
得到陶瓷浆。原料粉末构成为以BaTiO3为100摩尔量( >部)、Bi203为3摩尔量、BaCO3为2摩尔量的比例混合。利用刮片法将得到的陶瓷浆在载片(carrier sheet)上形成为片状并使其干燥，从而制成应成为陶瓷层17的陶瓷生料薄片(ceramic green sheet)。应成为陶瓷层17的陶瓷生料薄片的厚度为例如6 μ m。接着，利用丝网印刷法在应成为陶瓷层17的陶瓷生料薄片上涂敷由导电性材料 构成的糊剂，由此形成电容器导体层30、31以及伪导体层40、41。由导电性材料构成的糊剂是通过向金属粉末添加有机粘合剂以及有机溶剂而得到的。金属粉末是Al、Cu、Ni。电容器导体层30、31的厚度在O.1 μ m以上且2. O μ m以下。伪导体层40、41的厚度在O.1 μ m以上且10. Ομπι以下。接着，层叠应成为陶瓷层17的陶瓷生料薄片而得到未烧制的母层叠体。然后，利用静水压冲压对未烧制的母层叠体实施压焊。接着，将未烧制的母层叠体切成规定尺寸而得到多个未烧制的层叠体11。然后，对层叠体11的表面实施滚轮(/S' P barrel)研磨加工等的研磨加工。接着，在大气环境中将未烧制的层叠体11加热至270°C，并使未烧制的层叠体11中的粘合剂燃烧。进而烧制未烧制的层叠体U。烧制温度为例如650°c。接着，在层叠体11形成外部电极12。具体地说，利用公知的浸泡法、狭缝方法(工法)等，在层叠体11的表面涂敷含有Bi2O3-SiO2-BaO系玻璃料的Ag糊剂。然后，在大气中以600 900°C对Ag、Cu、Ni糊剂进行烧上彩花(焼付(t )，由此形成外部电极12。根据以上的工序，电子部件10完成。(效果)根据以上的电子部件10，如以下说明那样，由于覆盖度高、空孔少、且覆盖度大，SP使在层叠体11形成裂缝，也能够利用伪导体层来抑制裂缝到达电容器导体层附近，因不侵入水分而使得电容器可靠性提高。在电子部件10中，伪导体层40d 40f、41d 41f分别设置于陶瓷层171 17η的表面上，该陶瓷层171 17η位于比设置有电容器导体层30a 30d、31a 31c的陶瓷层17e 17k更靠近底面S2的位置。另外，当从ζ轴方向俯视观察时，如图3所示，伪导体层40d 40f与外部电极12a中的向底面S2折回的部分的末端Tb重叠。当从ζ轴方向俯视观察时，如图3所示，伪导体层41d 41f与外部电极12b中的向底面S2折回的部分的末端Td重叠。另外，伪导体层40、41的ζ轴方向的厚度比电容器导体层30、31的ζ轴方向的厚度大。由此，当进行基板分割工序时，在电子部件10以及电路基板产生变形而导致外部电极12a、12b被拉伸，由此即使裂缝从末端Tb、Td向ζ轴方向的正方向侧延伸而产生，由于伪导体层40、41的厚度大(S卩，覆盖度高)，也能抑制该裂缝自伪导体层40f、41f向ζ轴方向的正方向侧扩展。其结果是，抑制在层叠体11形成到达电容器导体层30、31的程度的裂缝。另外，在电子部件10中，伪导体层40、41较厚地形成，而电容器导体层30、31非较厚地形成。因此，能够防止层叠体11的结构缺陷。另外，对外部电极12a、12b实施电镀处理。因此，当实施电镀处理时，电镀液有可能侵入层叠体11内。然而，在电子部件10中，由于伪导体层40、41的覆盖度高，因此能够抑制电镀液侵入层叠体11内。另外，陶瓷层17的破坏韧性(靭性)值为3MPav「m 7MPav「m。另一方面，覆盖度高的伪导体层40、41的破坏韧性值在陶瓷层7的破坏韧性值的10倍以上。由此，在电子部件10中，在容易破损的末端Tb、Td附近设置伪导体层40、41，由此抑制层叠体11的破损。另外，在电子部件10中，外部电极12a、12b的末端Ta Td与伪导体层40、41处于相同电位，并且，伪导体层40、41的覆盖度变高，因此能抑制从外部电极12a、12b的末端 Ta Td流通的泄漏电流向电容器导体层30、31输入。(仿真结果)本申请的发明人为了更明确电子部件10起到的效果，进行以下说明的仿真。图4是比较例所使用的电子部件Iio的剖面结构图。本申请的发明人制成具有电子部件10的结构的第一模型以及具有电子部件110的结构的第二模型。第一模型与第二模型之间的不同点在于伪导体层40、41的有无。然后，对第一模型以及第二模型中在外部电极12b的末端Td所产生的裂缝的扩展进行解析。图5是示出解析结果的图表。横轴表示χ坐标,纵轴表示z坐标。χ坐标的原点为端面S3, z坐标的原点为上表面SI。根据图5，知晓第二模型通过在第一模型设置有伪导体层41的位置而向z轴方向的正方向侧扩展。另一方面，知晓在第一模型中，裂缝在设置有伪导体层41的位置停止向z轴方向的正方向侧的行进，而沿着伪导体层41向χ轴方向的正方向侧行进，即裂缝在残留应力高的部分延伸(進行)。根据本仿真，知晓通过设置有覆盖度高且厚度大的伪导体层40、41，而使残留应力变高，从而能够控制大裂缝的扩展方向。(第一变形例)以下，参照附图对第一变形例所涉及的电子部件IOa进行说明。图6是第一变形例所涉及的电子部件IOa的剖面结构图。如图6所示，伪导体层40、41也可以设置于上表面SI以及底面S2的附近。即，伪导体层40、41以与电容器导体层30、31分离的方式设置。由此，能抑制在伪导体层40、41与电容器导体层30、31之间产生静电电容。其结果是，在电子部件IOa中，用于得到目标的静电电容值的设计变得容易。另外，当伪导体层40、41与电容器导体层30、31分离时，由于在伪导体层40、41与电容器导体层30、31之间产生的静电电容变小，因此即使在伪导体层40、41产生累积偏移(f Λ )，该静电电容的变动值小亦可。其结果是，在电子部件IOa中，用于得到目标的静电电容值的设计变得容易。(第二变形例)以下，参照附图对第二变形例所涉及的电子部件IOb进行说明。图7是第二变形例所涉及的电子部件IOb的剖面结构图。如图7所示，伪导体层40、41也可以设置于电容器导体层30、31的附近。S卩，伪导体层40、41以与上表面SI以及底面S2分离的方式设置。由此，伪导体层40、41不位于层叠体11的ζ轴方向的两端。其结果是，能抑制层叠体11中在伪导体层40、41与陶瓷层17之间产生相关剥离。(第三变形例以及第四变形例)以下，参照附图对第三变形例所涉及的电子部件IOc以及第四变形例所涉及的电子部件IOd进行说明。图8是第三变形例所涉及的电子部件IOc的剖面结构图。图9是第四变形例所涉及的电子部件IOd的剖面结构图。如图8以及图9所示，伪导体层40、41的χ轴方向的端部也可以不对齐。此外，当从ζ轴方向的正方向侧俯视观察时，在电子部件IOc中，与外部电极12a、12b的末端Ta Td重叠的伪导体层为伪导体层40c、40d、41c、41d。同样地，当从ζ轴方向的正方向侧俯视观察时,在电子部件IOd中，与外部电极12a、12b的末端Ta Td重叠的伪导体层为伪导体 层 40a、40f、41a、41f。(第五变形例以及第六变形例)以下，参照附图对第五变形例所涉及的电子部件IOe以及第六变形例所涉及的电子部件IOf进行说明。图10是第五变形例所涉及的电子部件IOe的内部俯视图。图11是第六变形例所涉及的电子部件IOf的内部俯视图。如图10以及图11所示，伪导体层40不仅与形成于外部电极12a的端面S3的部分连接，还与形成于外部电极12a的侧面S5、S6的部分连接。同样地，伪导体层41不仅与形成于外部电极12b的端面S4的部分连接，还与形成于外部电极12b的侧面S5、S6的部分连接。在具有以上那样的结构的电子部件10e、10f中，伪导体层40、41的y轴方向的宽度变宽。由此，即使侧面S5或者侧面S6被用作安装面且电子部件10e、10f安装于电路基板，也能够抑制在层叠体11产生裂缝。(第七变形例以及第八变形例)以下，参照附图对第七变形例所涉及的电子部件IOg以及第八变形例所涉及的电子部件IOh进行说明。图12是第七变形例所涉及的电子部件IOg的内部俯视图。图13是第八变形例所涉及的电子部件IOh的内部俯视图。如图12以及图13所示，伪导体层40、41也可以被分割为多个。(第九变形例)以下，参照附图对第九变形例所涉及的电子部件IOi进行说明。图14是第九变形例所涉及的电子部件IOi的剖面结构图。图15是第九变形例所涉及的电子部件IOi的内部俯视图。如图14以及图15所示，伪导体层40、41也可以不与外部电极12a、12b连接。如上所述，伪导体层40、41不与外部电极12a、12b连接，由此伪导体层40、41的面积变小。其结果是，能抑制在设置有伪导体层40、41的陶瓷层17之间产生层间剥离。另外，伪导体层40、41不与外部电极12a、12b连接，由此伪导体层40、41不在层叠体11的端面S3、S4以及侧面S5、S6露出。因此，能抑制在进行层叠体11的切除、滚轮(レル)时，在设置有伪导体层40、41的陶瓷层17之间产生层间剥离。另外，能抑制水分从设置有伪导体层40、41的陶瓷层17之间侵入。(第十变形例)以下，参照附图对第十变形例所涉及的电子部件10J进行说明。图16是第十变形例所涉及的电子部件10j的剖面结构图。如图16所示，伪导体层40、41也可以设置于上表面SI以及底面S2的附近。由此，与第一变形例所涉及的电子部件1Oa相同地，在电子部件1Oj中，用于得到目标静电电容值的设计变得容易。(第十一变形例)以下，参照附图对第十一变形例所涉及的电子部件1Ok进行说明。图17是第十一变形例所涉及的电子部件IOk的剖面结构图。如图17所示，伪导体层40、41也可以设置于电容器导体层30、31的附近。由此，与第二变形例所涉及的电子部件IOb相同地，在电子部件1Ok中，能抑制层叠体11中在伪导体层40、41与陶瓷层17之间产生相关剥离。(第十二变形例以及第十三变形例)以下，参照附图对第十二变形例所涉及的电子部件101以及第十三变形例所涉及的电子部件IOm进行说明。图18是第十二变形例所涉及的电子部件101的内部俯视图。图19是第十三变形例所涉及的电子部件IOm的内部俯视图。如图18以及图19所示，伪导体层40也可以仅与形成于外部电极12a的侧面S5、S6的部分连接。同样地，伪导体层41也可以仅与形成于外部电极12b的侧面S5、S6的部分连接。(第十四的变形例以及第十五变形例)以下，参照附图对第十四的变形例所涉及的电子部件IOn以及第十五变形例所涉及的电子部件IOo进行说明。图20是第十四的变形例所涉及的电子部件IOn的内部俯视图。图21是第十五变形例所涉及的电子部件1Oo的内部俯视图。如图20以及图21所示，伪导体层40、41也可以分割为多个。(其它的实施方式)以上述方式构成的电子部件并不局限于所述实施方式所涉及的电子部件10、IOa 10ο，在其主旨的范围内能够变更。在电子部件10的制造方法中，虽然伪导体层40、41由印刷法形成，但也可以由其他方法形成。其他方法可以举出例如，将金属箔粘贴于陶瓷生料薄片而形成伪导体层40、41的方法、通过注射模塑成形来形成伪导体层40、41的方法等。首先，对将金属箔粘贴于陶瓷生料薄片而形成伪导体层40、41的方法进行说明。利用静电将金属箔粘贴于薄膜(film)。接着，向形成陶瓷生料薄片的伪导体层40,41的部分印刷粘合剂。使粘贴有金属箔的薄膜与陶瓷生料薄片贴合，仅将薄膜从陶瓷生料薄片剥离。由此，形成伪导体层40、41。另外，将金属箔粘贴于陶瓷生料薄片而形成伪导体层40、41的方法，也可以由以下的注射模塑成形来实现。具体地说，在陶瓷生料薄片的形成伪导体层40、41的部分印刷并层叠进行了渗碳(力一# >Λ·9 )的陶瓷糊剂，并进行切割、烧制。进行了渗碳的部分上涂敷陶瓷糊剂后的部分烧失而成为空洞。通过向该空洞注入金属糊剂来形成伪导体层40、41。工业上的可利用性如上所述，本实用新型对于电子部件是有用 的，特别是在能够抑制裂缝越过伪导体层而到达电容器导体附近的点上优异。
权利要求1.一种电子部件，其特征在于， 具备 长方体状的层叠体，其由层叠多个电介质层而成，并具有位于层叠方向的两端且相互对置的上表面和底面、相互对置的两个侧面、以及相互对置的两个端面； 电容器导体层，其设置于所述电介质层上并构成电容器； 外部电极，其覆盖所述端面，并且折回到所述上表面以及所述底面；以及伪导体层，其被设置在位于比设置有所述多个电容器导体的所述电介质层更靠近所述底面的位置的所述电介质层上，并且从层叠方向俯视观察时，该伪导体层与所述外部电极中的折回到所述底面的部分的末端重叠， 所述伪导体层的厚度比所述电容器导体层的厚度大。
2.根据权利要求1所述的电子部件，其特征在于， 所述伪导体层的覆盖度在70 %以上且100 %以下。
3.根据权利要求2所述的电子部件，其特征在于， 当从层叠方向俯视观察所述伪导体层时，覆盖度是从100%减去形成于该伪导体层的空孔的面积相对于该伪导体层的面积的比例的值。
4.根据权利要求1至3中任一项所述的电子部件，其特征在于， 所述伪导体层与所述外部电极连接。
5.根据权利要求1至3中任一项所述的电子部件，其特征在于， 所述伪导体层不与所述外部电极连接。
6.根据权利要求1至3中任一项所述的电子部件，其特征在于， 所述外部电极折回到两个所述侧面。
7.根据权利要求4所述的电子部件，其特征在于， 所述外部电极折回到两个所述侧面。
8.根据权利要求5所述的电子部件，其特征在于， 所述外部电极折回到两个所述侧面。
专利摘要本实用新型提供一种能够抑制在层叠体产生较大裂缝的电子部件。层叠体(11)层叠多个陶瓷层而成，具有上表面(S1)和底面(S2)、以及相互对置的两个端面(S3、S4)。电容器导体层(30、31)设置于陶瓷层上，从而构成电容器。外部电极(12a、12b)覆盖端面(S3、S4)，并且向上表面(S1)以及底面(S2)折回。伪导体层(40、41)设置于陶瓷层上，该陶瓷层位于比设置有电容器导体(30、31)的陶瓷层更靠近底面(S2)的位置，当从z轴方向俯视观察时，与外部电极(12a、12b)中的向底面(S2)折回的部分的末端(Tb、Td)重叠。伪导体层(40、41)的厚度比电容器导体层(30、31)的厚度大。
文档编号H01G4/002GK202855551SQ20122054080
公开日2013年4月3日 申请日期2012年10月22日 优先权日2011年10月24日
发明者大塚善弘 申请人:株式会社村田制作所