专利名称：提高截止效果的沟槽型功率mos器件的利记博彩app
技术领域：
本实用新型涉及一种功率MOS器件，尤其是一种提高截止效果的沟槽型功率MOS器件，属于半导体器件的技术领域。
背景技术：
沟槽功率MOS器件具有集成度高、导通电阻低、开关速度快、开关损耗小的特点，广泛应用于各类电源管理及开关转换。沟槽功率MOS器件通常由元胞区和终端区组成，终端区主要包括构用于确保单胞区最外围单胞不率先击穿的分压环和用于漏电流抑制结构 截止环(channel stop ring)。漏电流不但影响关断后的静态损耗,也影响器件的可靠性。因此设计合适的截止环对沟槽功率MOS器件具有重要的意义。
发明内容本实用新型的目的是克服现有技术中存在的不足，提供一种提高截止效果的沟槽型功率MOS器件，其结构紧凑，能有效抑制源极漏极间的漏电流，提高截止效果。按照本实用新型提供的技术方案，所述提高截止效果的沟槽型功率MOS器件，在所述功率MOS器件的俯视平面上，包括位于半导体基板中心区的元胞区及位于所述元胞区外圈的终端保护区，所述终端保护区环绕包围元胞区；在所述功率MOS器件的截面上，半导体基板具有相对应的第一主面与第二主面，所述第一主面与第二主面间包括第一导电类型漏极区及位于所述第一导电类型漏极区上方的第一导电类型外延层，第一导电类型外延层对应的表面形成第一主面，第一导电类型漏极区对应的表面形成第二主面；第一导电类型外延层内的上部设有第二导电类型阱层，所述第二导电类型阱层贯通元胞区及终端保护区；元胞区包括若干并联设置的元胞，所述元胞采用沟槽结构；终端保护区包括位于内圈的至少一个分压保护环及位于外圈的截止环，所述分压保护环采用沟槽结构；其创新在于在所述功率MOS器件的截面上，所述截止环对应第二导电类型阱层内的上部设有第一导电类型注入区；在覆盖于截止环的绝缘介质层上刻蚀有第二欧姆接触孔，所述第二欧姆接触孔内填充有第二金属层，所述第二金属层并覆盖于截止环上对应的绝缘介质层上；所述第二金属层与截止环内的第一导电类型注入区及第二导电类型阱层欧姆接触。在所述功率MOS器件的截面上，所述元胞沟槽位于第二导电类型阱层，深度伸入第二导电类型阱层下方的第一导电类型外延层内；元胞沟槽内壁表面生长有绝缘栅氧化层，所述元胞沟槽内淀积有导电多晶娃，元胞沟槽的槽口由绝缘介质层覆盖；相邻元胞沟槽间相对应的外壁上方均带有第一导电类型源极区，元胞区内的元胞通过元胞沟槽内的导电多晶硅并联成整体；相邻元胞沟槽间的侧上方均设置第一欧姆接触孔，所述第一欧姆接触孔从绝缘介质层表面向下延伸；元胞沟槽上方设置第一金属层，所述第一金属层填充在第一欧姆接触孔内，且第一金属层与元胞沟槽间的第一导电类型源极区及第二导电类型阱层欧姆接触。[0007]在所述功率MOS器件的截面上，所述分压沟槽位于第二导电类型阱层，深度伸入第二导电类型阱层下方的第一导电类型外延层内；分压沟槽内壁表面生长有绝缘栅氧化层，在生长有绝缘栅氧化层的分压沟槽内淀积导电多晶硅；分压沟槽的槽口覆盖有绝缘介质层。所述第一导电类型外延层包括第一导电类型第一外延层及第一导电类型第二外延层，第一导电类型第一外延层位于第一导电类型第二外延层与第一导电类型漏极区间，且第一导电类型第一外延层邻近第一导电类型漏极区及第一导电类型第二外延层；第二导电类型阱层位于第一导电类型第二外延层内的上部；元胞沟槽的深度伸入第一导电类型第二外延层或第一导电类型第一外延层内。所述绝缘介质层为硅玻璃(USG)、硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)。所述半导体基板的材料包括硅。所述第二金属层与第一金属层为同一制造层。所述第二金属层与第一金属层包括铝铜或铝硅铜等。所述第一导电类型注入区与第一导电类型源极区为同一制造层。· 所述“第一导电类型”和“第二导电类型”两者中，对于N型M0SFET，第一导电类型指N型，第二导电类型为P型；对于P型M0SFET，第一导电类型与第二导电类型所指的类型与N型MOSFET正好相反。本实用新型的优点终端保护区包括至少一个分压保护环及位于所述分压保护环外圈的截止环，分压保护环及元胞区均采用沟槽结构；第二导电类型阱层贯通终端保护区，所述截止环对应第二导电类型阱层内的上部设有第一导电类型注入区；在覆盖于截止环的绝缘介质层上刻蚀有第二欧姆接触孔，所述第二欧姆接触孔内填充有第二金属层，所述第二金属层并覆盖于截止环上对应的绝缘介质层上；所述第二金属层与截止环内的第一导电类型注入区及第二导电类型阱层欧姆接触，结构紧凑，能有效抑制源极漏极间的漏电流，提高截止效果。
图I为本实用新型的结构示意图。
具体实施方式
下面结合具体附图和实施例对本实用新型作进一步说明。如图I所示以N型功率MOS器件为例，本实用新型包括N型漏极区1、N型第一外延层2、N型第二外延层3、P阱层4、N+注入区5、第二金属层6、第二欧姆接触孔7、导电多晶硅8、绝缘介质层9、第一欧姆接触孔10、第一金属层11、绝缘栅氧化层12、元胞沟槽13、分压沟槽14、N+源极区15、第一主面16及第二主面17。在功率MOS器件的俯视平面上，包括位于半导体基板中心区的元胞区及位于所述元胞区外圈的终端保护区，所述终端保护区环绕包围元胞区。如图I所示在所述功率MOS器件的截面上，所述半导体基板具有相对应的第一主面16及第二主面17，所述第一主面16与第二主面17间包括N型漏极区I及位于所述N型漏极区I上方的N型外延层，所述N型外延层包括N型第一外延层2及位于所述N型第一外延层2上方的N型第二外延层3，所述N型第一外延层2对应于与N型第二外延层3相连的另一侧邻接N型漏极区I ;N型漏极区I对应的表面形成第二主面17，N型第二外延层3对应的表面形成第一主面16 #型第二外延层3内的上部设有贯通元胞区的P阱层4。在所述功率MOS器件的截面上，元胞区包括若干并联设置的元胞，所述元胞采用沟槽结构，所述元胞沟槽13位于P阱层4，深度伸入P阱层4下方的N型第二外延层3或N型第一外延层2内。在相邻元胞沟槽13侧壁上方设有N型源极区15，所述N型源极区15位于P阱层4内，并与元胞沟槽13的侧壁相接触。元胞沟槽13内的侧壁及底部生长有绝缘栅氧化层12，在生长有绝缘栅氧化层12的元胞沟槽13内淀积导电多晶硅8。在元胞沟槽13的槽口由绝缘介质层9覆盖，且绝缘介质层9覆盖元胞区上对应的第一主面16。在相邻的元胞沟槽13间的侧上方设有第一欧姆接触孔10，所述第一欧姆接触孔10从绝缘介质层9表面向下延伸，本实施例中第一欧姆接触孔10从绝缘介质层9的表面向下延伸进入N型源极区15下方的P阱层4内。在元胞沟槽13的上方淀积金属层层，形成第一金属层11 ；所述第一金属层11填充于第一欧姆接触孔10内并覆盖于相应的绝缘介质层9上。第一金属层11填充于第一欧姆接触孔10内后，第一金属层11与相邻元胞沟槽13间的N型源极区15及P阱层4欧姆接触。第一金属层11用于形成源极电极。在所述功率MOS器件的截面上，终端保护区包括位于内圈的至少一个分压保护环及位于所述分压保护环外圈的截止环。其中，分压保护环采用沟槽结构，所述分压沟槽14位于P阱层4，深度伸入P阱层4下方的N型第二外延层3或N型第一外延层2内；分压沟槽14的内壁及底部生长有绝缘栅氧化层12，在生长有绝缘栅氧化层12的分压沟槽14内淀积有导电多晶硅8。在分压保护环对应的第一主面16上覆盖有绝缘介质层9，通过绝缘介质层9覆盖分压沟槽14的槽口部。图I中示出了三个分压保护环的结构。在所述功率MOS器件的截面上，所述截止环对应的P阱层4内上部设有N型注入区5 ;在截止环对应的第一主面16上覆盖有绝缘介质层9。在截止环上设有第二欧姆接触孔7，所述第二欧姆接触孔7从绝缘介质层9的表面向下延伸，本实施例中第二欧姆接触孔7从绝缘介质层9的表面延伸到N型注入区5下方的P阱层4内。在截止环上淀积有第二金属层6，所述第二金属层6填充于第二欧姆接触孔7内，并覆盖于相应的绝缘介质层9上。第二金属层6填充于第二欧姆接触孔7内后，第二金属层6与N型注入区5及P阱层4欧姆接触。所述第二金属层6与第一金属层11的材料包括铝铜(合金)或铝硅铜，第二金属层6与第一金属层11为同一制造层；且第二金属层6与第一金属层11不接触。N型源极区15与N型注入区5为同一制造层。绝缘介质层9为硅玻璃(USG)、硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)等。上述结构的沟槽型MOS器件，可以通过下述工艺步骤实现，具体为a、提供具有两个相对主面的半导体基板，所述半导体基板包括N型漏极区I及位于所述N型漏极区I上方的N型第一外延层2与第N型第二外延层3，N第二外延层3的表面形成半导体基板的第一主面16，N型漏极区I的表面形成半导体基板的第二主面17 ;半导体基板的材料包括硅；b、在半导体基板的第一主面16上淀积硬掩膜层，并选择性地掩蔽和刻蚀所述硬掩膜层，在半导体基板的第一主面上形成沟槽刻蚀的硬掩膜窗口 ；、[0023]所述硬掩膜层可以采用LPTEOS (低压化学气相沉积四乙基原硅酸盐)、热氧化二氧化硅加化学气相沉积二氧化硅或热氧化二氧化硅加氮化硅；[0024]C、利用上述硬掩膜窗口，在第一主面16上通过干法刻蚀半导体基板，在半导体基板的N型第一外延层2上方形成沟槽，所述沟槽包括元胞沟槽13及分压沟槽14 ；d、在上述半导体基板的第一主面16上生长牺牲氧化层，所述牺牲氧化层覆盖于第一主面16上，并覆盖于元胞沟槽13的侧壁及底部表面；形成上述结构后，通过刻蚀去除牺牲氧化层；e、在上述半导体基板的第一主面16上生长绝缘栅氧化层，所述绝缘栅氧化层覆盖于第一主面16上，并覆盖于元胞沟槽13、分压沟槽14的侧壁及底部表面，并在元胞沟槽13及分压沟槽14内形成多晶硅淀积槽；f、在上述半导体基板的第一主面16上淀积栅极导电多晶硅体材料层，所述栅极导电多晶硅体材料层填充于上述多晶硅淀积槽内；·g、去除半导体基板第一主面16上的栅极导电多晶硅体材料层，得到位于元胞沟槽13及分压沟槽14内的的导电多晶硅8 ；h、在上述半导体基板的第一主面13上注入P型杂质离子，并通过推阱形成元胞区及终端保护区内的P阱层4，所述元胞区内的P阱层4在N型第二外延层3内的深度小于导电多晶硅8在元胞沟槽13内向下延伸的距离；所述注入的P型杂质离子为常规的P型杂质离子，如B (硼)等；i、在上述半导体基板的第一主面13上，进行源极区光刻，并注入N型杂质离子，通过推结形成元胞区的N型源极区15及截止环的N型注入区5 ；j、在上述半导体基板的第一主面16上淀积绝缘介质层9，所述绝缘介质层9覆盖于半导体基板的第一主面16 ；k、对上述绝缘介质层进行接触孔光刻和刻蚀，得到位于相邻元胞沟槽13间的第一欧姆接触孔10及截止环正上方的第二欧姆接触孔7 ；I、在第一主面16上方注入P型杂质并退火，通过注入P型杂质并退火后，能够保证上述接触孔形成欧姆接触孔，所述退火温度通常在700°C、00°C左右；m、在上述绝缘介质层9上淀积金属层层，所述金属层层覆盖于绝缘介质层9上，并填充于相应的欧姆接触孔内，形成金属层连线，得到第一金属层11及第二金属层6 ;所述第一金属层11与相邻元胞沟槽13间的N型源极区15及P阱层4欧姆接触，第二金属层6与截止环内的N型注入区5及P阱层4欧姆接触。所述步骤m后还包括如下步骤n、在上述金属层连线上淀积钝化层，并在钝化层上制作光刻胶定义出金属层线窗口，通过干法刻蚀形成所述金属层线窗口。所述钝化层包括淀积于金属层连线上的二氧化硅层及位于所述二氧化硅层上的
氮化娃层。如图I所示所述元胞沟槽13位于N型第二外延层3中，元胞沟槽13的内壁表面及底部生长有绝缘栅氧化层12，然后在元胞沟槽13内淀积导电多晶硅8，绝缘栅氧化层12的厚度通常在50-3000埃，这样就形成了一个MOS结构(金属层-氧化物-半导体)。第一金属层11用于形成MOS器件的源极端，N型漏极区I用于形成MOS器件的漏极端。终端保护区包括至少一个分压保护环及位于所述分压保护环外圈的截止环，分压保护环采用沟槽结构，截止环无需采用沟槽结构。截止环内的P阱层4上部设有N型注入区5，截止环上方设置第二欧姆接触孔7，第二金属层6填充在第二欧姆接触孔7内，并与N型注入区5及P阱层4欧姆接触。由于截止环内的N型注入区5及第二金属层6能够进一步抑制源极与漏 极间的漏电流，从而提高截止效果。
权利要求1.一种提高截止效果的沟槽型功率MOS器件，在所述功率MOS器件的俯视平面上，包括位于半导体基板中心区的元胞区及位于所述元胞区外圈的终端保护区，所述终端保护区环绕包围元胞区；在所述功率MOS器件的截面上，半导体基板具有相对应的第一主面与第二主面，所述第一主面与第二主面间包括第一导电类型漏极区及位于所述第一导电类型漏极区上方的第一导电类型外延层，第一导电类型外延层对应的表面形成第一主面，第一导电类型漏极区对应的表面形成第二主面；第一导电类型外延层内的上部设有第二导电类型阱层，所述第二导电类型阱层贯通元胞区及终端保护区；元胞区包括若干并联设置的元胞，所述元胞采用沟槽结构；终端保护区包括位于内圈的至少一个分压保护环及位于外圈的截止环，所述分压保护环采用沟槽结构；其特征是 在所述功率MOS器件的截面上，所述截止环对应第二导电类型阱层内的上部设有第一导电类型注入区；在覆盖于截止环的绝缘介质层上刻蚀有第二欧姆接触孔，所述第二欧姆接触孔内填充有第二金属层，所述第二金属层覆盖于截止环上对应的绝缘介质层上；所述第二金属层与截止环内的第一导电类型注入区及第二导电类型阱层欧姆接触。
2.根据权利要求I所述的提高截止效果的沟槽型功率MOS器件，其特征是在所述功率MOS器件的截面上，所述元胞沟槽位于第二导电类型阱层，深度伸入第二导电类型阱层下方的第一导电类型外延层内；元胞沟槽内壁表面生长有绝缘栅氧化层，所述元胞沟槽内淀积有导电多晶娃，元胞沟槽的槽口由绝缘介质层覆盖；相邻元胞沟槽间相对应的外壁上方设有第一导电类型源极区，元胞区内的元胞通过元胞沟槽内的导电多晶硅并联成整体；相邻元胞沟槽间的侧上方均设置第一欧姆接触孔，所述第一欧姆接触孔从绝缘介质层表面向下延伸；元胞沟槽上方设置第一金属层，所述第一金属层填充在第一欧姆接触孔内，且第一金属层与元胞沟槽间的第一导电类型源极区及第二导电类型阱层欧姆接触。
3.根据权利要求I所述的提高截止效果的沟槽型功率MOS器件，其特征是在所述功率MOS器件的截面上，所述分压沟槽位于第二导电类型阱层，深度伸入第二导电类型阱层下方的第一导电类型外延层内；分压沟槽内壁表面生长有绝缘栅氧化层，在生长有绝缘栅氧化层的分压沟槽内淀积导电多晶硅；分压沟槽的槽口覆盖有绝缘介质层。
4.根据权利要求I所述的提高截止效果的沟槽型功率MOS器件，其特征是所述第一导电类型外延层包括第一导电类型第一外延层及第一导电类型第二外延层，第一导电类型第一外延层位于第一导电类型第二外延层与第一导电类型漏极区间，且第一导电类型第一外延层邻近第一导电类型漏极区及第一导电类型第二外延层；第二导电类型阱层位于第一导电类型第二外延层内的上部；元胞沟槽的深度伸入第一导电类型第二外延层或第一导电类型第一外延层内。
5.根据权利要求I所述的提高截止效果的沟槽型功率MOS器件，其特征是所述绝缘介质层为硅玻璃(USG )、硼磷硅玻璃(BPSG )或磷硅玻璃(PSG )。
6.根据权利要求I所述的提高截止效果的沟槽型功率MOS器件，其特征是所述半导体基板的材料包括硅。
7.根据权利要求2所述的提高截止效果的沟槽型功率MOS器件，其特征是所述第二金属层与第一金属层为同一制造层。
8.根据权利要求7所述的提高截止效果的沟槽型功率MOS器件，其特征是所述第二金属层与第一金属层包括铝铜或铝硅铜。
9.根据权利要求2所述的提高截止效果的沟槽型功率MOS器件，其特征是所述第一导电类型注入区与第一导电类型源极区为同一制造层。
专利摘要本实用新型涉及一种提高截止效果的沟槽型功率MOS器件，其包括位于半导体基板中心区的元胞区及位于元胞区外圈的终端保护区，终端保护区环绕包围元胞区；元胞区包括若干并联设置的元胞，元胞采用沟槽结构；终端保护区包括位于内圈的至少一个分压保护环及位于外圈的截止环，分压保护环采用沟槽结构；所述截止环对应第二导电类型阱层内的上部设有第一导电类型注入区；在覆盖于截止环的绝缘介质层上刻蚀有第二欧姆接触孔，第二欧姆接触孔内填充有第二金属层，所述第二金属层并覆盖于截止环上对应的绝缘介质层上；第二金属层与截止环内的第一导电类型注入区及第二导电类型阱层欧姆接触。本实用新型结构紧凑，能有效抑制源极漏极间的漏电流，提高截止效果。
文档编号H01L29/06GK202534649SQ20122000074
公开日2012年11月14日 申请日期2012年1月4日 优先权日2012年1月4日
发明者丁磊, 朱袁正, 秦旭光 申请人:无锡新洁能功率半导体有限公司