用于多栅极晶体管的装置和方法

用于多栅极晶体管的装置和方法
【专利摘要】本发明公开了用于多栅极晶体管的装置和装置，其中，该装置包括具有第一晶体取向的衬底和有源区域，有源区域的上部具有第二晶体取向并且有源区域的上部在两侧被栅极结构环绕。该装置还包括被隔离区域围绕的沟槽，有源区域的上部位于隔离区域的顶面之上。
【专利说明】用于多栅极晶体管的装置和方法
【技术领域】
[0001]本发明总的来说涉及半导体领域，更具体地，涉及用于多栅极晶体管的装置和方法。
【背景技术】
[0002]随着技术发展，针对高密度集成电路按比例缩小了半导体工艺节点。结果，由于缩小半导体工艺节点(例如，朝着亚20nm节点缩小工艺节点)而改善了集成电路的形状因数。随着半导体器件按比例缩小，需要新技术来将电子部件的性能一代代维持。例如，对于高密度和高速集成电路，期望通过高载流子迁移率材料(例如，πι-v材料、锗等)形成的
晶体管。
[0003]锗和硅是周期表中的IV族元素。与硅相比，锗具有更高的载流子和空穴迁移率。锗更高的载流子和空穴迁移率可实现更好的器件电性能。例如，硅的晶格电子迁移率是1417cm2/V-sec。相比之下，锗的晶格电子迁移率是3900cm2/V-sec。锗的电子迁移率是硅的电子迁移率的约2.75倍以上。锗的这种高电子迁移率实现更高的驱动电流和更小的栅极延时。应该注意，一些II1-V族材料可用于替代硅，因为一些II1-V族材料可具有比锗和硅高很多的迁移率。
[0004]基于锗的晶体管的另一有利特征是锗具有较小的带隙。更具体地，与硅的1.2eV相比，锗的带隙大约为0.6eV。这种较小的带隙有助于减小基于锗的晶体管的阈值电压。
[0005]与硅相比，锗具有各种优点。然而，在半导体行业中硅晶片占主导地位，因为锗晶片的成本非常高。一种广为接受的制造基于锗的晶体管的解决方法是通过外延生长工艺在硅衬底上生长锗有源区域。
[0006]在硅衬底上生长锗层通常被称为锗硅异质外延生长。锗的晶格常数比硅的晶格常数大约4.2%。当锗层在硅衬底上生长时，锗层被压缩以适合硅衬底的晶格间距。在锗层生长超出临界厚度之后，可通过形成各种穿透位错(threading dislocation)来缓减应力。这种穿透位错是缺陷，其会降低基于锗的晶体管的电性能。

【发明内容】

[0007]根据本发明的一个方面，提供了一种装置，包括:衬底，具有第一晶体取向；有源区域，形成在衬底的上方，有源区域的上部具有第二晶体取向，并且有源区域的所述上部在两侧被栅极结构所环绕；以及沟槽，形成在衬底中并被隔离区域围绕，其中，有源区域的上部位于隔离区域的顶面上方。
[0008]优选地，衬底具有〈001〉晶体取向；以及有源区域的上部具有〈111〉晶体取向。
[0009]优选地，衬底由硅形成；以及有源区域由锗形成。
[0010]优选地，有源区域包括:第一部分，由第一半导体材料形成；第二部分，由第二半导体材料形成，第二部分形成在第一部分的上方；以及第三部分，由第三半导体材料形成，第三部分形成在第二部分的上方。[0011]优选地，第一半导体材料、第二半导体材料和第三半导体材料从包括IV族、II1-V族和I1-VI族半导体材料的组中进行选择。
[0012]优选地，有源区域的上部的截面形状是三角形。
[0013]优选地，该装置还包括:栅极介电层，形成在栅极结构和有源区域的上部之间。
[0014]根据本发明的另一方面，提供了一种器件，包括:衬底，具有〈001〉晶体取向，衬底由第一半导体材料形成；多个隔离区域，形成在衬底上方，两个相邻的隔离区域在衬底中形成沟槽；沟道区域，形成在衬底上方并连接在第一漏极/源极区域和第二漏极/源极区域之间，沟道区域由第二半导体材料形成，沟道区域的截面形状为三角形，并且沟道区域具有<111>晶体取向；以及栅电极，在两侧环绕沟道区域。
[0015]优选地，沟道区域位于隔离区域的顶面的上方。
[0016]优选地，第二半导体材料的晶格常数大于第一半导体材料的晶格常数。
[0017]优选地，该器件还包括:半导体区域，形成在沟槽中，半导体区域连接在衬底和沟道区域之间。
[0018]优选地，半导体区域包括:第一层，由第三半导体材料形成；以及第二层，由第四半导体材料形成，第二层形成在第一半导体的上方。
[0019]优选地，第三半导体材料和第四半导体材料从包括IV族、II1-V族和I1-VI族半导体材料的组中进行选择。
[0020]根据本发明的又一方面，提供了一种方法，包括:提供具有第一晶体取向的衬底，衬底由第一半导体材料形成；蚀刻掉衬底的一部分以形成位于两个相邻隔离区域之间的沟槽；通过外延生长工艺在衬底之上的沟槽中生长半导体区域，半导体区域的上部的截面形状为三角形并且具有第二晶体取向；以及在半导体区域的至少两侧上形成栅极结构。
[0021]优选地，该方法还包括:过度生长半导体区域，使得半导体区域的上部位于隔离区域的顶面上方。
[0022]优选地，该方法还包括:蚀刻掉隔离区域的上部，使得半导体区域的上部位于隔离区域的顶面之上。
[0023]优选地，该方法还包括:在衬底的上方生长第二半导体材料的第一半导体层；在第一半导体层的上方生长第三半导体材料的第二半导体层；以及在第二半导体层的上方生长第四半导体材料的第三半导体层。
[0024]优选地，该方法还包括:在半导体区域的上方沉积栅极介电层。
[0025]优选地，半导体区域的晶格常数大于衬底的晶格常数。
[0026]优选地，第一晶体取向为〈001〉；以及第二晶体取向为〈111〉。
【专利附图】

【附图说明】
[0027]为了更加完整地理解本公开以及优点，现在结合附图作为参考进行以下描述，其中:
[0028]图1示出了根据实施例的半导体器件有源区域的立体图；
[0029]图2示出了根据实施例的多栅极晶体管的截面图；
[0030]图3示出了根据实施例的具有第一晶体取向的衬底的半导体器件；
[0031]图4示出了根据实施例的图3所示半导体器件在衬底中形成开口之后的截面图；[0032]图5示出了根据实施例的图4所示半导体器件在衬底之上的开口中生长半导体区域之后的截面图；
[0033]图6示出了根据实施例的向绝缘区的顶面施加蚀刻工艺之后的图5所示半导体器件；
[0034]图7示出了根据另一实施例的图4所示半导体器件在衬底之上的开口中生长半导体层之后的截面图；
[0035]图8-图15示出了根据另一实施例的制造图1所示有源区域的中间步骤；以及
[0036]图16-图21示出了根据又一实施例的制造图1所示有源区域的中间步骤。
[0037]除非另有指明，否则不同图中对应的数字和符号通常代表对应部件。绘制图是为了清楚说明各个实施例的相关内容且无需按比例绘制。
【具体实施方式】
[0038]以下详细讨论本公开实施例的制造和使用。然而，应该理解，本公开提供了许多可以在各种具体环境中具体化的可应用发明概念。所讨论的具体实施例仅仅说明本公开制造和使用的具体方式，但不限制本公开的范围。
[0039]参照具体情况的实施例(即，基于锗的多栅极晶体管)描述本发明。然而，本公开的实施例还可应用于由IV族元素、II1-V族化合物以及I1-VI族化合物形成的各种晶体管。在下文中，将参照附图详细说明各个实施例。
[0040]图1示出了根据实施例的半导体器件有源区域的立体图。半导体器件100包括隔离区域102和有源区域104。有源区域104可被划分为两部分。有源区域104的底部被隔离区域102围绕。有源区域104的上部位于隔离区域102的顶面之上。更具体地，有源区域104的上部具有〈111〉晶体取向。有源区域104可以由从包括IV族元素、II1-V族化合物以及I1-VI族化合物的组中所选择的半导体材料形成。
[0041]应该注意，虽然图1示出了可由单一半导体材料形成的有源区域104，但是也可通过多个堆叠在一起的半导体层来形成有源区域104，其中每一个堆叠的半导体层都可由不同半导体材料形成，诸如IV族元素、II1-V族化合物以及I1-VI族化合物。以下将参照图3-21描述有源区域104的详细形成工艺。
[0042]图2示出了根据实施例的多栅极晶体管的截面图。多栅极晶体管200包括有源区域206，其与图1所示的有源区域类似。从衬底202生长有源区域206。有源区域206的顶部从多栅极晶体管200的隔离区域204的顶面突出。从截面图看，有源区域206的顶部形状是三角形。此外，多栅极晶体管200的栅电极208在两侧环绕有源区域206的顶部。因为栅电极208环绕有源区域206的上部的两侧，所以多栅极晶体管200也被称为双栅极晶体管。
[0043]如图2所示，可在栅电极208和有源区域206的顶部之间形成栅极介电层210。有源区域206的顶部可用作多栅极晶体管200的沟道区域。多栅极晶体管200还可包括漏极/源极区域和隔离物(均没有示出)。为了简单，在图2所示截面图中没有包括漏极/源极区域和隔离物。
[0044]根据实施例，衬底202可以是晶体结构。衬底202可由硅形成，尽管其还可由其他III族、IV族和/或V族元素(例如，硅、锗、镓、砷以及它们的组合)形成。根据实施例，衬底202可由具有第一晶体取向的第一半导体材料形成。根据实施例，第一半导体材料是硅，并且第一晶体取向是〈001〉晶体取向。
[0045]在衬底202之上的沟槽中形成有源区域206。上面已经参照图1详细描述了有源区域206的结构，因此此处不再讨论。应该注意，有源区域206可由第二半导体材料形成。根据实施例，第二半导体材料是锗。此外，有源区域206的上部具有第二晶体取向。根据实施例，第二晶体取向是〈111〉晶体取向。图2所示半导体结构的一个有利特征是，多栅极晶体管200可在栅极下方的有源区域的侧壁处具有〈111〉晶体取向。这种〈111〉晶体取向有助于改善多栅极晶体管200的电性能。
[0046]多栅极晶体管200可包括隔离区域204。如图2所示，有源区域206的底部被隔离区域204包围。可通过浅沟槽绝缘(STI)结构实现隔离区域204。可利用适合的技术(包括光刻和蚀刻工艺)来制造STI结构(例如，隔离区域204)。具体地，光刻和蚀刻工艺可包括在衬底202之上沉积常用的掩模材料(例如，光刻胶)，将掩模材料暴露给图案，根据图案蚀刻衬底202。以这种方式，结果可形成多个开口。然后，可用介电材料填充开口以形成STI结构(例如，隔离区域204)。根据实施例，隔离区域可以由介电材料填充，例如氧化物材料、高密度等离子体(HDP)氧化物等。然后，执行化学机械抛光(CMP)工艺以去除介电材料的过量部分，并且剩余部分是隔离区域204。
[0047]如图2所示，隔离区域204可以是连续区域的部分，根据实施例其可以形成隔离环。可选地，隔离区域204可以是两个单独的隔离区域，它们的侧壁彼此相对。
[0048]如图2所示，可在有源区域206的上部和栅电极208之间形成栅极介电层210。栅极介电层210可由氧化物材料形成并通过合适的氧化工艺(例如湿或干热氧化、溅射)或通过将正硅酸乙酯(TEOS)和氧气作为前体的CVD技术形成。此外，栅极介电层210可以是高K介电材料，例如氧化硅、氮氧化硅、氮化硅、氧化物、含氮氧化物、氧化铝、氧化镧、氧化铪、氧化锆、氮氧化铪、它们的组合等。可通过诸如原子层沉积(ALD)的合适制造技术来沉积高介电材料。
[0049]栅电极208可包括从含有多晶娃(poly-Si)、多晶娃锗(poly-SiGe)、金属材料、金属硅化物材料、金属氮化物材料、金属氧化物材料等的组中所选择的导电材料。例如，金属材料可包括钽、钛、钥、钨、钼、铝、铪、钌、它们的组合等。金属硅化物材料包括硅化钛、硅化钴、硅化镍、硅化钽、它们的组合等。金属氮化物材料包括氮化钛、氮化钽、氮化钨、它们的组合等。金属氧化物材料包括氧化钌、氧化铟锡、它们的组合等。
[0050]应该注意，可以使用其他的制造工艺来形成栅电极208。其他的制造工艺包括但不限于CVD、物理汽相沉积(PVD)、等离子体增强CVD (PECVD)、大气压CVD (APCVD)、高密度等离子体CVD (HD CVD)、低压化学汽相沉积(LPCVD)原子层CVD (ALCVD)等。
[0051]图3-图6示出了根据实施例的制造图1所示有源区域的中间步骤。图3示出了根据实施例的具有第一晶体取向衬底的半导体器件。半导体器件200包括衬底202和形成在衬底202中的隔离区域204。隔离区域204的形成工艺与图2所示隔离区域的形成工艺类似，因此为避免重复此处不再讨论。衬底202可由硅形成。根据实施例，衬底202可具有〈001〉晶体取向。
[0052]图4示出了根据实施例的图3所示半导体器件在衬底中形成开口之后的截面图。合适的硅去除工艺(诸如蚀刻工艺)可用于去除衬底202的上部。结果，在隔离区域204之间形成开口 402。应该注意，以剩余硅衬底202的顶面高于隔离区域204的底面的这种方式来控制硅去除工艺。
[0053]图5示出了根据实施例的图4所示半导体器件在衬底之上的开口中生长半导体区域之后的截面图。具有不同于衬底202的半导体材料的半导体区域502在开口中生长。根据实施例，半导体区域502包括锗，其晶格常数不同于由硅形成的衬底202的晶格常数。可通过选择性外延生长(SEG)工艺形成半导体区域502。
[0054]根据另一实施例，半导体区域502可包括硅锗，其可以表示为SihGex，其中，x是硅锗中锗的原子百分比，并且其可以大于O且等于或小于I。当X等于I时，半导体区域502可以由纯锗形成。根据另一实施例，半导体区域502可包括含有III族和V族元素的化合物半导体材料或者含有II族和VI族的化合物材料。
[0055]控制用于形成半导体区域502的工艺条件，使得半导体区域502的上部具有〈111〉晶体取向。例如，这可通过增加生长温度和减小SEG工艺的压力来实现。根据实施例，生长温度在大约500°C和大约650°C之间。SEG工艺的压力尽可能得低以使形成的上部具有<111>晶体取向。SEG工艺的压力可低于约0.13托。
[0056]锗的晶格常数大于硅的晶格常数。锗和硅之间的晶格失配可能为4.2%。结果，在SEG工艺期间会产生多次穿透位错。然而，穿透位错可被限制在沟槽内。更具体地，穿透位错被限制在底部区域504中。当半导体区域502持续生长变高时，越来越多的穿透位错被沟槽的侧壁阻挡。结果，上部(例如，半导体区域502的三角形部分)没有穿透位错。此夕卜，上部可具有〈111〉晶体取向。
[0057]图6示出了根据实施例的在向隔离区域的顶面施加蚀刻工艺之后的图5所示半导体器件。为了形成多栅极晶体管，蚀刻掉隔离区域的上部。如图6所示，控制蚀刻工艺以便露出有源区域的三角形上部。如上面参照图2所述，半导体区域502的上部可用作多栅极晶体管的沟道区域。
[0058]图7示出了根据另一实施例的图4所示半导体器件在衬底之上的开口中生长半导体层之后的截面图。图7的生长工艺与图5的生长工艺类似，除了半导体区域602过度生长。结果，在隔离区域204的顶面之上形成半导体区域602的三角形上部。因此，没有必要向隔离区域204的顶面施加蚀刻工艺。与图5所示的上部类似，半导体区域602的上部可具有〈111〉晶体取向。
[0059]图8-图15示出了根据另一实施例的制造图1所示有源区域的中间步骤。图8-图10所示制造步骤分别与图3、图4和图6所示步骤类似，因此此处没有讨论。
[0060]图11示出了向半导体器件的有源区域的上部施加半导体去除工艺之后的图10所示半导体器件。执行化学机械抛光(CMP)工艺以去除半导体区域1002的上部，使得半导体区域1002的顶面与隔离区域204的顶面齐平。可采用蚀刻工艺以去除半导体区域1002的上部。结果，在隔离区域204之间形成开口 1102。应该注意，以剩余半导体区域1002的顶面高于具有穿透位错的区域(被虚线矩形包围的半导体区域)的这种方式来控制材料1002的去除工艺。
[0061]图12和图13示出了在第一半导体区域1102上生成由第二半导体区域形成的第二半导体区域。第二半导体区域的生长工艺(诸如温度和压力)与第一半导体区域的生长工艺类似，这上面已经参照图5进行了描述。[0062]图14示出了根据实施例的在第二半导体区域的顶部上形成第三半导体区域。在第二半导体材料的顶部上生长第三半导体材料。第三半导体区域是形成在第二半导体区域顶部上的薄膜。应该注意，第一半导体区域、第二半导体区域和第三半导体区域可由不同的半导体材料形成，诸如IV族元素、II1-V族化合物、I1-VI族化合物等。
[0063]图15示出了蚀刻掉隔离区域的上部。控制蚀刻工艺以便露出半导体区域的三角形上部。更具体地，如图15所示，露出第三半导体区域(薄膜)。
[0064]图16-图21示出了根据又一实施例的制造图1所示有源区域的中间步骤。图16-图21所示制造步骤与图8-图15所示制造步骤类似，除了第二半导体区域过度生长。结果，三角形上部形成在隔离区域的顶面之上。
[0065]尽管已经详细描述本公开实施例及其优点，但应该理解，可以进行各种改变、替换和变更而不背离所附权利要求限定的本公开的精神和范围。
[0066]此外，本申请的范围不旨在限于说明书中描述的工艺、机械装置、制造、物质组成、工具、方法和步骤的特定实施例。本领域技术人员容易理解，根据本公开利用与本文描述的相应实施例的执行基本相同功能或实现基本相同结果的目前现有或即将开发的工艺、机械装置、制造、物质组成、工具、方法或步骤。因此，所附权利要求旨在包括这种工艺、机械装置、制造、物质组成、工具、方法或步骤范围内。
【权利要求】
1.一种装置，包括: 衬底，具有第一晶体取向； 有源区域，形成在所述衬底的上方，其中: 所述有源区域的上部具有第二晶体取向；并且 所述有源区域的所述上部在两侧被栅极结构所环绕；以及 沟槽，形成在所述衬底中并被隔离区域围绕，其中: 所述有源区域的所述上部位于所述隔离区域的顶面上方。
2.根据权利要求1所述的装置，其中: 所述衬底具有〈001〉晶体取向；以及 所述有源区域的上部具有〈111〉晶体取向。
3.根据权利要求1所述的装置，其中: 所述衬底由硅形成；以及 所述有源区域由锗形成。
4.根据权利要求1所述的装置，其中，所述有源区域包括: 第一部分，由第一半导体材料形成； 第二部分，由第二半导体材料形成，所述第二部分形成在所述第一部分的上方；以及 第三部分，由第三半导体材料形成，所述第三部分形成在所述第二部分的上方。`
5.根据权利要求4所述的装置，其中: 所述第一半导体材料、所述第二半导体材料和所述第三半导体材料从包括IV族、II1-V族和I1-VI族半导体材料的组中进行选择。
6.根据权利要求1所述的装置，其中，所述有源区域的所述上部的截面形状是三角形。
7.根据权利要求1所述的装置，还包括: 栅极介电层，形成在所述栅极结构和所述有源区域的所述上部之间。
8.一种器件，包括: 衬底，具有〈001〉晶体取向，所述衬底由第一半导体材料形成； 多个隔离区域，形成在所述衬底上方，两个相邻的隔离区域在所述衬底中形成沟槽；沟道区域，形成在所述衬底上方并连接在第一漏极/源极区域和第二漏极/源极区域之间，其中: 所述沟道区域由第二半导体材料形成； 所述沟道区域的截面形状为三角形；并且 所述沟道区域具有〈111〉晶体取向；以及 栅电极，在两侧环绕所述沟道区域。
9.一种方法，包括: 提供具有第一晶体取向的衬底，所述衬底由第一半导体材料形成； 蚀刻掉所述衬底的一部分以形成位于两个相邻隔离区域之间的沟槽； 通过外延生长工艺在所述衬底之上的所述沟槽中生长半导体区域，所述半导体区域的上部的截面形状为三角形并且具有第二晶体取向；以及在所述半导体区域的至少两侧上形成栅极结构。
10.根据权利要求9所述的方法，还包括:在所述衬底的上方生长第二半导体材料的第一半导体层；在所述第一半导体层的上方生长第三半导体材料的第二半导体层；以及在所述第二半导体层的上 方生长第四半导体材料的第三半导体层。
【文档编号】H01L21/336GK103633115SQ201210558875
【公开日】2014年3月12日 申请日期:2012年12月20日 优先权日:2012年8月24日
【发明者】乔治斯·威廉提斯 申请人:台湾积体电路制造股份有限公司